第8章+短溝道MOSFET（章節(jié)課程）

1、第八章 短溝道MOSFET1向陽(yáng)書屋p第八章 短溝道MOSFET8.1 短溝道效應(yīng)8.2 速度飽和8.3 溝道長(zhǎng)度調(diào)制8.4 源漏串聯(lián)電阻8.5 MOSFET擊穿8.6尺寸縮小原理2向陽(yáng)書屋p8.1 短溝道效應(yīng)8.1.1二維等電勢(shì)線和電荷共享模型8.1.2漏感應(yīng)勢(shì)壘降低（DIBL） 8.1.3二維Poissons方程 和側(cè)向電場(chǎng) 8.1.4短溝閾值電壓的解析表達(dá)式 3向陽(yáng)書屋p短溝道效應(yīng)定義當(dāng)溝道長(zhǎng)度縮小時(shí)，MOSFET（指n MOSFET）的閾值電壓減小。 4向陽(yáng)書屋p測(cè)量的n MOSFET閾值電壓與溝道長(zhǎng)度的關(guān)系5向陽(yáng)書屋p測(cè)量p MOSFET的閾值電壓與溝道長(zhǎng)度的關(guān)系6向陽(yáng)書屋p8.1.

2、1二維等電勢(shì)線和電荷共享模型7向陽(yáng)書屋p模擬的等電位線-長(zhǎng)溝MOSFET；Vd=3V 8向陽(yáng)書屋p模擬的等電位線-短溝MOSFET；Vd=3V 9向陽(yáng)書屋p模擬的長(zhǎng)溝和短溝MOSFET的等電位線長(zhǎng)溝道與短溝道MOSFET的關(guān)鍵區(qū)別在于短溝道MOSFET耗盡區(qū)的等電位線是二維的而長(zhǎng)溝的則是一維的。10向陽(yáng)書屋p長(zhǎng)溝與短溝MOSFET等電位線不同的原因長(zhǎng)溝MOSFET器件源、漏之間的距離較遠(yuǎn)，源、漏耗盡層彼此分離，不影響柵下面的電場(chǎng)；但是，在短溝MOSFET源、漏之間的距離與耗盡層垂直方向的寬度可以相比擬，因此，對(duì)能帶的彎曲有影響，對(duì)柵下面的電場(chǎng)也有影響。11向陽(yáng)書屋p電荷共享模型描述 長(zhǎng)溝道時(shí)，

3、柵下面的電荷：短溝時(shí)，柵下面的電荷正比與梯形的面積： P型襯底由于梯形下面的面積較小，因此，它的閾值電壓也相應(yīng)的減小。12向陽(yáng)書屋p8.1.2漏感應(yīng)勢(shì)壘降低（DIBL） 13向陽(yáng)書屋p表面勢(shì)與側(cè)向距離的關(guān)系三種情況柵電壓相同（a）長(zhǎng)溝MOSFET；（b）低漏電壓短溝 MOSFET；（c）高漏電壓短溝MOSFET14向陽(yáng)書屋p漏感應(yīng)勢(shì)壘降低的原因 在長(zhǎng)溝道時(shí)，表面勢(shì)只被柵電壓控制，源和漏電場(chǎng)僅僅影響溝道末端，而在短溝道時(shí)，源和漏的電場(chǎng)不僅影響溝道末端，也影響溝道的中間。它使源和漏之間的勢(shì)壘降低，電流增加，即閾值電壓下降。漏電壓愈大，閾值電壓下降愈大。由于溝道很窄，使漏結(jié)電場(chǎng)與源結(jié)相耦合，當(dāng)VDS

4、高到一定程度時(shí)，漏的結(jié)電場(chǎng)就會(huì)影響源PN結(jié)勢(shì)壘，使之降低。是器件二維效應(yīng)與強(qiáng)電場(chǎng)結(jié)合的產(chǎn)物VDS增加會(huì)使源漏勢(shì)壘下降溝道長(zhǎng)度縮短會(huì)使源漏勢(shì)壘下降結(jié)果：Vt下降（因?yàn)樵绰﹦?shì)壘下降了，就可用較低較低柵壓使器件開啟）源漏穿通：發(fā)射電流加大并以擴(kuò)散形式到達(dá)源端，不受柵壓控制15向陽(yáng)書屋pDIBL對(duì)亞閾特性的影響 VDS增加Vt減少使亞閾特性向左偏移，從而使相應(yīng)的Ioff （ VGS =0時(shí)的IDS ）增加；當(dāng)VDS大到一定程度后，微小器件的亞閾特性增加，即使在關(guān)態(tài)器件仍具有相當(dāng)大的Ioff ；如果此時(shí)Ioff已接近或超過(guò)定義的開啟電壓，則器件穿通。長(zhǎng)溝和短溝器件在低和高漏電壓時(shí)的亞閾特性16向陽(yáng)書屋p

5、DIBL對(duì)器件性能的不利影響影響器件的成品率使器件的亞閾區(qū)性能退化深亞微米器件的設(shè)計(jì)中要避免或抑制DIBL效應(yīng)可以通過(guò)解二維泊松方程加以分析器件模擬程序17向陽(yáng)書屋p8.1.3二維Poissons方程 和側(cè)向電場(chǎng) 18向陽(yáng)書屋p二維Poissons方程 在短溝MOSFET中，側(cè)向電場(chǎng)扮演著重要的角色，可以通過(guò)求解二維Poissons方程得到： （3.63） 在耗盡區(qū)，可以忽略可動(dòng)電荷，對(duì)于nMOSFET只有離化的受主電荷上式變?yōu)椋?（3.64）垂直方向的電場(chǎng) ： 可以分成兩部分，一部分受柵壓 控制；另一部分受源、漏電壓 控制 。 19向陽(yáng)書屋p側(cè)向電場(chǎng)與側(cè)向距離的模擬結(jié)果-長(zhǎng)溝和短溝器件在長(zhǎng)溝

6、器件中，側(cè)向電場(chǎng)可以忽略，耗盡層電荷主要受柵電壓控制，短溝器件中，側(cè)向電場(chǎng)則很大 20向陽(yáng)書屋p側(cè)向電場(chǎng)與側(cè)向距離的模擬結(jié)果-低和高漏電壓隨著側(cè)向電場(chǎng)的的加強(qiáng)，源-漏控制耗盡層的電荷密度增加，同時(shí)柵控制耗盡層的電荷密度降低。并且略微小于離化的電荷濃度，。 21向陽(yáng)書屋p柵控制電荷密度與垂直距離的關(guān)系 當(dāng)源漏電壓增加時(shí)，柵控制電可密度比長(zhǎng)溝道值降低，即使耗盡層寬度略微加寬，但電荷密度的積分也下降，因此閾值電壓降低。 22向陽(yáng)書屋p8.1.4短溝閾值電壓的解析表達(dá)式 水平方向：溝道長(zhǎng)度L；垂直方向：氧化層厚度tox，耗盡層寬度Wd為了消除SiSiO2界面 的不連續(xù)性，用與Si同樣介電常數(shù)，3倍氧化

7、層厚度取代SiO2介質(zhì)（因?yàn)镾i的介電常數(shù)是SiO2介電常數(shù)的3倍）。這樣整個(gè)長(zhǎng)方形區(qū)可以處理為同樣介電常數(shù)，高度為：Wd+tox，當(dāng)氧化層厚度與耗盡層厚度差不多薄時(shí)，近似很好。邊界條件：源端電勢(shì)：bi； 漏端電勢(shì)：bi +VDS； 中性p區(qū)電勢(shì)：0；對(duì)于n+-p結(jié)：bi =Eg/2q+B （2.37） bi 0.80.9eV23向陽(yáng)書屋p短溝閾值電壓的解析表達(dá)式（續(xù)）閾值電壓的減?。?（3.66） 如果L不是很短，體效應(yīng)系數(shù)： （3.67）把（3.67）代入（3.66）式得： （3.68） 如果源、漏結(jié)深大于柵耗盡層厚度，上述近似結(jié)果很好地描述閾 值電壓的降低。短溝器件最小耗盡層厚度比長(zhǎng)溝器

8、件大， 如果短溝效應(yīng)不是太嚴(yán)重，可以用長(zhǎng)溝器件的值。24向陽(yáng)書屋p在2B閾值條件下，耗盡層厚度與均勻摻雜襯底摻雜濃度的關(guān)系 25向陽(yáng)書屋p襯底反偏時(shí)的短溝道效應(yīng)襯底反偏時(shí)，（3.66）式變?yōu)椋阂r底反偏時(shí)，短溝效應(yīng)加重26向陽(yáng)書屋p襯底或阱摻雜濃度及溝道長(zhǎng)度的設(shè)計(jì)原則 為了避免短溝效應(yīng)太嚴(yán)重，在CMOS中，襯底或阱摻雜濃度的選取原則是：最小溝道長(zhǎng)度，Lmin，大約是Wdm的23倍。最小溝道長(zhǎng)度大于源、漏耗盡層寬度之和。Lmin WS+WD （A6.7） （A6.8）27向陽(yáng)書屋p8.2 速度飽和8.2.1 速度與電場(chǎng)的關(guān)系 8.2.2 n=1時(shí)的解析解8.2.3 飽和漏電壓和電流8.2.4 速度

9、飽和點(diǎn) 8.2.5 速度過(guò)沖 28向陽(yáng)書屋p I-V特性曲線的實(shí)驗(yàn)結(jié)果虛線：長(zhǎng)溝L=0.95m；實(shí)線：短溝 L=0.25m原因：在短溝器件中，由于速度飽和，在較低的漏電壓時(shí)，漏電流很可能達(dá)到飽和。即：在電壓達(dá)到飽和之前，速度飽和，電流飽和。29向陽(yáng)書屋p8.2.1 速度與電場(chǎng)的關(guān)系半經(jīng)驗(yàn)公式： （3.70） 電子：n=2； 空穴：n=1； n是載流子速度趨于飽和時(shí)的測(cè)量值。EC：臨界電場(chǎng)強(qiáng)度；當(dāng)電場(chǎng)強(qiáng)度大于或等于臨界電場(chǎng)場(chǎng)強(qiáng)度時(shí)，要考慮速度飽和效應(yīng)。低電場(chǎng)強(qiáng)度時(shí)， 當(dāng)E時(shí)， ，因此， （3.71） 有效遷移率是有效電場(chǎng)強(qiáng)度或垂直方向電場(chǎng)前強(qiáng)度的函數(shù)；飽和速度是常數(shù)與有效電場(chǎng)強(qiáng)度無(wú)關(guān)；因此，臨界

10、電場(chǎng)強(qiáng)度是有效電場(chǎng)強(qiáng)度的函數(shù)。結(jié)論：當(dāng)垂直方向的電場(chǎng)較大時(shí)，有效遷移率降低，但達(dá)到飽和 速度的臨界電場(chǎng)強(qiáng)度增加。相似的，空穴的臨界電場(chǎng)強(qiáng)度 比電子的要大，因?yàn)榭昭ǖ倪w移率比電子的小。 30向陽(yáng)書屋p8.2.2 n=1時(shí)的解析解 （3.8） 用（3.70）式取代（3.8）式中的低場(chǎng)漂移速度-effdV/dy，（3.8）式變?yōu)椋?（3.72） 電流連續(xù)要求Ids為常數(shù)，并且與y無(wú)關(guān)，重新整理（3.72）式得： （3.73） 31向陽(yáng)書屋p8.2.2 n=1時(shí)的解析解（續(xù)）兩邊乘以dy，從y=0到y(tǒng)=L，V=0到Vds積分得： （3.74）長(zhǎng)溝道器件： （3.10）如果沿溝道方向的平均電場(chǎng)Vds/L

11、小于臨界電場(chǎng)強(qiáng)度 時(shí)，速度飽和效應(yīng)可以忽略；如果沿溝道方向的平均電場(chǎng)Vds/L與臨界電場(chǎng)強(qiáng)度接近時(shí)，速度飽和效應(yīng)不能忽略，漏電流減小。 32向陽(yáng)書屋p8.2.2 n=1時(shí)的解析解（續(xù)）采用薄層電荷近似 （3.24）（3.75） 積分（3.74）式得： （3.76） 33向陽(yáng)書屋p8.2.3 飽和漏電壓和電流由（3.76）式 解dIds/dVds=0得飽和漏電壓： （3.77）小于長(zhǎng)溝道飽和電壓。把（3.77）式代入（3.76）式得： （3.78）不考慮速度飽和效應(yīng)時(shí)： （3.23） 34向陽(yáng)書屋p計(jì)算的飽和電流與Vg-Vt的關(guān)系曲線；實(shí)線：考慮速度飽和；虛線：沒有考慮速度飽和35向陽(yáng)書屋p討論

12、考慮速度飽和效應(yīng)時(shí)的漏飽和電流沒有考慮速度飽和效應(yīng)時(shí)的漏飽和電流；長(zhǎng)溝道器件，兩種計(jì)算結(jié)果差別不是很大，當(dāng) 時(shí)（3.78）式變?yōu)椋?.23）式；隨著溝道長(zhǎng)度的縮短，兩者的差別變大；當(dāng)L0時(shí)，（3.78）式變?yōu)樗俣蕊柡拖拗齐娏?（3.80）注意：這時(shí)的飽和電流與溝道長(zhǎng)度無(wú)關(guān)，只與Vg-Vt成正比，而不是與它的二次方成正比。對(duì)于很短的溝道長(zhǎng)度，飽和電壓為： （3.81） 36向陽(yáng)書屋p8.2.4 速度飽和點(diǎn) 由（3.75）式，在速度飽和時(shí)： （3.82）把（3.77）式代入（3.82）得： （3.83）由（3.78）式和（3.83）式知： 從上式可以看出：在漏端（溝道末端）電荷漂移速度為飽和速度。

13、物理實(shí)質(zhì)：漏端側(cè)向電場(chǎng)很大。在超出飽和速度限制的范圍，載 流子以飽和速度運(yùn)動(dòng)，不受表面溝道的限制。37向陽(yáng)書屋p8.2.5 速度過(guò)沖在短溝道時(shí)，即高電場(chǎng)強(qiáng)度，電勢(shì)變化很快時(shí)，漂移擴(kuò)散模型不再適用。熱載流子：在短溝下，如果電壓未足夠降低，則橫向（溝道方向）和縱向（垂直溝道方向）的電場(chǎng)強(qiáng)度會(huì)大大增強(qiáng)。在強(qiáng)電場(chǎng)作用下載流子的能量就會(huì)大大提高，使其平均能量大大超過(guò)kT，等效載流子溫度將超過(guò)環(huán)境溫度，這時(shí)的載流子稱為熱載流子。 速度過(guò)沖：對(duì)于熱載流子，它的漂移速度大于它的飽和速度，叫速度過(guò)沖。38向陽(yáng)書屋p速度過(guò)沖效應(yīng)示意圖器件內(nèi)電場(chǎng)很不均勻，高電場(chǎng)主要在漏結(jié)附近載流子在進(jìn)入高電場(chǎng)區(qū)的瞬間（ tt仍然成立，速度仍可認(rèn)為是定域的； t2時(shí)，采用5V電源電壓 L2時(shí)，使電源電壓降低，目前受噪聲限制，一般保持在2.5V以上，開啟電壓也相應(yīng)減小 75向陽(yáng)書屋p目前實(shí)際應(yīng)用的CMOS尺寸縮小溝長(zhǎng)L1 0.5 0.25 備注tox22nm12nm7nm隨溝長(zhǎng)線性縮小VDD 5V3.3V2.5V隨溝長(zhǎng)平方根線性縮小器件寬度不變連線電容不變延時(shí)與L1.5成正比，實(shí)際正比于L76向陽(yáng)書屋p8.6.5 一般化的尺寸縮小原理： 器件尺寸縮小為1/ 電源電壓為/ （1） 摻雜濃