長(zhǎng)理數(shù)字電子技術(shù)基礎(chǔ)試卷數(shù)電試卷10

1、-. z數(shù)字電子技術(shù)試卷(1)填空161十進(jìn)制數(shù)123的二進(jìn)制數(shù)是 1111011 ；十六進(jìn)制數(shù)是 7B。3邏輯代數(shù)的三種根本運(yùn)算是 與， 或 和 非 。4三態(tài)門的工作狀態(tài)是 0， 1 ， 高阻態(tài)。5描述觸發(fā)器邏輯功能的方法有 特性表、特性方程、狀態(tài)轉(zhuǎn)換圖、卡諾圖、波形圖時(shí)序圖 。6施密特觸發(fā)器的主要應(yīng)用是 脈沖波的整形 。7設(shè)4位D/A轉(zhuǎn)換器的滿度輸出電壓位30伏，則輸入數(shù)字量為1010時(shí)的輸出模擬電壓為 20伏8實(shí)現(xiàn)A/D轉(zhuǎn)換的主要方法有并行A/D ，雙積分A/D， 逐次比擬A/D 。判斷題101BCD碼即8421碼 2.八位二進(jìn)制數(shù)可以表示256種不同狀態(tài)。 3TTL與非門與CMOS與非

2、門的邏輯功能不一樣。 4多個(gè)三態(tài)門的輸出端相連于一總線上，使用時(shí)須只讓一個(gè)三態(tài)門傳送信號(hào)，其他門處于高阻狀態(tài)。( ) 5計(jì)數(shù)器可作分頻器。 三化簡(jiǎn)邏輯函數(shù)141用公式法化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。解：2用卡諾圖化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。 解：四電路如圖1所示，要求寫出輸出函數(shù)表達(dá)式，并說(shuō)出其邏輯功能。15解： 全加器,Y為和,C1為進(jìn)位。五觸發(fā)器電路如圖2a,b所示，寫出觸發(fā)器的次態(tài)方程； 對(duì)應(yīng)給定波形畫出Q端波形設(shè)初態(tài)Q0(15)解：六試用觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步的五進(jìn)制計(jì)數(shù)器。15 解： 電路圖略。將非工作狀態(tài)101,110,111帶入方程得次態(tài),101001,110101001,1110

3、01,電路可以自啟動(dòng)。七用集成電路定時(shí)器555所構(gòu)成的自激多諧振蕩器電路如圖3所示，試畫出VO，VC的工作波形，并求出振蕩頻率。15f=6 5Hz數(shù)字電子技術(shù)試卷(2)填空161十進(jìn)制數(shù)35.85的二進(jìn)制數(shù)是 100011.110 ；十六進(jìn)制數(shù)是23.C。2邏輯代數(shù)中邏輯變量得取值為 0 ， 13組合邏輯電路的輸出狀態(tài)只與 當(dāng)前輸入,原狀態(tài) 有關(guān)而與電路。4三態(tài)門的輸出有0、1、高阻態(tài)，三種狀態(tài)，當(dāng)多個(gè)三態(tài)門的輸出端連在一根總線上使用時(shí)，應(yīng)注意任何時(shí)候,只能有1個(gè)三態(tài)門被選通。 。5觸發(fā)器的根本性質(zhì)有有兩個(gè)穩(wěn)態(tài),在觸發(fā)信號(hào)作用下狀態(tài)可相互轉(zhuǎn)變,有記憶功能。6單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用是 延時(shí) 。7

4、設(shè)6位D/A轉(zhuǎn)換器的滿度輸出電壓位6.3伏，則輸入數(shù)字量為110111，輸出模擬電壓為 5.5v8一個(gè)8K字節(jié)的EPROM芯片，它的地址輸入端的個(gè)數(shù)是 。 判斷題101數(shù)字電路中，化簡(jiǎn)邏輯函數(shù)的目的是為了所設(shè)計(jì)的邏輯電路更簡(jiǎn)單，更經(jīng)濟(jì)，而且其功能不變。( ) 2二進(jìn)制數(shù)1001和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)。 3觸發(fā)器的輸出狀態(tài)完全由輸入信號(hào)決定。 4模擬量送入數(shù)字電路前，須經(jīng)A/D轉(zhuǎn)換。 5多諧振蕩器常作為脈沖信號(hào)源使用。 三化簡(jiǎn)邏輯函數(shù)141用公式法化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。解：2用卡諾圖化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。解：四設(shè)計(jì)一個(gè)8421碼的檢碼電路。要求當(dāng)輸入大于等于3、小于等于7時(shí)電

5、路輸出為1，否則電路輸出為0。要求列出真值表，寫出邏輯函數(shù)式，畫出邏輯圖。15 解：五觸發(fā)器電路如圖1a,b所示，寫出觸發(fā)器的次態(tài)方程； 對(duì)應(yīng)給定波形畫出Q端波形設(shè)初態(tài)Q0。(15) 解： 六分析圖2電路實(shí)現(xiàn)何種邏輯功能，其中*是控制端，對(duì)*0和*1分別分析，設(shè)初態(tài)為 。要求寫出電路方程，列出狀態(tài)轉(zhuǎn)換表或圖，說(shuō)明其邏輯功能，并說(shuō)明電路能否自啟動(dòng)15解： 邏輯功能：*=0時(shí),同步三進(jìn)制計(jì)數(shù)器；*1時(shí),同步三進(jìn)制減法計(jì)數(shù)器。 該電路為同步三進(jìn)制可逆計(jì)數(shù)器,并且能自啟動(dòng)。七試用8選1數(shù)據(jù)選擇器和74LS161芯片設(shè)計(jì)序列信號(hào)發(fā)生器。芯片引腳圖如圖3所示，序列信號(hào)為11001101左位為先。15數(shù)字電

6、子技術(shù)試卷(3)一填空161十進(jìn)制數(shù)86的二進(jìn)制數(shù)是 1010110 ；8421BCD碼是 10000110 。2在Y=AB+CD的真值表中，Y1的狀態(tài)有 7個(gè)。34位二進(jìn)制數(shù)碼可以編成 16個(gè)代碼，用這些代碼表示09十進(jìn)制輸?shù)氖畟€(gè)數(shù)碼，必須去掉 6 代碼。4描述觸發(fā)器邏輯功能的方法有 狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、特性 。5假設(shè)Q1，J=0，K=1，則0 。6設(shè)ROM地址為，輸出為，則ROM的容量為 256 4BIt。7一個(gè)8位二進(jìn)制D/A轉(zhuǎn)換器的分辨率為0.025，則輸入數(shù)字量為11010011時(shí)，輸出模擬電壓為 5.27 。 8轉(zhuǎn)換精度 和轉(zhuǎn)換速度是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。

7、 二答復(fù)以下問題101*Y=*Z，則Y=Z，正確嗎？為什么？解：不正確。當(dāng)*=0時(shí),YZ,等式成立。2五位環(huán)形計(jì)數(shù)器的時(shí)鐘頻率為10KHz,其輸出波形的頻率是多少？解：五進(jìn)制計(jì)數(shù)器,10000/52KHz三化簡(jiǎn)邏輯函數(shù)141用公式法化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。解：Y=A+C2. 用卡諾圖化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。解：四由雙4選1數(shù)據(jù)選擇器組成的電路如圖1所示，寫出的表達(dá)式。列出的真值表。15解：五*室由3臺(tái)計(jì)算機(jī)工作站，請(qǐng)用紅、黃、綠3種指示燈設(shè)計(jì)一個(gè)監(jiān)視電路，要求：3臺(tái)計(jì)算機(jī)正常工作時(shí)，綠燈亮；只一臺(tái)出故障時(shí)黃燈亮；有兩臺(tái)出故障時(shí)，紅燈亮；假設(shè)3臺(tái)計(jì)算機(jī)同時(shí)出故障時(shí)，則黃燈和紅燈都亮。試用門電

8、路設(shè)計(jì)。要求：列出真值表，寫出邏輯函數(shù)式，畫出邏輯電路圖。15 解：示正常工作,0表示出故障；設(shè)用R,Y,G表示紅,黃,綠燈：1表示燈亮,0表示燈滅。、六觸發(fā)器電路及輸入波形如圖2所示，要求：寫出電路方程，畫出與Y的對(duì)應(yīng)波形。(設(shè)的初態(tài)為11)15驅(qū)動(dòng)方程：;狀態(tài)方程：,輸出方程：七試用中規(guī)模集成十六進(jìn)制計(jì)數(shù)器74LS161芯片設(shè)計(jì)一個(gè)十三進(jìn)制計(jì)數(shù)器，要求必須包括0000和1111狀態(tài)，利用C端左進(jìn)位輸出。芯片引腳圖如圖3所示。15數(shù)字電子技術(shù)試卷(4)填空161十進(jìn)制數(shù)3.5的二進(jìn)制數(shù)是；8421BCD碼是。2在的結(jié)果是 。3D觸發(fā)器的狀態(tài)方程為，如果用D觸發(fā)器來(lái)實(shí)現(xiàn)T觸發(fā)器的功能，則T、D

9、間的關(guān)系為 。4一個(gè)64選1的數(shù)據(jù)選擇器，它的選擇控制端有 個(gè)。56位D/A轉(zhuǎn)換器滿度輸出電壓為10伏，輸入數(shù)字為001010時(shí)對(duì)應(yīng)的輸出模擬電壓為 V。 6一片64K8存儲(chǔ)容量的只讀存儲(chǔ)器ROM，有 條地址線，有條數(shù)據(jù)線。7 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，輸出脈寬。8和 是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。 答復(fù)以下問題101*Y=*Z，則Y=Z，正確嗎？為什么？2*+Y=*Y，則*=Y，正確嗎？為什么？ 三化簡(jiǎn)邏輯函數(shù)141用公式法化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。2用卡諾圖化簡(jiǎn)，化為最簡(jiǎn)與或表達(dá)式。四分析圖1所示電路，要求列出的邏輯表達(dá)式和真值表，并說(shuō)出電路的邏輯功能指出輸入變量和

10、輸出函數(shù)的含義。15五觸發(fā)器電路如圖2a,b所示，寫出觸發(fā)器的次態(tài)方程； 對(duì)應(yīng)給定波形畫出Q端波形設(shè)初態(tài)Q0(15)六試用D觸發(fā)器及少量門器件設(shè)計(jì)，狀態(tài)轉(zhuǎn)換圖為模為3的同步計(jì)數(shù)器。要求有設(shè)計(jì)過程。15七用集成電路定時(shí)器555所構(gòu)成的自激多諧振蕩器電路如圖3所示，試畫出VO，VC的工作波形，并求出振蕩頻率。15 數(shù)字電子技術(shù)試卷5一選擇題共20分1將十進(jìn)制數(shù)3.510轉(zhuǎn)換成二進(jìn)制數(shù)是11.1110.1110.0111.102.三變量函數(shù)的最小項(xiàng)表示中不含以下哪項(xiàng)m2m5m3m73.一片64k8存儲(chǔ)容量的只讀存儲(chǔ)器ROM,有條地址線和條數(shù)據(jù)線。64、864、1616、816、164.在ADC工作過

11、程中,包括保持a,采樣b,編碼c,量化d四個(gè)過程,其先后順序?yàn)閍bcdbcdacbadbadc5.以下各種ADC中，轉(zhuǎn)換速度最慢的是并聯(lián)比擬型逐次逼進(jìn)型雙積分型以上各型速度一樣6.一個(gè)時(shí)鐘占空比為1：4，則一個(gè)周期上下電平持續(xù)時(shí)間之比為1：31：41：51：67.當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，輸出電阻為無(wú)窮大約100歐姆無(wú)窮小約10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是倒相放大積分求和9.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是163216221610.一個(gè)64選1的數(shù)據(jù)選擇器有個(gè)選擇控制信號(hào)輸入端。6163264二判斷題20分1兩個(gè)二進(jìn)制數(shù)相加，并加上來(lái)自高位的進(jìn)位，稱為全加，所

12、用的電路為全加器2三態(tài)門輸出為高阻時(shí)，其輸出線上電壓為高電平3前進(jìn)位加法器比串行進(jìn)位加法器速度慢4譯碼器哪個(gè)輸出信號(hào)有效取決于譯碼器的地址輸入信號(hào)5五進(jìn)制計(jì)數(shù)器的有效狀態(tài)為五個(gè)6施密特觸發(fā)器的特點(diǎn)是電路具有兩個(gè)穩(wěn)態(tài)且每個(gè)穩(wěn)態(tài)需要相應(yīng)的輸入條件維持。7當(dāng)時(shí)序邏輯電路存在無(wú)效循環(huán)時(shí)該電路不能自啟動(dòng)8RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能9D/A的含義是模數(shù)轉(zhuǎn)換10構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要3個(gè)觸發(fā)器三、簡(jiǎn)答題每題5分，共10分1用根本公式和定理證明以下等式：。2請(qǐng)寫出RS、JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程，并解釋為什么有的觸發(fā)器有約束方程。四用卡諾圖化簡(jiǎn)以下邏輯函數(shù)每題5分，共10分1.2，給定約束條件為

13、ABCD0五一個(gè)組合電路具有3個(gè)輸入端A,B,C,一個(gè)輸出端Y,其輸入和輸出波形如圖1所示,使用或非門設(shè)計(jì)電路(15分)六8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表1所示。試寫出圖2所示電路輸出端Y的最簡(jiǎn)與或形式的表達(dá)式。10分七如圖3所示電路的計(jì)數(shù)長(zhǎng)度N是多少？能自啟動(dòng)嗎？畫出狀態(tài)轉(zhuǎn)換圖。15分?jǐn)?shù)字電子技術(shù)試卷(06)一、數(shù)制轉(zhuǎn)換12、2、C、127、B原碼反碼=()補(bǔ)碼二、選擇填空題121、以下的說(shuō)法中，是正確的。A一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于B一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于C一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于D一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于2、假設(shè)將一個(gè)異或門輸入端為、當(dāng)作反相器使

14、用，則、端應(yīng)連接。A或有一個(gè)接B或有一個(gè)接C和并聯(lián)使用D不能實(shí)現(xiàn)3、是或非門構(gòu)成的根本觸發(fā)器的輸入端，則約束條件為。ABCD4、用8級(jí)觸發(fā)器可以記憶種不同的狀態(tài)。A8B16C128D2565、由3級(jí)觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)模值依次為。A8和8B6和3C6和8D3和6三、用卡諾圖化簡(jiǎn)法將以下邏輯函數(shù)化為最簡(jiǎn)與或形式121、2、，給定約束條件為：四、證明121、2五、設(shè)計(jì)一位二進(jìn)制全減器邏輯電路。D=A-B-Ci,A：被減數(shù),B：減數(shù),Ci：借位輸入,D：差,另有Co：借位輸出16六、分析上圖時(shí)序電路的邏輯功能。FF1,FF2和FF3是三個(gè)主從構(gòu)造的JK觸發(fā)器,下降沿動(dòng)作,輸入端懸空時(shí)

15、和邏輯1狀態(tài)等效。(20如圖，用555定時(shí)器接成的施密特觸發(fā)器電路中，試求：161當(dāng)Vcc12V，而且沒有外接控制電壓時(shí)，VT、VT及VT值。2當(dāng)Vcc9V，外接控制電壓Vco5V時(shí)，VT、VT及VT值。數(shù)字電子技術(shù)試卷(07)數(shù)制轉(zhuǎn)換(12)1、(1101101)2=()16=()102、(3DBE)16=()2=()103、(257)10=()2=()168421BCD=()85、(00101B)原碼=()反碼=()補(bǔ)碼二、選擇填空題(12)1)、以下的說(shuō)法中,是正確的。A)一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于0B)一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于0C)一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于1D)一

16、個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于02)、R、S是與非門構(gòu)成的根本RS觸發(fā)器的輸入端,則約束條件為。A)RS=1B)RS=0C)RS=1D)RS=03)、假設(shè)JK觸發(fā)器的原狀態(tài)為0,欲在CP作用后仍保持為0狀態(tài),則鼓勵(lì)函數(shù)JK的值應(yīng)是。A)J=1,K=1B)J=0,K=0C)J=0,K=*D)J=*,K=*4)、同步計(jì)數(shù)器是指的計(jì)數(shù)器。A)由同類型的觸發(fā)器構(gòu)成。B)各觸發(fā)器時(shí)鐘端連在一起,統(tǒng)一由系統(tǒng)時(shí)鐘控制。C)可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘。D)可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)鐘。5)、同步四位二進(jìn)制計(jì)數(shù)器的借位方程是B=,則可知B的CP周期和正脈沖寬度為。A)16、2B)16、1C)8、8D)

17、8、4三、用卡諾圖化簡(jiǎn)法將以下邏輯函數(shù)化為最簡(jiǎn)與或形式(12)(1).(2).Y(A,B,C,D)=(m3,m5,m6,m7,m10),給定約束條件為：m0m1m2m4m8=0證明以下邏輯恒等式(方法不限)(12)(1)、(2)、五、分析以下圖所示電路中當(dāng)ABCD單獨(dú)一個(gè)改變狀態(tài)時(shí)是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象？如果存在,則都發(fā)生在其它變量為何種取值的情況下？(16)六、分析如下時(shí)序電路的邏輯功能,寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖(20)。七、如下圖,用CMS反相器組成的施密特觸發(fā)器電路中,假設(shè)R1=50K,R2=100K,VDD=5V,V=VDD2,試求電路的輸入轉(zhuǎn)換電平V

18、、V以及回差電壓V。(16)數(shù)字電子技術(shù)試卷(08)數(shù)制轉(zhuǎn)換(10)：1、(11001)2()16()102、(8FFF)16()2()103、(257)10()2()164、(1011B)原碼()反碼=()補(bǔ)碼5、(101010B)原碼()反碼=()補(bǔ)碼二、選擇填空題(10)1)、主從JK觸發(fā)器是。A)在CP上升沿觸發(fā)B)在CP下降沿觸發(fā)C)在CP1穩(wěn)態(tài)觸發(fā)D)與CP無(wú)關(guān)2)、觸發(fā)器的特性方程是。A)B)CD)3)、用8級(jí)觸發(fā)器可以記憶種不同的狀態(tài)。A)8B)16C)128D)2564)、存在約束條件的觸發(fā)器是。A)根本RS觸發(fā)器B)D鎖存器C)JK觸發(fā)器D)D觸發(fā)器5)、構(gòu)成模值為256的

19、二進(jìn)制計(jì)數(shù)器，需要級(jí)觸發(fā)器。A)2B)128C)8D)256三、判斷題：判斷以下說(shuō)法是否正確，正確的打，錯(cuò)誤的打。(10)1)、1001個(gè)1連續(xù)異或的結(jié)果是1。()2)、邏輯ABAC，則BC。()3)、邏輯ABAC，則BC。()4)、函數(shù)F連續(xù)取100次對(duì)偶，F(xiàn)不變。()5)、正與非門也就是負(fù)或非門。()四、用卡諾圖化簡(jiǎn)法將以下邏輯函數(shù)化為最簡(jiǎn)與或形式(10)(1)、(2)、，給定約束條件為：ABCD0證明以下邏輯恒等式(方法不限)(15)(1)、(2)、(3)、六、試畫出用3線8線譯碼器74S138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯電路圖。(74S138：輸入A2、A1、A0；輸出)(15

20、)七、分析如下時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。(20)八、試表達(dá)施密特觸發(fā)器的工作特點(diǎn)及主要用途。(10)數(shù)字電子技術(shù)試卷(09)數(shù)制轉(zhuǎn)換(10)：1、(101011111)2()16()102、(1000)16()2()103、(039)10()2()164、(00110B)原碼()反碼=()補(bǔ)碼5、(1101B)原碼()反碼=()補(bǔ)碼二、選擇填空題(15)1)、同步計(jì)數(shù)器是指的計(jì)數(shù)器。A)由同類型的觸發(fā)器構(gòu)成。B)各觸發(fā)器時(shí)鐘端連在一起,統(tǒng)一由系統(tǒng)時(shí)鐘控制。C)可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘。D)可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)鐘。2)、Q

21、3Q2Q1Q0是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出,假設(shè)以Q3做進(jìn)位,則其周期和正脈沖寬度是。A)10、1B)10、2C)10、4D)10、83)、假設(shè)四位同步二進(jìn)制計(jì)數(shù)器當(dāng)前的狀態(tài)是0111,下一個(gè)輸入時(shí)鐘脈沖后,其容變?yōu)椤)0111B)0110C)1000D)00114)、假設(shè)四位二進(jìn)制加法計(jì)數(shù)器正常工作時(shí),由0000狀態(tài)開場(chǎng)計(jì)數(shù),則經(jīng)過43個(gè)輸入計(jì)數(shù)脈沖后,計(jì)數(shù)器的狀態(tài)應(yīng)是。A)0011B)1011C)1101D)10105)、在以下功能表示方法中,不適合用于時(shí)序邏輯電路功能表示方法的是。A)狀態(tài)轉(zhuǎn)換圖B)特性方程C)卡諾圖D)數(shù)理方程三、用邏輯代數(shù)的根本公式和常用公式將以下邏輯函數(shù)化為最簡(jiǎn)

22、與或形式(10)(1)、(2)、四、用卡諾圖化簡(jiǎn)法將以下邏輯函數(shù)化為最簡(jiǎn)與或形式(10)(1)、(2)、Y(A,B,C)=(m0,m1,m2,m4),給定約束條件為：m3m5m6m70五、證明以下邏輯恒等式(方法不限)(10)(1)、(2)、六、試用四位并行加法器74LS283設(shè)計(jì)一個(gè)加/減運(yùn)算電路。當(dāng)控制信號(hào)M0時(shí)它將兩個(gè)輸入的四位二進(jìn)制數(shù)相加,而M1時(shí)它將兩個(gè)輸入的四位二進(jìn)制數(shù)相減。允許附加必要的門電路。(74LS283：輸入變量A(A3A2A1A0)、B(B3B2B1B0)及CI,輸出變量S(S3S2S1S0)及CO)(15)七、對(duì)*同步時(shí)序電路,狀態(tài)表如下表所示,假設(shè)電路的初始狀態(tài)Q1Q000,輸入信號(hào)波形如下圖,試畫出Q1、Q0的波形(設(shè)觸發(fā)器響應(yīng)于負(fù)跳變)(15)。 *0100011111011001001010011011011001CP八、在圖所示的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中,假設(shè)取VEF5V,試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時(shí)輸出電壓的大小(15)。數(shù)字電子技術(shù)試卷(10)數(shù)制轉(zhuǎn)換(10)：1、(3