微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計：第4章 總線技術(shù)與總線標準

1、總線技術(shù)與總線標準24.1 總線技術(shù)總線是計算機系統(tǒng)中的信息傳輸通道，由系統(tǒng)中各個部件所共享?？偩€的特點在于公用性，總線由多條通信線路（線纜）組成計算機系統(tǒng)通常包含不同種類的總線，在不同層次上為計算機組件之間提供通信通路采用總線的原因:非總線結(jié)構(gòu)的N個設(shè)備的互聯(lián)線組數(shù)為N*(N-1)/2非總線結(jié)構(gòu)的M發(fā)N收設(shè)備間的互聯(lián)線組數(shù)為M*N采用總線的優(yōu)勢減少部件間連線的數(shù)量擴展性好，便于構(gòu)建系統(tǒng)便于產(chǎn)品更新?lián)Q代3總線基本模型MPURAMROMI/O接口外設(shè)ABDBCB4總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）非通用總線（與

2、具體芯片有關(guān)）通用標準總線地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)傳送格式按時序控制方式(握手方式)同步異步半同步同步異步5計算機系統(tǒng)的四層總線結(jié)構(gòu)外部總線、(系統(tǒng))外總線如并口、串口系統(tǒng)總線、(系統(tǒng))內(nèi)總線如ISA、PCI片(間)總線三總線形式片內(nèi)總線單總線形式運算器寄存器控制器CPU存儲芯片I/O芯片主板擴展接口板擴展接口板計算機系統(tǒng)其 他 計算機系 統(tǒng)其 他儀 器系 統(tǒng)67微機系統(tǒng)中的內(nèi)總線（插板級總線）8微機系統(tǒng)中的外總線（通信總線）9總線的組織形式組織形式：單總線、雙總線，多級總線單總線特征：存儲器和I/O分時使用同一總線優(yōu)點：結(jié)構(gòu)簡單，成本低廉，易于擴充缺點：帶寬有

3、限，傳輸率不高（可能造成物理長度過長）10同步時鐘地址信號數(shù)據(jù)信號控制信號MPURAMROMI/O接口外設(shè)ABDBCB11雙總線特征：存儲總線+I/O總線優(yōu)點：提高了總線帶寬和數(shù)據(jù)傳輸速率，克服單總線共享的限制，以及存儲/IO訪問速度不一致而對總線的要求也不同的矛盾缺點：CPU繁忙12多級總線特征：高速外設(shè)和低速外設(shè)分開使用不同的總線優(yōu)點：高效，進一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率缺點：復(fù)雜13微機的典型多級總線結(jié)構(gòu)存儲總線高速IO總線低速IO總線1415總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）地址總線控制總線按

4、總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時序關(guān)系(握手方式)同步異步半同步同步異步16三總線MPURAMROMI/O接口外設(shè)ABDBCB哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫數(shù)據(jù)程序馮諾依曼體系結(jié)構(gòu)17典型的控制信號總線的控制信號存儲器寫信號存儲器讀信號I/O寫信號I/O讀信號總線請求信號總線授予信號中斷請求信號中斷應(yīng)答信號時鐘信號復(fù)位信號18總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時序關(guān)

5、系(握手方式)同步異步半同步同步異步19總線的性能指標 總線時鐘頻率：總線上的時鐘信號頻率總線寬度：數(shù)據(jù)線、地址線寬度總線速率：總線每秒所能傳輸數(shù)據(jù)的最大次數(shù)?？偩€速率=總線時鐘頻率/總線周期數(shù)總線周期數(shù)：總線傳送一次數(shù)據(jù)所需的時鐘周期數(shù)有些幾個周期才能傳輸1個數(shù)據(jù)總線帶寬：總線每秒傳輸?shù)淖止?jié)數(shù)同步方式總線負載能力20總線寬度總線寬度：籠統(tǒng)地說，就是總線所設(shè)置的通信線路（線纜）的數(shù)目。具體地說，就是總線內(nèi)設(shè)置用于傳送數(shù)據(jù)的信號線的數(shù)目為數(shù)據(jù)總線寬度，用于傳輸?shù)刂返男盘柧€的數(shù)目為地址總線寬度，如8位、16位、32位、64位等數(shù)據(jù)總線寬度在很大程度上決定了計算機總線的性能地址總線的寬度則決定了系統(tǒng)

6、的尋址能力21總線帶寬總線帶寬(bus band width) 表示單位時間內(nèi)總線能傳送的最大數(shù)據(jù)量（bps/Bps）用“總線速率總線位寬/8=時鐘頻率總線位寬/(8總線周期數(shù))”表示總線位寬：數(shù)據(jù)信號線的數(shù)目，同一時刻傳輸?shù)臄?shù)據(jù)位數(shù)總線復(fù)用；成本、串擾；時鐘頻率總線偏離（skew）、兼容性22例PCI總線的頻率為33.3MHz，位寬為32位或64位，總線周期數(shù)為1則PCI總線的帶寬為：33.332/8=133MB/s或33.364/8=266MB/sCPU的前端總線(FSB)頻率為400MHz，總線周期數(shù)為1/2(即1個時鐘周期傳送2次數(shù)據(jù))，位寬為64bit則FSB的帶寬為400/(1/2

7、)(64/8)=12.8GB/s234.1.2 總線仲裁MPURAMROMI/O接口外設(shè)ABDBCB24總線主控制器的作用總線系統(tǒng)的資源分配與管理提供總線定時信號脈沖負責總線使用權(quán)的仲裁不同總線協(xié)議的轉(zhuǎn)換和不同總線間數(shù)據(jù)傳輸?shù)木彌_254.1.2 總線仲裁總線仲裁(arbitration)也稱為總線判決，根據(jù)連接到總線上的各功能模塊所承擔任務(wù)的輕重緩急，預(yù)先或動態(tài)地賦予它們不同的使用總線的優(yōu)先級，當有多個模塊同時請求使用總線時，總線仲裁電路選出當前優(yōu)先級最高的那個，并賦予總線控制權(quán)其目的是合理地控制和管理系統(tǒng)中多個主設(shè)備的總線請求，以避免總線沖突分布式(對等式)仲裁控制邏輯分散在連接于總線上的各

8、個部件或設(shè)備中協(xié)議復(fù)雜且昂貴，效率高集中式(主從式)仲裁采用專門的控制器或仲裁器總線控制器或仲裁器可以是獨立的模塊或集成在CPU中協(xié)議簡單而有效，但總體系統(tǒng)性能較低26菊花鏈（串行）總線仲裁特點：各主控模塊共用請求信號線和忙信號線，其優(yōu)先級別由其在鏈式允許信號線上的位置決定；優(yōu)點：具有較好的靈活性和可擴充性；缺點：主控模塊數(shù)目較多時，總線請求響應(yīng)的速度較慢；主控模塊1主控 模塊2主控模塊N允許BG請求BR忙BB總線仲裁器27并行仲裁各主控器有獨立的總線請求BR、總線允許BG，互不影響總線仲裁器直接識別所有設(shè)備的請求，并向選中的設(shè)備Ci發(fā)BGi特點：各主控模塊有獨立的請求信號線和允許信號線，其優(yōu)

9、先級別由總線仲裁器內(nèi)部模塊判定；優(yōu)點：總線請求響應(yīng)的速度快；缺點：擴充性較差；總線仲裁器C1C2Cn總線BR1BG1BR2BG2BRnBGnBBBCLK（總線時鐘）28串并行二維仲裁從下一設(shè)備主模塊1主模塊2主模塊3允許BG請求BR忙BB總線仲裁器主模塊4到下一設(shè)備綜合了前兩種仲裁方式的優(yōu)點和缺點29分布式總線仲裁方式總線上各個設(shè)備都有總線仲裁模塊當任何一個設(shè)備申請總線，置“總線忙”狀態(tài)，以阻止其他設(shè)備同時請求IN OUT主設(shè)備1IN OUT主設(shè)備2IN OUT主設(shè)備3IN OUT主設(shè)備4IN OUT主設(shè)備5總線請求總線忙+5V仲裁線總線304.1.3 總線操作與時序總線操作：計算機系統(tǒng)中，通

10、過總線進行信息交換的過程稱為總線操作總線周期：總線設(shè)備完成一次完整信息交換的時間讀/寫存儲器周期讀/寫IO口周期DMA周期中斷周期單個主控制器系統(tǒng)，則只需要尋址和傳數(shù)兩個階段多主控制器系統(tǒng)，總線操作周期一般分為四個階段 總線請求及仲裁階段、尋址階段、傳數(shù)階段和結(jié)束階段31總線時序總線時序是指總線事件的協(xié)調(diào)方式，以實現(xiàn)可靠的尋址和數(shù)據(jù)傳送總線時序類型同步：所有設(shè)備都采用一個統(tǒng)一的時鐘信號來協(xié)調(diào)收發(fā)雙方的定時關(guān)系異步：依靠傳送雙方互相制約的握手(handshake)信號來實現(xiàn)定時控制半同步：具有同步總線的高速度和異步總線的適應(yīng)性32總線分類按所處位置(數(shù)據(jù)傳送范圍)片內(nèi)總線芯片總線（片間總線、元件

11、級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）地址總線控制總線按總線功能數(shù)據(jù)總線并行總線串行總線按數(shù)據(jù)格式按時序關(guān)系(握手方式)同步異步半同步同步異步33同步并行總線時序特點系統(tǒng)使用同一時鐘信號控制各模塊完成數(shù)據(jù)傳輸一般一次讀寫操作可在一個時鐘周期內(nèi)完成，時鐘前、后沿分別指明總線操作周期的開始和結(jié)束地址、數(shù)據(jù)及讀/寫等控制信號可在時鐘沿處改變優(yōu)點：電路設(shè)計簡單，總線帶寬大，數(shù)據(jù)傳輸速率快缺點：時鐘以最慢速設(shè)備為準，高速設(shè)備性能將受到影響同步時鐘地址信號數(shù)據(jù)信號控制信號延時34異步并行總線時序特點：系統(tǒng)中可以沒有統(tǒng)一的時鐘源，模塊之間依靠各種聯(lián)絡(luò)（握手）信號進行通信，以確定下一步的動作優(yōu)

12、點：全互鎖方式可靠性高，適應(yīng)性強缺點：控制復(fù)雜，交互的聯(lián)絡(luò)過程會影響系統(tǒng)工作速度地址信號數(shù)據(jù)信號主設(shè)備聯(lián)絡(luò)信號從設(shè)備聯(lián)絡(luò)信號 準備好接收（M發(fā)送地址信號）已收到數(shù)據(jù)（M撤銷地址信號）完成一次傳送（S撤銷數(shù)據(jù)信號）已送出數(shù)據(jù)（S發(fā)送數(shù)據(jù)信號）35半同步并行總線時序特點：同時使用主模塊的時鐘信號和從模塊的聯(lián)絡(luò)信號優(yōu)點：兼有同步總線的速度和異步總線的可靠性與適應(yīng)性Ready信號可作為慢速設(shè)備的異步聯(lián)絡(luò)信號CLK信號作為快速設(shè)備的同步時鐘信號364.2 總線標準總線標準又稱總線協(xié)議包括：物理特性功能特性電氣特性時間特性37微機系統(tǒng)中的內(nèi)總線（插板級總線）384.2.1 片內(nèi)總線片內(nèi)總線特點簡單高效結(jié)構(gòu)

13、簡單：占用較少的邏輯單元時序簡單：提供較高的速度接口簡單：降低IP核連接的復(fù)雜性靈活，具有可復(fù)用性地址/數(shù)據(jù)寬度可變、互聯(lián)結(jié)構(gòu)可變、仲裁機制可變功耗低信號盡量不變、單向信號線功耗低、時序簡單片內(nèi)總線標準ARM的AMBA 、IBM的CoreConnectSilicore的Wishbone、Altera的Avalon39ARM的AMBA: Advanced Microcontroller Bus Architecture先進高性能總線AHB （Advanced High-performance Bus）適用于高性能和高吞吐設(shè)備之間的連接，如CPU、片上存儲器、DMA設(shè)備、DSP等先進系統(tǒng)總線ASB

14、（Advanced System Bus）適用于高性能系統(tǒng)模塊。與AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線先進外設(shè)總線APB（Advanced Peripheral Bus）適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度適合較復(fù)雜的應(yīng)用，需要遵守較簡單的操作協(xié)議；擁有眾多的第三方支持40AMBA總線41AMBA2.0總線結(jié)構(gòu)圖高性能ARM核高性能片上RAM高性能DMAC核高帶寬片外存儲器接口橋鍵盤UARTTimerPIOAHB or ASBAPBAPB橋 選擇信號系統(tǒng)總線從模塊接口APB橋是在AMBA APB上唯一的總線主模塊。另外，APB橋也是在更高層次系統(tǒng)總線上的一個從模塊。橋

15、單元把系統(tǒng)總線傳輸轉(zhuǎn)化為APB總線傳輸。 APB總線 APB主要用于低帶寬的周邊外設(shè)之間的連接 APB從單元的接口信號 在APB里面唯一的主模塊就是與AHB總線相接的APB 橋。 APB傳輸 APB上的狀態(tài)圖 APB寫傳輸時序圖 46APB讀傳輸時序圖 ARM處理器核寬帶片上RAMDMA控制器寬帶外部RAM接口橋UART PIO定時器鍵盤控制器AHB或ASB總線APB總線AHB的特性 ：單個時鐘邊沿操作； 非三態(tài)的實現(xiàn)方式； 支持突發(fā)傳輸； 支持分段傳輸； 支持多個主控制器（最多16個模塊）； 可配置32位128位總線寬度； 支持字節(jié)、半字和字的傳輸。 典型的AMBA構(gòu)架48AHB總線的接口信

16、號 AHB 系統(tǒng)由主模塊(Master)、從模塊(Slave)和基礎(chǔ)結(jié)構(gòu)(Infrastructure)3部分組成，整個AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負責回應(yīng)?；A(chǔ)結(jié)構(gòu)則由仲裁器(arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器 、譯碼器、虛擬從模塊、虛擬主模塊等組成。 AHB總線的接口信號 時鐘信號仲裁信號地址信號控制信號寫數(shù)據(jù)讀數(shù)據(jù)響應(yīng)信號 除了時鐘與仲裁信號之外，其余的信號皆通過多路器傳送。 AHB總線的互連 50AHB基本傳輸過程 51AHB總線流水操作 52總線設(shè)計要素信號線類型專用信號線復(fù)用信號線總線仲裁方法集中仲裁分布仲裁總線定時方法同步異步總線寬度

17、地址總線寬度數(shù)據(jù)總線寬度數(shù)據(jù)傳輸類型讀/寫/讀-修改-寫/寫后讀/塊傳輸（聯(lián)系傳輸）534.2.2 PCI總線Peripheral Component Interconnect，外部設(shè)備互連總線，在CPU與外設(shè)之間提供了一條獨立的數(shù)據(jù)通道，使得每種設(shè)備都能直接與CPU聯(lián)系，支持即插即用PCI總線信號必備的PCI總線信號包括地址信號、數(shù)據(jù)信號、接口控制信號、錯誤報告信號、仲裁信號和系統(tǒng)信號可選的PCI總線信號包括64位總線擴展信號、接口控制信號、中斷信號、Cache支持信號和邊界掃描信號54PCI總線架構(gòu)PCI總線是多層次總線55PCI總線插座示意圖根據(jù)電源電壓和位數(shù)不同分為4種長插槽188針，

18、短插槽124針56PCI插槽實物照片57PCI總線信號58必備的PCI總線信號地址和數(shù)據(jù)信號AD31:0，雙向三態(tài)C/BE3:0，雙向三態(tài)，低有效PAR，奇偶校驗信號，雙向三態(tài)接口控制信號FRAME，幀周期信號，低電平有效IRDY，主設(shè)備準備好信號，低電平有效TRDY，從設(shè)備準備好信號，低電平有效STOP，從設(shè)備要求主設(shè)備停止當前數(shù)據(jù)傳輸，低電平有效IDSEL，初始化設(shè)備選擇，輸入DEVSEL，設(shè)備選擇信號，低電平有效59必備的PCI總線信號（續(xù)）錯誤報告信號PERR，報告數(shù)據(jù)奇偶檢驗錯，低電平有效SERR，系統(tǒng)出錯信號，低電平有效仲裁信號REQ，總線占用請求信號，雙向三態(tài)，低有效GNT，總線

19、占用允許信號，雙向單臺，低有效系統(tǒng)信號CLK：時鐘，輸入RST，復(fù)位，輸入60可選的PCI總線信號64位總線擴展信號AD64:32，雙向三態(tài)C/BE7:4，雙向三態(tài)，低電平有效REQ64，64傳輸請求，低電平有效ACK64，表示從設(shè)備將用64位傳輸，低電平有效PAR64，奇偶雙字節(jié)校驗，雙向三態(tài)，低電平有效接口控制信號LOCK，鎖定信號，低電平有效中斷信號INTA/INTB/INTC/INTD，中斷信號，低電平有效，漏極開路61可選的PCI總線信號（續(xù)）Cache支持信號SBO，試探返回信號，低電平有效，輸入或輸出SDONE，表示命中一個緩沖行，輸入或輸出。有效時，表明探測完成，無效時，表明探

20、測結(jié)果仍未確定邊界掃描信號TDI，數(shù)據(jù)輸入TDO，數(shù)據(jù)輸出TCK，時鐘TMS，模式選擇TRST，復(fù)位62PCI總線讀時序突發(fā)讀時序，可連續(xù)多字節(jié)操作T634.2.3 串行通信總線串行總線上的信息則按位傳輸，通常只需1根或2根數(shù)據(jù)線，沒有地址總線、控制總線采用差分信號(differential signal)傳輸技術(shù)具有低功耗、低誤碼率、低串擾和低輻射等優(yōu)點高速串行總線的三大特征差分信號傳輸以數(shù)據(jù)包形式傳送信息(地址、數(shù)據(jù)、命令)點對點通信串行通信的通信方式、距離、速率、差錯控制、傳輸方式COM口 RS-232、RS-485串行通信接口USB接口SPI/QSPI串行擴展接口I2CMicrowire64串行數(shù)據(jù)的通信方式單工半雙工全雙工65串行通信傳輸速率比特率(bps)：系統(tǒng)單位時間內(nèi)傳送有效二進制數(shù)據(jù)的位數(shù)波特率：通信線路上基本電信號狀態(tài)的變化頻率基波傳送方式：比特率波特率載波傳送方式：比特率波特率n110、300、600、1200、2400、4800、9600、1520066串行通信的差錯控制差錯控制方式檢錯重發(fā)ARQ(Automatic Repeat Request)：接收端檢錯并要求重發(fā)，要反饋，通信效率低，差錯控制