數(shù)字電子技術(shù)基礎(chǔ)（第五版）：第七章 半導(dǎo)體存儲器

1、第七章 半導(dǎo)體存儲器（4學(xué)時）內(nèi)容提要: 本章將系統(tǒng)地介紹各種半導(dǎo)體存儲器的工作原理和使用方法。半導(dǎo)體存儲器包括只讀存儲器（ROM）和隨機存儲器（RAM）。在只讀存儲器中，介紹了掩模ROM、PROM和快閃存儲器等不同類型的ROM的工作原理和特點；而在隨機存儲器中，介紹了靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM）兩種類型。此外，也介紹了存儲器擴展容量的連接方法以及用存儲器設(shè)計組合邏輯電路，重點放在這里。7.1 概述7.2 只讀存儲器（ROM）7.3 隨機存儲器（RAM）7.4 存儲器容量的擴展7.5 用存儲器實現(xiàn)組合邏輯函數(shù)本章內(nèi)容:7.1 概述1. 半導(dǎo)體存儲器的定義 半導(dǎo)體存儲器就是能存

2、儲大量二值信息（或稱作二值數(shù)據(jù)）的半導(dǎo)體器件。它是屬于大規(guī)模集成電路，由于計算機以及一些數(shù)字系統(tǒng)中要存儲大量的數(shù)據(jù)，因此存儲器是數(shù)字系統(tǒng)中不可缺少的組成部分，其組成框圖如圖7.1.1所示。輸入/出電路I/O輸入/出控制圖7.1.12.存儲器的性能指標(biāo) 由于計算機處理的數(shù)據(jù)量很大，運算速度越來越快，故對存儲器的速度和容量有一定的要求。所以將存儲量和存取速度作為衡量存儲器的重要性能指標(biāo)。目前動態(tài)存儲器的容量已達(dá)109位/片，一些高速存儲器的存取時間僅10ns左右。3.半導(dǎo)體存儲器的分類（1）從存取功能上分類 從存取功能上可分為只讀存儲器（ReadOnly Memory，簡稱ROM）和隨機存儲器（R

3、andom Access Memory，簡稱RAM）。 ROM的特點是在正常工作狀態(tài)下只能從中讀取數(shù)據(jù)，不能快速隨時修改或重新寫入數(shù)據(jù)。其電路結(jié)構(gòu)簡單，而且斷電后數(shù)據(jù)也不會丟失。缺點是只能用于存儲一些固定數(shù)據(jù)的場合。a. ROM ： ROM可分為掩模ROM、可編程ROM（Programmable ReadOnly Memory，簡稱PROM）和可擦除的可編程ROM（Erasable Programmable ReadOnly Memory，簡稱EPROM）。*掩模ROM在制造時，生產(chǎn)廠家利用掩模技術(shù)把數(shù)據(jù)寫入存儲器中，一旦ROM制成，其存儲的數(shù)據(jù)就固定不變，無法更改。*EPROM是采用浮柵技術(shù)

4、的可編程存儲器，其數(shù)據(jù)不但可以由用戶根據(jù)自己的需要寫入，而且還能擦除重寫，所以具有較大的使用靈活性。它的數(shù)據(jù)的寫入需要通用或?qū)Ｓ玫木幊唐?，其擦除為照射擦除，為一次全部擦除。電擦除的PROM有 E2PROM和快閃ROM。*PROM在出廠時存儲內(nèi)容全為1（或者全為0),用戶可根據(jù)自己的需要寫入，利用通用或?qū)Ｓ玫木幊唐?，將某些單元改寫?(或為1)。b.隨機存儲器RAM（讀寫存儲器） 隨機存儲器為在正常工作狀態(tài)下就可以隨時向存儲器里寫入數(shù)據(jù)或從中讀出數(shù)據(jù)。 根據(jù)采用的存儲單元工作原理不同隨機存儲器又可分為靜態(tài)存儲器（Static Random Access Memory，簡稱SRAM）和動態(tài)存儲器（

5、Dynamic Random Access Memory，簡稱DRAM） SRAM的特點是數(shù)據(jù)由觸發(fā)器記憶，只要不斷電，數(shù)據(jù)就能永久保存 。但SRAM存儲單元所用的管子數(shù)量多，功耗大，集成度受到限制，為了克服這些缺點，則產(chǎn)生了DRAM。它的集成度要比SRAM高得多，缺點是速度不如SRAM。（2）從制造工藝上分類 RAM使用靈活方便，可以隨時從其中任一指定地址讀出（取出）或?qū)懭耄ù嫒耄?shù)據(jù)，缺點是具有數(shù)據(jù)的易失性，即一旦失電，所存儲的數(shù)據(jù)立即丟失。 從制造工藝上存儲器可分為雙極型和單極型（CMOS型），由于MOS電路（特別是CMOS電路），具有功耗低、集成度高的優(yōu)點，所以目前大容量的存儲器都是采

6、用MOS工藝制作的。7.2 只讀存儲器（ROM）7.2.1 掩模只讀存儲器 在采用掩模工藝制作ROM時，其中存儲的數(shù)據(jù)是由制作過程中使用的掩模板決定的，此模板是廠家按照用戶的要求專門設(shè)計的，因此出廠時數(shù)據(jù)已經(jīng)“固化”在里面了。1. ROM的組成： ROM電路結(jié)構(gòu)包含存儲矩陣、地址譯碼器和輸出緩沖器三個部分，其框圖如圖7.2.1所示。圖7.2.1a.存儲矩陣 存儲矩陣是由許多存儲單元排列而成。存儲單元可以是二極管、雙極型三極管或MOS管，每個單元能存放1位二值代碼（0或1)，而每一個或一組存儲單元有一個相應(yīng)的地址代碼。圖7.2.1 地址譯碼器是將輸入的地址代碼譯成相應(yīng)的控制信號，利用這個控制信號

7、從存儲矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到輸出緩沖器圖7.2.1b.地址譯碼器c. 輸出緩沖器 輸出緩沖器的作用提高存儲器的帶負(fù)載能力，另外是實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線相聯(lián)。圖7.2.12. 二極管ROM電路: 圖7.2.2是具有2位地址輸入碼和4位數(shù)據(jù)輸出的ROM電路。其地址譯碼器是由4個二極管與門構(gòu)成，存儲矩陣是由二極管或門構(gòu)成，輸出是由三態(tài)門組成的。圖7.2.2其中：地址譯碼器是由4個二極管與門組成，A1、A0稱為地址線，譯碼器將4個地址碼譯成W0W3 4根線上的高電平信號。 W0W3叫做字線。圖7.2.2存儲矩陣是由4個二極管或門組成的編碼器，當(dāng)W0W3每根線分別

8、給出高電平信號時，都會在D0D34根線上輸出二進(jìn)制代碼， D0D3稱為位線（或數(shù)據(jù)線）。A0An-1W0W(2n-1)字線位線二極管ROM電路簡化框圖輸出端的緩沖器用來提高帶負(fù)載能力，并將輸出的高低電平變換成標(biāo)準(zhǔn)的邏輯電平。同時通過給定 EN 信號實現(xiàn)對輸出的三態(tài)控制，以便與總線相聯(lián)。在讀出數(shù)據(jù)時，只要輸入指定的地址代碼，同時令 EN 0,則指定的地址內(nèi)各存儲單元所存數(shù)據(jù)便出現(xiàn)在數(shù)據(jù)輸出端。圖7.2.2的存儲的內(nèi)容見表7.2.1圖7.2.2圖7.2.3也可以用簡化畫法。凡是有二極管的位置，均用交叉點“.”表示，并且省略電阻、輸出緩沖器和電源等符號，如圖7.2.4所示。圖7.2.2注： a. 通

9、常將每個輸出的代碼叫一個“字”（WORD），W0W1為字線，D0D3為位線，其相交叉的點就是一個存儲單元，其中有二極管的相當(dāng)于存1,沒有二極管相當(dāng)于存0.因此交叉點的數(shù)目即為存儲單元數(shù)。習(xí)慣上用存儲單元的數(shù)目表示存儲器的存儲量（或稱為容量）即b. 二極管ROM的電路結(jié)構(gòu)簡單，故集成度可以做的很高，可批量生產(chǎn)，價格便宜。c. 可以把ROM看成一個組合邏輯電路，每一條字線就是對應(yīng)輸入變量的最小項，而位線是最小項的或，故ROM可實現(xiàn)邏輯函數(shù)的與或標(biāo)準(zhǔn)式。存儲容量字?jǐn)?shù)位數(shù)如上述ROM的存儲量為4416位 。3.由CMOS構(gòu)成的ROM電路 利用MOS工藝制成的ROM，其譯碼器、存儲矩陣和輸出緩沖器全部采

10、用MOS管。圖7.2.5只給出存儲矩陣的原理圖。存儲的數(shù)據(jù)與表7.2.1相同。圖7.2.5由圖中可以看出，字線和位線的交叉點，接MOS管的相當(dāng)于存1,沒有的相當(dāng)于存0.當(dāng)某根字線為高電平時，接在其上的MOS導(dǎo)通，其位線為低電平，通過三態(tài)非門后，輸出數(shù)據(jù)為1.圖7.2.5掩模ROM的特點：出廠時已經(jīng)固定，不能更改，適合大量生產(chǎn)簡單，便宜，非易失性7.2.2 可編程只讀存儲器（PROM） 在開發(fā)數(shù)字電路新產(chǎn)品的工作過程中，或小批量生產(chǎn)產(chǎn)品時，由于需要的ROM數(shù)量有限，設(shè)計人員經(jīng)常希望按照自己的設(shè)想迅速寫入所需要內(nèi)容的ROM。這就出現(xiàn)了PROM可編程只讀存儲器。 PROM的整體結(jié)構(gòu)和掩模ROM一樣，

11、也有地址譯碼器、存儲矩陣和輸出電路組成。但在出廠時存儲矩陣的交叉點上全部制作了存儲單元，相當(dāng)于存入了1.如圖7.2.6所示圖7.2.6 在圖7.2.6中，三極管的be結(jié)接在字線和位線之間，相當(dāng)于字線和位線之間的二極管?？焖偃蹟嘟z接在發(fā)射極，當(dāng)想寫入0時，只要把相應(yīng)的存儲單元的熔斷絲燒斷即可。但只可編寫一次 圖7.2.7為168位的PROM結(jié)構(gòu)原理圖。寫入時，要使用編程器圖7.2.7 由此可見PROM的內(nèi)容一旦寫入則無法更改，只可以寫一次，為了能夠經(jīng)常修改存儲的內(nèi)容，滿足設(shè)計的要求，需要能多次修改的ROM，這就是可擦除重寫的ROM。這種擦除分為紫外線擦除（EPROM）和電擦除E2PROM，及快閃

12、存儲器（Flash Memory）。7.2.3 可擦除的可編程只讀存儲器（EPROM）一、 EPROM（UltraViolet Erasable Programmable ReadOnly Memory，簡稱UVEPROM） EPROM和前面的PROM在總體結(jié)構(gòu)上沒有大的區(qū)別，只是存儲單元不同，采用疊柵注入MOS管（Stackedgate Injuction MetalOxideSemiconductor，簡稱SIMOS）做為存儲單元。1. 采用疊柵技術(shù)的MOS管SIMOS圖7.2.8為SIMOS的結(jié)構(gòu)原理圖和符號。它是一個N溝道增強型MOS管，有兩個重疊的柵極控制柵GC和浮置柵Gf?？刂茤臛

13、C用于控制讀寫，浮置柵Gf用于長期保存注入的電荷。圖7.2.8圖7.2.8 當(dāng)浮置柵上沒注入電荷時，在控制柵上加上正常電壓時能夠使漏源之間 產(chǎn)生導(dǎo)電溝道，SIMOS管導(dǎo)通。但當(dāng)浮置柵注入負(fù)電荷以后，必須在控制柵上加更高的電壓，才能抵消浮置柵上負(fù)電荷形成導(dǎo)電溝道，故SIMOS管在柵極加正常電壓時是不會導(dǎo)通的。2.工作原理由SIMOS管構(gòu)成的存儲單元如圖7.2.9所示。 當(dāng)設(shè)計人員想寫入“1”時，首先應(yīng)在漏源之間加較高的電壓（20V25V），發(fā)生雪崩擊穿。同時在控制柵上加以高壓脈沖（25V/50ms),在柵極電場的作用下，浮置柵上注入電荷。此時Gc加正常高電平時，SIMOS截止，Dj1,而浮置柵未

14、注入電荷， Gc加正常高電平時SIMOS導(dǎo)通， Dj0.即寫1的操作就是對浮置柵的充電操作。 SIMOS管的EPROM用紫外線擦除，再寫入新的數(shù)據(jù)。紫外線擦除器EPROM芯片常用的EPROM有2716(2K8)、2732(4K8)、2764（8K8)等，型號后面的幾位數(shù)表示的是存儲容量，單位為K。二 、E2PROM（Electrically Erasable Programmable ReadOnly Memory，簡寫為E2PROM） 雖然紫外線擦除的EPROM具有重寫功能，但擦除操作復(fù)雜，速度慢。為了禰補這些不足，則產(chǎn)生了用電信號擦除的PROM就是E2PROM 。 E2PROM的存儲單元采

15、用浮柵隧道氧化層MOS管，簡稱Flotox管，其結(jié)構(gòu)圖和符號如圖7.2.11所示。圖7.2.11 Flotox的結(jié)構(gòu)與SIMOS管相似，也是N溝道MOS管，也有兩個柵極控制柵Gc和浮置柵Gf。不同的是Flotox管的浮置柵和漏區(qū)之間有個氧化層極薄的區(qū)域( 2108m）隧道區(qū)。當(dāng)隧道區(qū)的電場達(dá)到一定程度（ 107V/cm）時，便在漏區(qū)和浮置柵之間出現(xiàn)導(dǎo)電隧道，電子可以雙向通過，形成電流。圖7.2.11在使用Flotox管做存儲單元時，為了提高擦、寫的可靠性，在E2PROM的存儲單元中除了Flotox管子外，還有一個選通管，如圖7.2.12所示。*工作原理：a. 讀出狀態(tài)： 在讀出時，控制柵Gc加

16、3V電壓，如圖7.2.12所示，若Wj1，此時選通管T2導(dǎo)通，若Flotox的浮置柵沒充電荷，則T1導(dǎo)通，在位線Bj上讀出為0 ；若Flotox的浮置柵上充有電荷，則T1截止，在位線Bj上讀出為1.圖7.2.12Gf3V5Vb. 擦除（寫1）狀態(tài) 當(dāng)擦除狀態(tài)時，在控制柵和位線加高電壓脈沖(20V/10ms)，使得浮置柵上存儲電荷。當(dāng)控制柵加正常電壓時，F(xiàn)lotox管截止，一個字節(jié)被擦除，則這個字節(jié)的所有存儲單元為1的狀態(tài)。c.寫入（寫0)狀態(tài) 在寫入情況下，令控制柵為0V，同時在在字線和位線上加20V/10ms的脈沖電壓，應(yīng)使寫入的那些單元的Flotox管的浮置柵放電，然后在控制柵Gc加正常的

17、3V電壓，使Flotox管導(dǎo)通，則所存儲的內(nèi)容為0.注：雖然E2PROM改用電信號擦除，但由于擦除和寫入需要加高電壓脈沖，且擦除和寫入的時間仍然較長，所以正常工作只做ROM用。三、 快閃存儲器（Flash Memory） 其結(jié)構(gòu)和EPROM中的SIMOS管相似，只是浮置柵和襯底之間的氧化層的厚度不同，快閃存儲器中的此厚度很薄，僅為1015nm。以及另外一些特殊的制造技術(shù)。因此快閃存儲器即吸收了EPROM的結(jié)構(gòu)簡單、編程可靠的優(yōu)點，也保留了E2PROM擦除的快捷特性，且集成度很高。為提高集成度，省去T2（選通管）改用疊柵MOS管（類似SIMOS管）疊柵MOS管和flash存儲單元如圖7.2.13

18、所示。*工作原理：a.讀出狀態(tài)：若字線為高電平，即Wj1,存儲單元的公共端Vss0.若浮柵無充電，則疊柵MOS管導(dǎo)通，位線Bj輸出低電平；若浮柵上充有負(fù)電荷，則疊柵MOS管截止，位線Bj輸出高電平。5V0V圖7.2.13 疊柵MOS管和存儲單元b. 寫入狀態(tài)： 首先在疊柵MOS管的漏極經(jīng)位線加較高的電平（6V），Vss0V，在 控制柵加一個幅度較大（12V/10s）的正脈沖，使得管子發(fā)生雪崩擊穿，浮置柵出現(xiàn)充電電荷。此時由于疊柵MOS管的開啟電壓提高，使得字線上加正常的邏輯電平時管子不會導(dǎo)通，寫入1。6V0Vc. 擦除狀態(tài)： 擦除是利用隧道效應(yīng)。在控制柵處于低電平（0V），源極加高幅度正脈沖（

19、 12V/100ms）的情況下，浮置柵和源極之間產(chǎn)生隧道效應(yīng)，浮置柵的電荷通過隧道區(qū)放電，此時管子的開啟電壓降低，當(dāng)字線加正常高電平（5V）時，管子就會導(dǎo)通。由于存儲單元的源極都是連在一起的，故全部的存儲單元同時被擦除，這是和E2PROM不同的一個地方。0V5V7.3 隨機存儲器（RAM） 隨機存儲器也叫隨機讀/寫存儲器，即在RAM工作時，可以隨時從任一指定的地址讀出數(shù)據(jù)，也可隨時將數(shù)據(jù)寫入指定的存儲單元。其特點是：讀、寫方便，使用靈活。缺點是：存入的數(shù)據(jù)易丟失（即停電后數(shù)據(jù)隨之丟失）。分類：靜態(tài)隨機存儲器（SRAM）和動態(tài)隨機存儲器（DRAM）。7.3.1 靜態(tài)隨機存儲器（SRAM）一 、

20、SRAM的結(jié)構(gòu)和工作原理 SRAM電路一般由存儲矩陣、地址譯碼器和讀/寫控制電路（也叫輸入/輸出電路）三部分組成，其框圖如圖7.3.1所示。其中：*存儲矩陣：它是由許多存儲單元排列而成，每個存儲單元都能存儲1位二值數(shù)據(jù)（1或0)，在譯碼器和讀/寫電路的控制下，即可寫入數(shù)據(jù)，也可讀出數(shù)據(jù)。圖7.3.1*地址譯碼器： 地址譯碼器一般都分為行地址譯碼器和列地址譯碼器兩部分。行地址譯碼器將輸入的地址代碼的若干位A0Ai譯成某一條字線的輸出高、低電平信號，從存儲矩陣中選中一行存儲單元；列地址譯碼器將輸入地址代碼的其余幾位Ai1 An1譯成某一根輸出線上的高、低電平信號，從字線選中的一行存儲單元中再選1位

21、（或幾位），使這些被選中的單元經(jīng)讀/寫控制電路與輸入/輸出接通，以便對這些單元進(jìn)行讀、寫操作。*讀/寫控制電路: 讀/寫控制電路用于對電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀/寫控制信號R/W =1時，執(zhí)行讀操作，將存儲單元里的數(shù)據(jù)送到輸入/輸出端上；當(dāng) R/W 0時，執(zhí)行寫操作，加到輸入/輸出端上的數(shù)據(jù)被寫入存儲單元中。在讀/寫控制電路中另設(shè)有片選輸入端 CS 。當(dāng)CS 0時，RAM為正常工作狀態(tài)；當(dāng)CS 1時，所有的輸入/輸出端均為高阻態(tài)，不能對RAM進(jìn)行讀/寫操作。注：上述框圖的雙向箭頭表示一組可雙向傳輸數(shù)據(jù)的導(dǎo)線，它所包含的導(dǎo)線的數(shù)目等于并行輸入/輸出數(shù)據(jù)的位數(shù)。*總之，一個RAM有三根線：地址線

22、是單向的，它傳送地址碼（二進(jìn)制），以便按地址訪問存儲單元。數(shù)據(jù)線是雙向的，它將數(shù)據(jù)碼（二進(jìn)制數(shù)）送入存儲矩陣或從存儲矩陣讀出。讀/寫控制線傳送讀（寫）命令，即讀時不寫，寫時不讀。圖7.3.2為10244位的RAM2114的工作原理圖圖7.3.2A9地址譯碼器：10根地址線A0A9，分2組，6根行地址輸入線A8A3加到行地址譯碼器上，其輸出為2664根行地址輸出線X0X63；4根列地址輸入線A2A0、A9加到列地址譯碼器上，譯出24 16列地址輸出線，其輸出信號從已選中一行里挑出要讀寫的4個存儲單元，即每個字線包含4位I/O1 I/O4。邏輯符號如圖7.3.3所示圖7.3.3其中：存儲單元：64

23、644096，排列成64行和64列的矩陣*I/O1 I/O4：數(shù)據(jù)輸入端也是數(shù)據(jù)讀出端。讀/寫操作是由 R/W 和 CS 控制的。*讀/寫控制：當(dāng) CS 0， R/W 1時，為讀出狀態(tài)，存儲矩陣地數(shù)據(jù)被讀出，數(shù)據(jù)從I/O1 I/O4輸出。當(dāng)CS 0, R/W 0時，執(zhí)行寫入操作，I/O1 I/O4上的數(shù)據(jù)寫入到存儲矩陣中。 若CS 1 ，則所有的I/O端都處于禁止?fàn)顟B(tài)，將存儲器內(nèi)部電路與外部連線隔離，此時可以直接把I/O1 I/O4與系統(tǒng)總線相連，或?qū)⒍嗥?114的輸入/輸出端并聯(lián)使用。如：A9A2A1A0=0001,A8A3=111110時，則Y1=1,X62=1,這樣可對它們交點D4D1進(jìn)

24、行讀寫操作。* 存儲矩陣：2114中有64行（164)列4096個存儲單元，每個存儲單元都是由6個NMOS管組成，其示意圖如圖7.3.4所示。二、 SRAM的靜態(tài)存儲單元 靜態(tài)存儲單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加門控管而成，它是靠觸發(fā)器的自保持功能存儲數(shù)據(jù)的。 圖7.3.5是由六只N溝道增強型MOS管組成的靜態(tài)存儲單元。1.MOS管構(gòu)成：圖7.3.5其中：T1T4：組成基本SR鎖存器，用于記憶一位二值代碼；T5、T6 ：是門控管，作模擬開關(guān)使用，用來控制觸發(fā)器的Q、Q ，和 位線Bj、Bj之間的聯(lián)系。 圖7.3.5T5、T6的開關(guān)狀態(tài)是由 字線Xi 決定，當(dāng)Xi 1時， T5、T6導(dǎo)通，鎖存器的

25、輸出和位線接通；當(dāng) Xi0時， T5、T6截止，鎖存器與位線斷開。T7、T8 ：是每一列存儲單元公用的兩個門控管，用于和讀/寫緩沖放大器之間的連接圖7.3.5T7、T8是由列地址譯碼器的輸出端Yj來控制的。當(dāng) Yj 1時，所在的列被選中 ，T7、T8導(dǎo)通，這時第i行第j 列的單元的單元與緩沖器相連；當(dāng) Yj 0 時， T7、T8截止。圖7.3.5工作原理： 當(dāng)存儲單元所在的一行和所在地一列同時被選中以后，即Xi 1 ，Yj 1 ，T5、T6 、T7、T8均處于導(dǎo)通狀態(tài)， Q、Q 和 Bj、Bj之間接通。 若這時CS 0，R/W 1,則讀/寫緩沖放大器的A1接通，A2、A3不通，Q的狀態(tài)經(jīng)A1送

26、到I/O端，實現(xiàn)數(shù)據(jù)讀出圖7.3.5若 CS 0，R/W 0 ，則A1不通， A2、A3接通，加到I/O的數(shù)據(jù)被寫入存儲單元。注：由于CMOS電路的功耗極低，雖然制造工藝比較復(fù)雜，但大容量的靜態(tài)存儲器幾乎全部采用CMOS存儲單元圖7.3.52.雙極型SRAM的存儲單元（自學(xué)）*7.3.2 動態(tài)隨機存儲器（DRAM）（自學(xué)）7.4 存儲容量的擴展 當(dāng)使用一片ROM或RAM器件不能滿足對存儲容量的需求時，則需要將若干片ROM或RAM組合起來，構(gòu)成更大容量的存儲器。存儲容量的擴展方式有兩種：位擴展方式和字?jǐn)U展方式。7.4.1 位擴展方式 若每一片ROM或RAM的字?jǐn)?shù)夠用而位數(shù)不足時，應(yīng)采用位擴展方式

27、。接法：將各片的地址線、讀寫線、片選線并聯(lián)即可 圖7.4.1是用8片10241的RAM構(gòu)成10248的RAM接線圖。圖7.4.1圖7.4.2是由兩片2114擴展成10248位的RAM電路連線圖。7.4.2 字?jǐn)U展方式 若每一片存儲器(ROM或RAM）的數(shù)據(jù)位數(shù)夠而字?jǐn)?shù)不夠時，則需要采用字?jǐn)U展方式，以擴大整個存儲器的字?jǐn)?shù)，得到字?jǐn)?shù)更多的存儲器。例7.4.1 用4片2568位的RAM接成一個10248位的RAM接線圖10248 RAM解：四片 每一片2568的A0 A7可提供28256個地址，為00到11，用擴展的字A8、 A9構(gòu)成的兩位代碼區(qū)別四片2568的RAM，即將A8、 A9譯成四個低電平

28、信號，分別接到四片2568RAM的CS ，如下表A9A8CS1CS2CS3CS400011101101110110111111010248 RAM四片2568RAM地址分配為(2)(3)(4)實現(xiàn)的電路如圖7.4.3所示圖7.4.3 圖7.4.4為由4片2114構(gòu)成的40964位RAM的電路連線圖。其各片RAM電路的地址分配如表7.2.1注：ROM芯片上沒有讀/寫控制端，除此之外位擴展方式其余引出線的接法和RAM相同；而字?jǐn)U展方式也同樣適用于ROM。 如果一片RAM或ROM的位數(shù)和字?jǐn)?shù)都不夠，就需要同時采用位擴展和字?jǐn)U展方法，用多片組成一個大的存儲器系統(tǒng)，以滿足對存儲容量的要求。例7.4.2 試用2564位的RAM，用復(fù)合擴展的方法組成10248位的RAM。要求：畫出連線圖；指出當(dāng)R/W=1，地址為0011001100時，哪個芯片組被選通？指出芯片組(0)、(1)、(2)、(3)的地址范圍。解 ：（1)先用位擴展方式構(gòu)成2568位的RAM，其連線圖如圖7.4.5所示；再由字?jǐn)U展方式構(gòu)成10248位RAM，如圖7.4.6所示，所以一共用了8片2564位的RAM。(2) 當(dāng)?shù)刂反a為0011001100,且R/W=1 時，A9A8=00，2568(1)組被選中，其他組被封鎖。(3)2568(1)的地址為（0000000000)B(0