微機(jī)原理與接口技術(shù)第02章--8086微處理器課件

1、第二章 8086/8088微處理器微處理器的內(nèi)部邏輯結(jié)構(gòu)微處理器的外部引腳及功能存儲器組織系統(tǒng)配置工作時序2.1 8086的內(nèi)部邏輯結(jié)構(gòu) 微處理器 8086, 8088結(jié)構(gòu)類似。從程序員和使用角度來看的結(jié)構(gòu), 即編程結(jié)構(gòu)從功能上分為兩部分：總線接口部件，執(zhí)行部件。 兩部分各自執(zhí)行自己的功能并行工作，這種工作方式與傳統(tǒng)的計算機(jī)在執(zhí)行指令時的串行工作相比極大的提高了工作效率。 傳統(tǒng) 計算機(jī)執(zhí)行程序時，CPU的工作順序是： 取指令 執(zhí)行指令 再取指令 再執(zhí)行指令串行工作。工作順序是：取指令，執(zhí)行指令同時進(jìn)行。并行工作。 AH ALBH BL CLCH DH DL SP BP DI SI 通 用 寄

2、存 器 CSDS SS ES I P 內(nèi)部暫存器 輸入輸出 控制 電路 1 234 AX BX CX DX數(shù)據(jù)總線運(yùn) 運(yùn) 算 寄 存器 A L U 標(biāo)志寄存器 外部總線 8086 16位 指令對列 8086為 6 字節(jié)16 位 執(zhí)行 控制 電路 執(zhí)行部件總線接口部件 地址加法器20 位 16 位 段寄存器指令指針（EU） （BIU）非流水線操作取指令1執(zhí)行指令1指取令2執(zhí)行指令2流水線操作取指令1執(zhí)行指令1取指令2執(zhí)行指令2取指令3執(zhí)行指令3 時間t流水線和非流水線操作過程圖取指令1 取指令2 取指令3 取數(shù)據(jù) 取指令4等待 等待 執(zhí)行指令1 執(zhí)行指令2 執(zhí)行指令3 BIU與EU并行操作示意圖

3、BIU EU2.1.2 總線接口部件BIU 總線接口部件BIU主要包括：四個16位段地址寄存器、一個16位指令指針寄存器IP，一個6字節(jié)指令隊列緩沖器20位地址加法器，總線控制電路。1. BIU完成以下幾個主要任務(wù)：（1）取指令和預(yù)取指令（2）配合EU執(zhí)行的指令，傳送數(shù)據(jù) （3）形成物理地址 2BIU的組成 （1）4個16位的段地址寄存器 代碼段寄存器CS 、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS、擴(kuò)展段寄存器ES （2）1個16位的指令指針I(yè)P（Instruction Pointer） （3）20位的地址加法器（4）指令隊列 （5）總線控制邏輯 物理地址的產(chǎn)生過程段 基 址 16 位偏 移 地

4、址 16 位物 理 地 址 20 位0 0 0 0+2.1.3 執(zhí)行部件EU 執(zhí)行指令所得結(jié)果或執(zhí)行指令所需的數(shù)據(jù)，都由EU向BIU發(fā)出命令，對存儲器或I/O接口進(jìn)行讀/寫操作。EU完成以下幾個主要任務(wù)： （1）指令譯碼 （2）執(zhí)行指令 （3）向BIU傳送偏移地址信息 （4）管理通用寄存器和標(biāo)志寄存器2EU的組成 （1）算術(shù)邏輯運(yùn)算單元ALU 執(zhí)行算術(shù)和邏輯運(yùn)算（2）通用寄存器 8個16位的通用寄存器AX，BX，CX，DX，BP，SP，SI，DI。 AX，BX，CX，DX也可單獨(dú)拆成兩個8位的寄存器，分別為AH、AL、BH、BL、CH、CL、DH、DL。（3）標(biāo)志寄存器 FR（F1ags Re

5、gister）標(biāo)志寄存器FR的格式 CF PF AF ZF SF TFIFDFOF0123456789101112131415較驗(yàn)進(jìn)位 輔助進(jìn)位零標(biāo)志符號標(biāo)志跟蹤標(biāo)志中斷標(biāo)志方向標(biāo)志溢出標(biāo)志AXAHAL累加器BXBHBL基址寄存器CXCHCL計數(shù)寄存器 數(shù)據(jù)寄存器DXDHDL數(shù)據(jù)寄存器 通用 SP堆棧指針寄存器寄存器BP基址指針寄存器 地址SI源變址寄存器寄存器DI目的變址寄存器IP指令指針寄存器FR標(biāo)志寄存器 控制寄存器CS代碼段寄存器DS數(shù)據(jù)段寄存器 段寄存器SS堆棧段寄存器ES擴(kuò)展段寄存器8086寄存器結(jié)構(gòu)返回2.2.1 工作模式8086/8088CPU有兩種模式：最小模式和最大模式最小

6、模式系統(tǒng)中只有8086/8088一個微處理器，也叫單處理器模式。所有的總線控制信號都直接由8086/8088產(chǎn)生。適合于較小規(guī)模的系統(tǒng)。最大模式包含兩個或兩個以上的微處理器，其中一個主處理器8086/8088，其他的處理器稱為協(xié)處理器，它們是協(xié)助主處理器工作的。適合于中等規(guī)模或大型的8086/8088系統(tǒng)中。常用的協(xié)處理器有專門用于數(shù)值運(yùn)算的8087專門用于輸入/輸出操作的80892022/7/218088地AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLK地地A14A13A12A11A10A9A8AD7AD6AD5AD4A

7、D3AD2AD1AD0NMIINTRCLK地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET

8、8086引腳對比圖8086用兩個存儲體來組織實(shí)際存儲空間 奇地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH.BHEA0A0 A19 BHED8 D15D0 D7地址交叉排列8086D0 D15規(guī)則字: 偶地址作為字的地址非規(guī)則字: 奇地址作為字的地址CPU 8088 由于只有8位數(shù)據(jù)線,地址順序排列。 兩個存儲體內(nèi)的地址表示偶地址存儲體地址奇地址存儲體地址二進(jìn)制表示十六進(jìn)制表示二進(jìn)制表示十六進(jìn)制表示0000000 000H0000000 101H0000001 002H0000001 103H0000010 004H0000010 105H0000011 0

9、06H0000011 107H 和A0這兩個信號的組合和對應(yīng)的操作A0操作所用數(shù)據(jù)引腳00從偶地址開始讀/寫一個字AD15AD810從偶地址單元或端口讀/寫一個字節(jié)AD7AD001從奇地址單元或端口讀/寫一個字節(jié)AD15AD80110從奇地址開始讀/寫一個字，分兩個總線周期實(shí)現(xiàn)。第一個總線周期，做奇地址字節(jié)讀/寫第二個總線周期，做偶地址字節(jié)讀/寫AD15AD8AD7AD0字和字節(jié)的存取過程實(shí)例 奇地址偶地址00001H00003H00000H00002HFFFFEHFFFFFH.BHEA0A0 A19 BHED8 D15D0 D7地址交叉排列8086D0 D1512H78H90H34H2.3.

10、2 8086存儲器的分段 20位地址碼 16位寄存器尋址范圍 220 ( 1MB ) 216 ( 64KB)16位數(shù)據(jù)不能尋址1MB的地址空間1MB分為若干邏輯段（64KB）,段內(nèi)16位尋址段基地址的低4位為“0” ( 如: C4320H ) 分段具有隨意性 邏輯段可在整個存儲空間內(nèi)浮動，段間可以連續(xù)、分開或重疊。一個程序可以有代碼段、數(shù)據(jù)段、堆棧段、擴(kuò)展段各邏輯段基地址由相應(yīng)寄存器CS、DS、SS、ES給出 對某一具體的存儲單元邏輯地址：段基址 + 偏移地址 16位偏移地址：相對于段基址的位移量 16位物理地址：實(shí)際地址 20位物理地址的產(chǎn)生物理地址=段基址 10H+偏移地址 16位 4位

11、C4000H 16位 + 0013H 20位 C4013H 段寄存器值偏移量物理地址 取指令 ： CS 10H+IP讀寫數(shù)據(jù)： DS 10H+EA EA: 有效地址，由尋址方式?jīng)Q定堆棧操作： SS 10H+SP例： CS:3000H IP:0011H DS:1200H 要執(zhí)行的指令：MOV AX 2000H 返回 堆棧概念： 棧底固定，棧頂活動 彈出 棧頂 壓入 SP先進(jìn)后出，后進(jìn)先出 棧底2.4 系統(tǒng)配置工作模式的選擇由MN/MX引腳決定。最小模式：單處理器系統(tǒng)，系統(tǒng)中所需的控制信號全部由8086/8088CPU本身直接產(chǎn)生。最大模式：多處理器系統(tǒng)，有兩個或兩個以上的微處理器，除主處理器80

12、86/8088CPU外，還有數(shù)值協(xié)處理器8087和I/O協(xié)處理器8089。所有的總線控制信號由外加的總線控制器8288提供。2.4.1 最小模式下的系統(tǒng)配置OOODQCLKODI0DO 0STBOE。8282引腳及內(nèi)部結(jié)構(gòu)圖。DI 0 DI 7輸入端DO 0 DO7輸出端OE/允許控制（低電平有效）STB鎖存信號高電平允許（通過）低電平禁止（鎖存）1. 地址鎖存器8282DI 7DO7AO BOOO。OOET A1A7。 B1 B7。接DEN接DT/R 8286DEN = 0OE = 0當(dāng)DT/R=0時，BA當(dāng)DT/R = 1時， A B8286引腳及內(nèi)部結(jié)構(gòu)圖1289111218192、總線

13、收發(fā)器82863、時鐘發(fā)生器8284A80868282地址鎖存器（三片）8286收發(fā)器（2片）8288總線控制器READYRESET8284ARESETREADYBHE/A16A19AD0AD15S0/S1/S2/CLKMN/MX0DENDT/RA0 A19D0 D152.4.2 8086最大模式下的系統(tǒng)配置ALESTBBHE/OE TMRDC/MWTC/IORC/IOWC/INTA/ALE。DEN。DT/R控制總線S0S1S21、總線控制器82888086最大模式下與8288的連接圖 返回8284A CLK S0808 6 S1 S28282鎖存器STB （3片）OE 8286總線T 收發(fā)器

14、（2片）DT/RDEN MRDCALE MWTCCLK 8288S0 總線 IORCS1 控制器 S2 IOWCAENIOB MCS/PDENCEN INTA 8259A中斷控制器+5V接地控制總線2.5 工作時序時序：各個命令信號必須以嚴(yán)格的時間先后順序出現(xiàn)，這種嚴(yán)格的時間上的先后順序就稱為時序。時鐘周期：CPU的基本時間計量單位，它由計算機(jī)的主頻決定。一個時鐘周期又叫一個“T狀態(tài)”?？偩€周期：CPU通過系統(tǒng)總線對外部存儲器或I/O接口進(jìn)行一次訪問所需的時間。指令周期：一條指令從其代碼被從內(nèi)存單元中取出到其所規(guī)定的操作執(zhí)行完畢所用的時間。一個總線周期至少包括 4 個時鐘周期。（1）T1狀態(tài)：CPU向地址/狀態(tài)和地址/數(shù)據(jù)多路復(fù)用總線上發(fā)出地址信號，指出要尋址的存儲單元或I/O端口地址。（2）T2狀態(tài)：CPU從總線上撤消地址，為傳輸數(shù)據(jù)作準(zhǔn)備?？偩€的高4位用來輸出本總線周期的狀態(tài)信息。（3）T3狀態(tài)：多路復(fù)用總線的高