嵌入式系統(tǒng)原理與開發(fā)：第二章 嵌入式處理器1

1、嵌入式系統(tǒng)原理與開發(fā) 第二章 嵌入式處理器第二章 嵌入式處理器2.1 引言 2.2 嵌入式處理器概述 2.3ARM處理器基礎 2.4ARM指令系統(tǒng)2.5ARM程序設計基礎2.3 ARM處理器基礎 2.3.1 ARM簡介 2.3.2 ARM處理器系列 2.3.3 ARM處理器體系結構 2.3.4 ARM處理器應用選型 2.3.1 ARM簡介ARM處理器核因其卓越的性能和顯著優(yōu)點，已成為高性能、低功耗、低成本嵌入式處理器核的代名詞，得到了眾多半導體廠家和整機廠商的大力支持。 2.3 ARM處理器基礎1. ARM處理器的發(fā)展過程 1985年4月26日，第一個ARM原型在英國劍橋的Acorn計算機有限

2、公司誕生，并成功的運行了測試程序。20世紀80年代后期，ARM很快開發(fā)成Acorn的臺式機產品，奠定了英國教育界計算機技術的基礎。 1990年，為廣泛推廣ARM技術而成立了Advanced RISC Machines Limited（簡稱為ARM Limited，ARM公司）。2.3.1 ARM簡介1. ARM處理器的發(fā)展過程 20世紀90年代， ARM32位嵌人式RISC（Reduced Instruction Set Computer）處理器擴展到世界范圍，特別是占據(jù)了低功耗、低成本和高性能的嵌入式系統(tǒng)應用領域的領先地位。 ARM公司雖然只成立10多年，但在1999年因移動電話火爆市場，其

3、32位RISC處理器占市場份額超過了50%，成為業(yè)界龍頭老大。2001年初，ARM公司的32位RISC處理器市場占有率超過了75%。2.3.1 ARM簡介1. ARM處理器的發(fā)展過程 ARM公司商業(yè)模式的強大之處在于其價格合理，全世界范圍有超過100個合作伙伴包括半導體工業(yè)的著名公司。ARM公司專注于設計，其內核耗電少、成本低、功能強，特有16/32位雙指令集。ARM已成為移動通信、手持計算、多媒體數(shù)字消費等嵌入式解決方案的RISC標準。 在所有ARM處理器系列中，ARM7處理器系列應用最廣，采用ARM7處理器作為內核生產芯片的公司最多。2.3.1 ARM簡介2. ARM處理器的特點 體積小、

4、低功耗、低成本、高性能；支持Thumb（16位）/ARM（32位）雙指令集，能很好的兼容8位/16位器件；大量使用寄存器，指令執(zhí)行速度更快；大多數(shù)數(shù)據(jù)操作都在寄存器中完成，通過Load/Store結構在內存和寄存器之間傳遞數(shù)據(jù)；尋址方式靈活簡單，執(zhí)行效率高；指令長度固定。 2.3.1 ARM簡介3. ARM系列采用的特別技術 在同一條數(shù)據(jù)處理指令中包含算術邏輯處理單元進行算術處理和移位處理； 使用地址自動增加（減少）來優(yōu)化程序中的循環(huán)處理； Load/Store指令可以批量傳輸數(shù)據(jù)，從而提高數(shù)據(jù)傳輸?shù)男剩?所有指令都可以根據(jù)前面的指令執(zhí)行結果決定是否執(zhí)行，以提高指令執(zhí)行的效率。2.3.1 A

5、RM簡介4. ARM技術的突出成果 引入新穎的“Thumb”壓縮指令格式，降低了小型系統(tǒng)的成本和電源消耗； ARM9、ARM10、Strong ARM和ARM11等系列處理器的開發(fā)，顯著提高了ARM的性能，使得ARM技術在面向高端數(shù)字音頻、視頻處理等多媒體產品的應用中更加廣泛； 先進的軟件開發(fā)和調試環(huán)境加快用戶產品的開發(fā)進程； 廣泛的產業(yè)聯(lián)盟使ARM的嵌入式應用領域更加廣闊； 嵌入在復雜SoC中、基于ARM核的調試系統(tǒng)代表著當今片上調試技術的前沿。 2.3.1 ARM簡介ARM的發(fā)展歷程ARM的市場地理分部2.3 ARM處理器基礎 2.3.1 ARM簡介 2.3.2 ARM處理器系列 2.3.

6、3 ARM處理器體系結構 2.3.4 ARM處理器應用選型 2.3.2 ARM處理器系列 ARM7微處理器系列 ARM9微處理器系列 ARM9E微處理器系列 ARM10微處理器系列 SecurCore微處理器系列 StrongARM微處理器系列 Xscale處理器 2.3 ARM處理器基礎1. ARM7微處理器系列 ARM7系列微處理器為低功耗的32位RISC處理器，最適合用于對價位和功耗要求較高的消費類應用。 ARM7系列微處理器的主要應用領域為：2.3.2 ARM處理器系列 工業(yè)控制 Internet設備 網(wǎng)絡和調制解調器設備 移動電話 1. ARM7微處理器系列 ARM7微處理器系列具有

7、如下特點：2.3.2 ARM處理器系列 具有嵌入式ICERT邏輯，調試開發(fā)方便。 極低的功耗，適合對功耗要求較高的應用。 能夠提供0.9MIPS/MHz的三級流水線結構。 代碼密度高并兼容16位的Thumb指令集。 對操作系統(tǒng)的支持廣泛。 指令系統(tǒng)與ARM9系列、ARM9E系列和ARM10E系列兼容，便于用戶的產品升級換代。 主頻最高可達130MIPS，高速的運算處理能力能勝任絕大多數(shù)的復雜應用。1. ARM7微處理器系列 ARM7系列微處理器的組成2.3.2 ARM處理器系列 1. ARM7微處理器系列 ARM7TDMI ARM7TMDI是目前使用最廣泛的32位嵌入式RISC處理器，屬于低端

8、ARM處理器核。ARM7TMDI的名稱含義為：2.3.2 ARM處理器系列 ARM732位ARM體系結構4T版本， ARM6 32位整型核的3V兼容的版本 T支持16為壓縮指令集Thumb D支持片上Debug M內嵌硬件乘法器（Multiplier） I嵌入式ICE，支持片上斷點和調試點1. ARM7微處理器系列 ARM7TDMI-S 2.3.2 ARM處理器系列 ARM7TMDI的可綜合（Synthesizable）版本（軟核）； 最適用于可移植性和靈活性為關鍵的現(xiàn)代電子設計。 1. ARM7微處理器系列 ARM720T ARM720T是在ARM7TMDI處理器核的基礎上增加了一個8KB的

9、指令和數(shù)據(jù)混合的Cache。外部存儲器和外圍器件通過AMBA總線主控單元訪問，同時還集成了寫緩沖器以及全性能的MMU。ARM720T最適合用于低功耗和體積為關鍵的應用。2.3.2 ARM處理器系列 2. ARM9微處理器系列 ARM9系列微處理器是在高性能和低功耗特性方面最佳的硬件宏單元。 ARM9將流水線級數(shù)從ARM7的3級增加到5級，并使用指令于數(shù)據(jù)存儲器分開的哈佛（Harvard）體系結構。在相同工藝條件下，ARM9TMDI的性能近似為ARM7TMDI的2倍。 ARM9系列微處理器的主要應用領域為：引擎管理、無線設備、儀器儀表、安全系統(tǒng)、機頂盒、高端打印機、PDA、網(wǎng)絡電腦、數(shù)字照相機和

10、數(shù)字攝像機等。 2.3.2 ARM處理器系列 ARM9微處理器系列具有如下特點：2.3.2 ARM處理器系列 5級整數(shù)流水線，指令執(zhí)行效率更高。 提供1.1MIPS/MHz的哈佛結構。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA總線接口。 全性能的MMU，支持多種主流嵌入式操作系統(tǒng)。 MPU支持實時操作系統(tǒng)。 支持數(shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。2. ARM9微處理器系列2. ARM9微處理器系列 ARM9系列微處理器的組成2.3.2 ARM處理器系列 3. ARM9E微處理器系列 ARM9E系列微處理器為可綜合處理器，使用單一的處

11、理器內核提供了微控制器、DSP、Java應用系統(tǒng)的解決方案，極大的減少了芯片的面積和系統(tǒng)的復雜程度。ARM9E系列微處理器提供了增強的DSP處理能力，很適合于那些需要同時使用DSP和微控制器的應用場合。 ARM9E系列微處理器廣泛應用于硬盤驅動器和DVD播放器等海量存儲設備、調制解調器和軟調制解調器、PDA、店面終端、MPEG MP3音頻譯碼器、語音識別與合成，以及包括巡航控制和反鎖剎車等自動控制解決方案。2.3.2 ARM處理器系列 ARM9E微處理器系列具有如下特點：2.3.2 ARM處理器系列 支持DSP指令集，適合需要高速數(shù)字信號處理的場合。 提供1.1MIPS/MHz的5級整數(shù)流水線

12、和哈佛結構，指令執(zhí)行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA總線接口。 支持VFP9浮點處理協(xié)處理器。 全性能的MMU，支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)。 MPU支持實時操作系統(tǒng)。支持數(shù)據(jù)Cache和指令Cache，有更高的指令和數(shù)據(jù)處理能力。主頻最高可達300MIPS。3. ARM9E微處理器系列3. ARM9E微處理器系列 ARM9E系列微處理器的組成2.3.2 ARM處理器系列 4. ARM10微處理器系列 ARM10系列微處理器屬于ARM處理器核中的高端處理器核，具有高性能、低功耗的特點。 由于采

13、用了新的體系結構，與同等的ARM9器件相比較，在同樣時鐘頻率下，ARM10的性能提高了近50。同時，ARM10系列微處理器采用了兩種先進的節(jié)能方式，使其功耗極低。 ARM10系列微處理器專為數(shù)字機頂盒、管理器（organizer）和智能電話等高效手提設備而設計，并為復雜的視頻游戲機和高性能打印機提供高級的整數(shù)和浮點運算能力。 2.3.2 ARM處理器系列 4. ARM10微處理器系列 ARM10微處理器系列具有如下特點：2.3.2 ARM處理器系列 支持DSP指令集。 6級整數(shù)流水線，指令執(zhí)行效率更高。 支持32位ARM指令集和16位Thumb指令集。 支持32位的高速AMBA總線接口。 支持

14、VFP10浮點處理協(xié)處理器。 全性能的MMU，支持多種主流嵌入式操作系統(tǒng)。 支持數(shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。 主頻最高可達400MIPS。 內嵌并行讀/寫操作部件。4. ARM10微處理器系列 ARM10系列微處理器的組成2.3.2 ARM處理器系列 5. SecurCore微處理器系列 SecurCore系列微處理器專為安全需要而設計，提供了完善的32位RISC技術的安全解，決方案具有特定的抗篡改（resist tampering）和反工程（reverse engineering）特性。 SecurCore系列微處理器除了具有ARM體系結構的低功耗、高性能的

15、特點外，還具有其獨特的優(yōu)勢，即提供了對安全解決方案的支持。 SecurCore系列微處理器主要應用于一些對安全性要求較高的應用產品及應用系統(tǒng)，如電子商務、電子政務、電子銀行業(yè)務、網(wǎng)絡和認證系統(tǒng)等領域。 2.3.2 ARM處理器系列 SecurCore系列微處理器除了具有ARM體系結構各種主要特點外，還在系統(tǒng)安全方面具有如下的特點： 2.3.2 ARM處理器系列 帶有靈活的保護單元，以確保操作系統(tǒng)和應用數(shù)據(jù)的安全。 采用軟內核技術，防止外部對其進行掃描探測。 可集成用戶自己的安全特性和其他協(xié)處理器。5. SecurCore微處理器系列5. SecurCore微處理器系列 SecurCore系列微

16、處理器包含SecurCore SC100、SecurCore SC110、SecurCore SC200和SecurCore SC210四種類型，以適用于不同的應用場合。 2.3.2 ARM處理器系列 6. StrongARM微處理器系列 1995年，ARM、Apple和DEC公司聯(lián)合聲明將開發(fā)一種應用于PDA的高性能 、低功耗、基于ARM體系結構的StrongARM微處理器。 1998年Intel公司接管Digital半導體公司到現(xiàn)在，采用了同樣的技術，并且進一步考慮了功耗效率，設計了StrongARM SA110，并成為高性能嵌入式微處理器設計的一個里程碑。 2.3.2 ARM處理器系列

17、6. StrongARM微處理器系列 StrongARM SA-1100處理器是采用ARM體系結構高度集成的32位RISC微處理器。它融合了Intel公司的設計和處理技術以及ARM體系結構的電源效率，采用在軟件上兼容ARMv4體系結構、同時采用具有Intel技術優(yōu)點的體系結構。 Intel StrongARM處理器是便攜式通訊產品和消費類電子產品的理想選擇，已成功應用于康柏的iPAQ H3600 Pocket PC、惠普的Jonada Handheld PC和Java技術支持的Palmtop掌上電腦等多種產品中。2.3.2 ARM處理器系列 StrongARM的主要特點有：2.3.2 ARM處

18、理器系列 具有寄存器前推的5級流水線； 除了64位乘法、多寄存器傳送和存儲器/寄存器交換指令外，其他所有普通指令均是單周期指令； 低功耗的偽靜態(tài)操作； 不論處理器的時鐘頻率有多高，乘法器均以每周期計算12位、用13個時鐘周期計算兩個3位操作數(shù)的乘法； 使用系統(tǒng)控制協(xié)處理器來管理片上MMU和Cache資源，并且集成了JTAG邊界掃描測試電路以支持印制板連接測試。 6. StrongARM微處理器系列7. Xscale處理器 Intel Xscale處理器基于ARMv5TE體系結構，是一款全性能、高性價比、低功耗的處理器。 它提供了從手持互聯(lián)網(wǎng)設備到互聯(lián)網(wǎng)基礎設施產品的全面解決方案，支持16位的T

19、humb指令和DSP指令集。 基于Xscale技術開發(fā)的系列微處理器，由于超低功率與高性能的組合使其適用于廣泛的互聯(lián)網(wǎng)接入設備，在因特網(wǎng)的各個應用環(huán)節(jié)中表現(xiàn)出了令人滿意的處理性能。 Intel Xscale微處理器結構對于諸如數(shù)字移動電話、個人數(shù)字助理和網(wǎng)絡產品等廣泛的市場都具有關鍵的優(yōu)點。 2.3.2 ARM處理器系列 Xscale處理器是Intel目前主要推廣的一款ARM微處理器，處理速度是StrongARM處理速度的2倍。2.3.2 ARM處理器系列 數(shù)據(jù)Cache的容量從8KB增加到32KB； 指令Cache的容量從16KB增加到32KB； 微小數(shù)據(jù)Cache的容量從512字節(jié)增加到2

20、KB； 為提高指令執(zhí)行速度，超級流水線結構由5級增至7級； 新增乘法/加法器MAC和特定的DSP型協(xié)處理器CP0，以提高對多媒體技術的支持； 動態(tài)電源管理，使時鐘頻率可達1GHz、功耗低至1.6W，并能達到1,200MIPS。7. Xscale處理器2.3 ARM處理器基礎 2.3.1 ARM簡介 2.3.2 ARM處理器系列 2.3.3 ARM處理器體系結構 2.3.4 ARM處理器應用選型 2.3.3 ARM處理器體系結構 ARM體系結構的基本版本 ARM體系結構的演變 ARM/Thumb體系結構版本命名2.3 ARM處理器基礎1. ARM體系結構的基本版本 為了精確表述在每個ARM實現(xiàn)中

21、所使用的指令集，迄今為止，將其定義了6種主要版本，分別用版本號16表示。2.3.2 ARM處理器系列 2.3.3 ARM處理器體系結構 ARM體系結構版本v1對第一個ARM處理器進行描述，從未用于商用產品。 版本v1的地址空間是26位，僅支持26位尋址空間，不支持乘法或協(xié)處理器指令。 基于該體系結構的ARM處理器應用在BBC微計算機中，雖然這種微型計算機制造得很少，但它標志著ARM成為第一個商用單片RISC微處理器。 2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v1 版本v1包括下列指令： 2.3.3 ARM處理器體系結構 基本的數(shù)據(jù)處理指令（不包括乘法指令）； 基于

22、字節(jié)、字和半字的加載/存儲（Load/Store）指令； 分支（Branch）指令，包括分支與鏈接指令； 軟件中斷指令（SWI），用于進行操作系統(tǒng)調用。1. ARM體系結構的基本版本 版本v1 版本v1現(xiàn)已廢棄不用。 以ARMv2為核的Acorn公司的Archimedes和A3000批量銷售，它使用了版本v2的體系結構。 版本v2仍然只支持26位的地址空間，但包含了對32位結果的乘法指令和協(xié)處理器的支持。 版本v2a是版本v2的變種，ARM3芯片是采用了版本v2a和第一片具有片上Cache的ARM處理器。2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v2 版本v2（2a

23、）通過增加下列指令對體系結構版本v1進行了擴展，即： 2.3.3 ARM處理器體系結構 乘法和乘加指令； 支持協(xié)處理器的指令； 對于快速中斷（FIQ）模式，提供了2個以上的影子寄存器； SWP指令和SWPB指令。1. ARM體系結構的基本版本 版本v2 版本v2現(xiàn)已廢棄不用。 ARM作為獨立的公司，在1990年設計的第一個微處理器ARM6采用的是版本v3的體系結構。 版本v3作為IP核、獨立的處理器（ARM60）、具有片上高速緩存、MMU核寫緩沖的集成CPU（用于Apple Newton的ARM600、ARM610）所采納的體系結構而被大量銷售。 版本v3的變種版本有版本v3G和版本v3M。

24、2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v3 版本v3較以前的版本發(fā)生了如下的變化： 2.3.3 ARM處理器體系結構 地址空間擴展到32位； 分開的當前程序狀態(tài)寄存器CPSR和程序狀態(tài)寄存器SPSR； 增加了兩種異常模式； 增加了2個指令（MRS和MSR； 修改了過去用于從異常（exception）返回的指令的功能。1. ARM體系結構的基本版本 版本v3 體系結構版本v4是第一個具有全部正式定義的體系結構版本，它增加了有符號、無符號半字和有符號字節(jié)的加載/存儲指令，并為結構定義的操作預留一些SWI空間；引入了系統(tǒng)模式，并將幾個未使用指令空間的角落作為未定義指令

25、使用。 在體系結構版本4的變種版本4T中，引入了16位Thumb壓縮形式的指令集。 2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v4 與版本v3相比，版本4增加了下列指令： 2.3.3 ARM處理器體系結構 有符號、無符號的半字和有符號字節(jié)的Load和Store指令； 增加了T變種； 增加了處理器的特權模式。1. ARM體系結構的基本版本 版本v4 版本v4不再強制要求與26位地址空間兼容，而且還清楚的指明了哪些指令將會引起未定義指令異常。 體系結構版本v5通過增加一些指令以及對現(xiàn)有指令的定義略作修改，對版本v4進行了擴展。 版本v5主要由兩個變種版本v5T和v5TE

26、組成。 ARM10處理器是最早支持版本v5T（很快也會支持v5TE版本）的處理器。2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v5 版本v5T是體系結構版本4T的擴展集，加入了BLX、CLZ和BRK指令。 為了簡化那些同時需要控制器和信號處理功能的系統(tǒng)設計任務，版本v5TE在體系結構版本v5T的基礎上增加了信號處理指令集，并首先在ARM9E-S可綜合核中實現(xiàn)。 2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v5 版本v5主要有如下擴展： 2.3.3 ARM處理器體系結構 提高了T變種中ARM/Thumb之間切換的效率； 讓非T變種和T變種一樣，

27、使用相同的代碼生成技術； 增加了一個計數(shù)前導零（Count Leading Zeroes，CLZ）指令，該指令允許更有效的整數(shù)除法和中斷優(yōu)先程序； 增加了軟件斷點(BKPT)指令； 為協(xié)處理器設計提供了更多的可選則的指令； 對由乘法指令如何設置條件碼標志位進行了嚴密的定義。1. ARM體系結構的基本版本 版本v5 ARM體系結構版本v6是2001年發(fā)布的。 新架構版本v6在降低耗電量的同時，強化了圖形處理性能。 通過追加了能夠有效進行多媒體處理的SIMD功能，將其對語音及圖像的處理功能提供到原機型的4倍。 版本v6首先在2002年春季發(fā)布的ARM11處理器中使用。除此之外，版本v6還支持多種微

28、處理器內核。2.3.3 ARM處理器體系結構 1. ARM體系結構的基本版本 版本v6 ARM 體系結構更新 2.3.3 ARM處理器體系結構 ARM體系結構的基本版本 ARM體系結構的演變 ARM/Thumb體系結構版本命名2.3 ARM處理器基礎 Thumb指令集是ARM指令集的重編碼子集。 Thumb指令（16位）是ARM指令（32位）的一半長，因此使得Thumb指令集可得到比ARM指令集更高的代碼密度，這對于降低產品成本是非常有意義的。 對于支持Thumb指令的ARM體系版本，一般通過增加字符T來表示（如v4T）。 2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 Thum

29、b指令集（T變種） ARM指令集的長乘法指令是一種生成64位相乘結果的乘法指令。 與乘法指令相比，M變種增加了以下兩條指令：2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 長乘法指令（M變種） 一條指令完成32位整數(shù)乘以32位整數(shù)，生成64位整數(shù)的長乘操作（即323264）； 另一條指令完成32位整數(shù)乘以32位整數(shù)，然后再加上一個32位整數(shù)，生成64位整數(shù)的長乘加操作（即32323264）。 需要這種長乘法的場合M變種非常適合。但是，M變種包含的指令意味著乘法器須相當大，因此，在對芯片尺寸要求苛刻而乘法性能不太重要的系統(tǒng)實現(xiàn)中，就不適合添加這種相當耗費芯片面積的M變種。 M變種首

30、先在ARM體系版本v3中引入。 對于支持長乘法ARM指令的ARM體系版本，使用字符M來表示。 2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 長乘法指令（M變種） ARM指令集的E變種包括一些附加指令。 在完成典型的DSP算法方面，這些附件指令可以增強ARM處理器的性能。它們包括：2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 增強型DSP指令（E變種） 幾條新的完成16位數(shù)據(jù)乘法和乘加操作的指令。 實現(xiàn)飽和的帶符號算術運算的加法和減法指令。 進行雙字數(shù)據(jù)操作的指令，包括加載寄存器指令LDRD、存儲寄存器指令STRD和協(xié)處理器寄存器傳送指令MCRR與MRRC。 Ca

31、che預加載指令PLD。 E變種首先在ARM體系版本v5T中使用，用字符E表示。 在版本v5以前的版本以及在非M變種和非T變種的版本中，E變種是無效的。 對于一些早期ARM體系的E變種中，其實現(xiàn)省略了LDRD、STRD、MCRR、MRRC和PLD指令。這種E變種記作ExP，其中x表示缺少，P代表上述的幾種指令。 2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 增強型DSP指令（E變種） ARM的Jazelle技術將Java語言的優(yōu)勢和先進的32位RISC芯片完美的結合在一起。 Jazelle技術提供了Java加速功能，使得Java代碼的運行速度比普通Java虛擬機提高了8倍，而功

32、耗降低了80。2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 Java加速器Jazelle（J變種） Jazelle技術使得程序員可以在一個單獨的處理器上同時允許Java應用程序、已經(jīng)建立好的操作系統(tǒng)和中間件以及其他應用程序。這樣使得一些必須用到協(xié)處理器和雙處理器的場合可以使用單處理器代替，在提供高性能的同時保證低功耗和低成本。 J變種首先在ARM體系版本vTEJ中使用，用字符J表示。 2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 Java加速器Jazelle（J變種） ARM媒體功能擴展SIMD技術為嵌入式應用系統(tǒng)提供了高性能的音頻和視頻處理能力，它可使微處理器

33、的音頻和視頻處理性能提高4倍。 ARM的SIMD媒體功能擴展為這些應用系統(tǒng)提供了解決方案，它為包括音頻和視頻處理在內的應用系統(tǒng)提供了優(yōu)化功能。2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 ARM媒體功能擴展（SIMD變種） 其主要特點包括： 2.3.3 ARM處理器體系結構 2. ARM體系結構的演變 ARM媒體功能擴展（SIMD變種） 將處理器的音頻和視頻處理性能提高了24倍； 可同時進行2個16位操作數(shù)或4個8位操作數(shù)的運算； 提供了小數(shù)算術運算； 用戶可自定義飽和運算的模式； 可以進行2個16位操作數(shù)的乘加/乘減運算； 32位乘以32位的小數(shù)乘加運算； 同時8位/16位選

34、擇操作。 2.3.3 ARM處理器體系結構 ARM體系結構的基本版本 ARM體系結構的演變 ARM/Thumb體系結構版本命名2.3 ARM處理器基礎2.3.3 ARM處理器體系結構 3. ARM/Thumb體系結構版本命名 基本字符串ARMv； ARM指令集的版本號，目前是16的數(shù)字字符； 表示變種的字符（除了M變種）。 使用字符x表示排除某種功能。若在v3以后的版本中描述為標準的變種沒有出現(xiàn)，則字符x后跟隨所排除變種的字符。如，在ARMv5TExP體系版本中，x表示缺少，P表示在ARMv5TE中排除某些指令（包括LDRD、STRD、MCRR/MRRC、PLD）。 為了精確命名版本和ARM/Thumb體系版本的變種，將下面的字符串連接起來使用，即： 表2-2 目前有效的ARM/Thumb體系版本2.3