[高等教育]電路分析第五講課件

1、數(shù)字邏輯與數(shù)字電路的歷史邏輯代數(shù)的歷史1849年，愛爾蘭數(shù)學(xué)家喬治布爾(George Boole)創(chuàng)立布爾代數(shù)。20世紀(jì)30年代，在貝爾實驗室工作的香農(nóng)(Claude Shannon)繼承了布爾的工作并加以發(fā)展和應(yīng)用。隨著電子技術(shù)和計算機(jī)技術(shù)的發(fā)展，布爾代數(shù)在數(shù)字邏輯電路的分析和設(shè)計中得到了廣泛的應(yīng)用，統(tǒng)稱為邏輯代數(shù)。2022/7/231模擬電子學(xué)基礎(chǔ)集成電路的歷史1947年晶體管發(fā)明引起了電子學(xué)的一次革命。晶體管由巴丁(JohnBardeen) 、布雷登(WailterHouserBrattain)和肖克萊(WilliamSchokley)共同發(fā)明，該發(fā)明促成了計算機(jī)、通信等方面的飛速發(fā)展。

2、鑒于它的重要價值，這些人共同獲得了1956年的諾貝爾物理學(xué)獎。1958年，德克薩斯儀器公司的基爾白(ClairKilby)、仙童半導(dǎo)體公司的諾依斯(RobertNoyce)等人研究實現(xiàn)了集成電路。以后集成度越來越高，出現(xiàn)了超大規(guī)模集成電路，這是電子學(xué)的又一次革命，也是近代科學(xué)技術(shù)發(fā)展的新的標(biāo)志。2022/7/232模擬電子學(xué)基礎(chǔ)集成電路的分類與數(shù)字集成電路的特點集成電路分類模擬集成電路，處理的信號是連續(xù)的（模擬信號）數(shù)字集成電路，處理的信號是離散的（數(shù)字信號）數(shù)字集成電路分類邏輯集成電路、存儲器、各類ASIC數(shù)字集成電路特點信息表示形式統(tǒng)一、便于計算機(jī)處理可靠性高制造工藝成熟、可以大規(guī)模集成2

3、022/7/233模擬電子學(xué)基礎(chǔ)數(shù)字集成電路的發(fā)展集成度SSI（1-10門，邏輯門電路）MSI（10-100門，計數(shù)器、移位寄存器器）LSI（100-1000門，小型存儲器、8位算術(shù)邏輯單元）VLSI（1000-100萬門，大型存儲器、微處理器）ULSI（超過100萬門，可編程邏輯器件、多功能集成電路）摩爾定律集成度每18個月翻一番2022/7/234模擬電子學(xué)基礎(chǔ)教科書與參考書教科書：陳光夢，數(shù)字邏輯基礎(chǔ)，復(fù)旦大學(xué)出版社參考書：陳光夢等，數(shù)字邏輯基礎(chǔ)學(xué)習(xí)指導(dǎo)與教學(xué)參考，復(fù)旦大學(xué)出版社閻石，數(shù)字電子技術(shù)基礎(chǔ)，高教出版社Victor P. Nelson etc，Digital Logic Cir

4、cuit Analysis and Design，清華大學(xué)出版社John M. Yarbrough，數(shù)字邏輯應(yīng)用與設(shè)計，機(jī)械工業(yè)出版社劉寶琴，數(shù)字電路與系統(tǒng)，清華大學(xué)出版社唐競新，數(shù)字電子技術(shù)基礎(chǔ)解題指南，清華大學(xué)出版社曾繁泰等，VHDL程序設(shè)計，清華大學(xué)出版社2022/7/235模擬電子學(xué)基礎(chǔ)本章要求掌握邏輯代數(shù)的基本公式和基本定理掌握邏輯函數(shù)的化簡方法2022/7/236模擬電子學(xué)基礎(chǔ)1.1 邏輯代數(shù)概述二值邏輯：邏輯關(guān)系中的條件和結(jié)論只取對立的兩個值，例如是和非、對和錯、真和假等等。在邏輯代數(shù)中，通常用“1”代表“真”，用“0”代表“假”。二值邏輯的“1”與“0”是邏輯概念，僅代表真與假

5、，沒有數(shù)量大小。在數(shù)字邏輯中，有時也用“1”與“0”表示二進(jìn)制數(shù)。這僅僅是一種代碼，實際的運算規(guī)律還是依照邏輯運算進(jìn)行。2022/7/237模擬電子學(xué)基礎(chǔ)常用二十進(jìn)制代碼十進(jìn)制碼二進(jìn)制碼（8421碼）余三碼余三循環(huán)碼移位碼5211碼5421碼00000001100100000000000000100010100011000001000100012001001010111000110100001030011011001010011101010011401000111010001111011101005010110001100111111000100060110100111011111010011

6、0017011110101111111001100101081000101111101100011011011910011100101010000111111002022/7/238模擬電子學(xué)基礎(chǔ)邏輯函數(shù)用一個數(shù)學(xué)表達(dá)式來描述一個邏輯關(guān)系問題邏輯條件 輸入變量（自變量）邏輯結(jié)論 輸出變量（因變量）2022/7/239模擬電子學(xué)基礎(chǔ)邏輯函數(shù)的表示方法真值表邏輯函數(shù)邏輯圖卡諾圖硬件描述語言（HDL）以上5種表示方法可以相互轉(zhuǎn)換，各有特定用途2022/7/2310模擬電子學(xué)基礎(chǔ)真值表ABY000010100111A B Y2022/7/2311模擬電子學(xué)基礎(chǔ)邏輯函數(shù)：基本邏輯運算與 Y = A B

7、或 Y = A + B非 Y =AA + BA B2022/7/2312模擬電子學(xué)基礎(chǔ)“與” 運算ABY = AB000010100111A B Y2022/7/2313模擬電子學(xué)基礎(chǔ)“或” 運算ABY = AB000011101111ABY2022/7/2314模擬電子學(xué)基礎(chǔ)“非”運算AY0110Y =A Y2022/7/2315模擬電子學(xué)基礎(chǔ)反函數(shù)兩個邏輯函數(shù)互為反函數(shù)，是指兩個邏輯函數(shù)對于輸入變量的任意取值，其輸出邏輯值都相反。下面真值表中 F 和 G 互為反函數(shù)。ABF(A,B)G(A,B)00010101100111102022/7/2316模擬電子學(xué)基礎(chǔ)復(fù)合邏輯運算與非或非 異或同

8、或 Y = AB 2022/7/2317模擬電子學(xué)基礎(chǔ)復(fù)合邏輯運算的真值表ABAB0011010110101010101100012022/7/2318模擬電子學(xué)基礎(chǔ)邏輯圖：基本邏輯單元2022/7/2319模擬電子學(xué)基礎(chǔ)邏輯圖符號標(biāo)注規(guī)定（GB4728.12-1996）所有邏輯符號都由方框（或方框的組合）和標(biāo)注在方框內(nèi)的總限定符號組成 &總限定符號& 1 =1 = 外部邏輯狀態(tài)邏輯約定小圈表示邏輯非也可采用極性指示符內(nèi)部邏輯狀態(tài)2022/7/2320模擬電子學(xué)基礎(chǔ)組合形式的邏輯圖2022/7/2321模擬電子學(xué)基礎(chǔ)國外邏輯圖符號對照與門或門非門美、日常用符號國標(biāo)符號GB4728.12-199

9、62022/7/2322模擬電子學(xué)基礎(chǔ)異或門或非門與非門同或門美、日常用符號國標(biāo)符號GB4728.12-19962022/7/2323模擬電子學(xué)基礎(chǔ)1.2 邏輯代數(shù)的基本定理一、變量與常量的運算(0-1律) A 1 = AA + 0 = AA 0 = 0A + 1 = 1二、等冪律A A = AA+A = A三、互補(bǔ)律A = 0A+ = 1四、自反律 = A2022/7/2324模擬電子學(xué)基礎(chǔ)五、交換律 AB = BA A+B = B+A六、結(jié)合律 A(BC) = (AB)C A+(B+C) = (A+B)+C七、分配律 A(B+C) = AB+AC A+BC = (A+B)(A+C)八、反演

10、律（De Morgan定理 ） 2022/7/2325模擬電子學(xué)基礎(chǔ)代入定理在任何一個邏輯等式中，若將其中一個邏輯變量全部用另一個邏輯函數(shù)代替，則等式仍然成立。 例： 若 Y=AC + BC， C = P + Q則 Y = A (P + Q) + B (P + Q)2022/7/2326模擬電子學(xué)基礎(chǔ)反演定理對于任何一個邏輯函數(shù)式，將其中的:所有邏輯符號 “ + ”、“ ” 交換;所有邏輯常量 “ 1 ”、“ 0 ” 交換;所有邏輯變量取反;不改變原來的運算順序。得到的邏輯函數(shù)是原來邏輯函數(shù)的反函數(shù)。 例：2022/7/2327模擬電子學(xué)基礎(chǔ)對偶定理對偶關(guān)系：邏輯符號“ + ”和“” 邏輯常量

11、“ 1 ”和“ 0 ”對偶式： 所有邏輯符號“ + ”“”交換 所有邏輯常量“ 1 ”“ 0 ”交換若兩個函數(shù)相等，則由他們的對偶式形成的兩個函數(shù)也相等。 例：若 則2022/7/2328模擬電子學(xué)基礎(chǔ)注意點反演定理：描述原函數(shù)和反函數(shù)的關(guān)系（兩個函數(shù)之間的關(guān)系）對偶定理：描述原函數(shù)構(gòu)成的邏輯等式和對偶函數(shù)構(gòu)成的邏輯等式的關(guān)系（兩個命題之間的關(guān)系）在一般情況下，一個邏輯函數(shù)的反函數(shù)和對偶函數(shù)是不同的2022/7/2329模擬電子學(xué)基礎(chǔ)常用邏輯恒等式2022/7/2330模擬電子學(xué)基礎(chǔ)2022/7/2331模擬電子學(xué)基礎(chǔ)1.3 邏輯函數(shù)的化簡與形式轉(zhuǎn)換目標(biāo)函數(shù)形式（原因：實際電路的需要）與或形式

12、或與形式與非與非形式或非或非形式與或非形式混合形式2022/7/2332模擬電子學(xué)基礎(chǔ)目標(biāo)函數(shù)的要求：邏輯電路的數(shù)量最少（面積約束）邏輯電路的級數(shù)最少（速度約束）輸入端的數(shù)量最少（混合約束）電路穩(wěn)定可靠 （避免競爭冒險）具體問題具體分析，沒有一成不變的規(guī)定2022/7/2333模擬電子學(xué)基礎(chǔ)代數(shù)法化簡邏輯函數(shù)公式法化簡可以適用于任何場合，但是通常沒有一定的規(guī)律可循，需要敏銳的觀察力和一定的技巧。 最常用的化簡手段是吸收律、冗余律和反演律。2022/7/2334模擬電子學(xué)基礎(chǔ)代數(shù)法化簡的例子2022/7/2335模擬電子學(xué)基礎(chǔ)2022/7/2336模擬電子學(xué)基礎(chǔ)2022/7/2337模擬電子學(xué)基

13、礎(chǔ)2022/7/2338模擬電子學(xué)基礎(chǔ)邏輯函數(shù)形式轉(zhuǎn)換的例子2022/7/2339模擬電子學(xué)基礎(chǔ)2022/7/2340模擬電子學(xué)基礎(chǔ)2022/7/2341模擬電子學(xué)基礎(chǔ)2022/7/2342模擬電子學(xué)基礎(chǔ)邏輯函數(shù)的卡諾圖表示和卡諾圖化簡法特點：圖形化簡法標(biāo)準(zhǔn)的表達(dá)方式規(guī)律的化簡過程變量數(shù)目有限制（最多56個）2022/7/2343模擬電子學(xué)基礎(chǔ)最小項在n個邏輯變量的邏輯函數(shù)中，若m為包含n個因子的乘積項（邏輯與），且其中每個邏輯變量都以原變量或反變量的形式出現(xiàn)一次并僅僅出現(xiàn)一次，則稱m為這n個變量的最小項。例： 記為m2 記為m5 記為m72022/7/2344模擬電子學(xué)基礎(chǔ)最大項在n個邏輯變

14、量的邏輯函數(shù)中，若M為包含n個因子的和項（邏輯或），且其中每個邏輯變量都以原變量或反變量的形式出現(xiàn)一次并僅僅出現(xiàn)一次，則稱M為這n個變量的最大項。例： 記為M2 記為M5 記為M72022/7/2345模擬電子學(xué)基礎(chǔ)最小項與最大項的比較以3變量函數(shù)為例2022/7/2346模擬電子學(xué)基礎(chǔ)最小項和最大項的性質(zhì)對于一個具有 n 個變量的邏輯問題，在輸入變量的任意一種取值情況下，總有：一、必有且僅有一個最小項的邏輯值為1；必有且僅有一個最大項的邏輯值為0。二、任意2個不同的最小項之積為0；任意兩個不同的最大項之和為1。2022/7/2347模擬電子學(xué)基礎(chǔ)三、全體最小項之和為1；全體最大項之積為0。四

15、、下標(biāo)相同的最大項和最小項互補(bǔ)。2022/7/2348模擬電子學(xué)基礎(chǔ)邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式最小項之和形式，簡稱為積之和(SOP)形式 最大項之積形式，簡稱為和之積(POS)形式 2022/7/2349模擬電子學(xué)基礎(chǔ)標(biāo)準(zhǔn)表達(dá)式的關(guān)系性質(zhì)1、一個邏輯函數(shù)的兩種標(biāo)準(zhǔn)邏輯表達(dá)式之間，存在以下關(guān)系： 若 則性質(zhì)2、一個邏輯函數(shù)與其反函數(shù)的邏輯表達(dá)式之間，存在以下關(guān)系： 若 則2022/7/2350模擬電子學(xué)基礎(chǔ)將邏輯函數(shù)化成標(biāo)準(zhǔn)形式要求按積之和形式展開函數(shù)，可以將非最小項的積項乘以形如 的項，其中A 是那個非最小項的積項中缺少的輸入變量，然后展開，最后合并相同的最小項。要求按和之積形式展開函數(shù)，可以將

16、非最大項的和項加上形如 的項，其中A 是那個非最大項的和項中缺少的輸入變量，然后展開，最后合并相同的最大項。2022/7/2351模擬電子學(xué)基礎(chǔ)卡諾圖每個方格代表一個最小項或者最大項。 變量排列按照相鄰規(guī)則進(jìn)行，即在卡諾圖中相鄰的方格在邏輯上也相鄰。（相鄰的意義：兩個最小項或最大項之間只有一個變量發(fā)生變化）2022/7/2352模擬電子學(xué)基礎(chǔ)卡諾圖的填法最小項填 1最大項填 02022/7/2353模擬電子學(xué)基礎(chǔ)卡諾圖化簡法根據(jù)相鄰的方格在邏輯上也相鄰的原理，只要相鄰的方格滿足以下條件：一、邏輯值相同；二、小方格數(shù)為 2n 個。就可以將相鄰的方格合并為一個卡諾圈?？ㄖZ圈越大，可以消去的變量越多

17、，最后得到的邏輯函數(shù)越簡單。若卡諾圈包含的小方格數(shù)為 2n 個，而這個邏輯函數(shù)具有 m 個變量，則這個卡諾圈對應(yīng)的項中包含的變量數(shù)目為 mn 個。2022/7/2354模擬電子學(xué)基礎(chǔ)卡諾圖的圈法（SOP）圈“1”包含2n個方格盡可能大不遺漏2022/7/2355模擬電子學(xué)基礎(chǔ)卡諾圖的圈法（POS）圈“0”包含2n個方格盡可能大不遺漏2022/7/2356模擬電子學(xué)基礎(chǔ)卡諾圖化簡法的要點將邏輯函數(shù)化為標(biāo)準(zhǔn)形式（或真值表）填卡諾圖圈卡諾圈（滿足2n個方格要求、盡可能大、不遺漏）根據(jù)卡諾圈寫出化簡后的邏輯函數(shù)若有必要，運用反演律對所得結(jié)果進(jìn)行變換2022/7/2357模擬電子學(xué)基礎(chǔ)卡諾圖化簡的例（一

18、）2022/7/2358模擬電子學(xué)基礎(chǔ)卡諾圖化簡的例（二）2022/7/2359模擬電子學(xué)基礎(chǔ)卡諾圖化簡法的一些術(shù)語蘊涵：邏輯函數(shù)的“與或”表達(dá)式中的各項 質(zhì)蘊涵 ：不能再與其他蘊涵合并的蘊涵必要質(zhì)蘊涵：包含一個或多個唯一的最小項的質(zhì)蘊涵覆蓋：包含了邏輯函數(shù)中所有最小項的一些蘊涵之“或”非冗余覆蓋：其中每一個蘊涵都是必不可少的覆蓋最小覆蓋：包含蘊涵個數(shù)最少，每個蘊涵中包含的最小項又較少的非冗余覆蓋2022/7/2360模擬電子學(xué)基礎(chǔ)最小覆蓋的不惟一性 一個邏輯函數(shù)，其最小覆蓋總是由必要質(zhì)蘊涵和部分質(zhì)蘊涵組成，所以它的最小覆蓋可能不是惟一的，即它的最簡邏輯表達(dá)式可能不是惟一的。 綠色：必要質(zhì)蘊涵

19、紅色和白色：質(zhì)蘊涵最小覆蓋： 綠色紅色或：綠色白色2022/7/2361模擬電子學(xué)基礎(chǔ)利用卡諾圖運算來進(jìn)行邏輯化簡邏輯函數(shù) 卡諾圖邏輯函數(shù)的運算 卡諾圖的運算卡諾圖的運算 對應(yīng)的方格進(jìn)行運算 證明（以“與”運算為例）：證明的最后一步運用了最小項的性質(zhì) 2思考題:試證明“或”、“非”運算亦符合上述規(guī)則2022/7/2362模擬電子學(xué)基礎(chǔ)利用卡諾圖運算來進(jìn)行邏輯化簡的例常規(guī)化簡運算化簡2022/7/2363模擬電子學(xué)基礎(chǔ)常規(guī)化簡 結(jié)果為 3、4 輸入端，共16輸入端運算化簡 結(jié)果為 2 輸入端，共14輸入端2022/7/2364模擬電子學(xué)基礎(chǔ)卡諾圖運算的一些有關(guān)規(guī)律 0重心：0號方格（即全部變量為

20、0的方格） 1重心：2n號方格（即全部變量為1的方格）包含0重心但不包含1重心的質(zhì)蘊涵，其表達(dá)式全部用反變量標(biāo)注包含1重心但不包含0重心的質(zhì)蘊涵，其表達(dá)式全部用原變量標(biāo)注既不包含0重心也不包含1重心的質(zhì)蘊涵，其表達(dá)式中一定既有原變量又有反變量目標(biāo)函數(shù)是與非形式并要求全部用原變量表達(dá)時，圍繞1重心進(jìn)行。其中卡諾圈圈1，阻塞圈圈0目標(biāo)函數(shù)是或非形式并要求全部用原變量表達(dá)時，圍繞0重心進(jìn)行，其中卡諾圈圈0，阻塞圈圈12022/7/2365模擬電子學(xué)基礎(chǔ)不完全確定的邏輯函數(shù)的化簡不完全確定的邏輯函數(shù)： 由 n 個邏輯變量構(gòu)成的邏輯函數(shù)中，有效的邏輯狀態(tài)數(shù)小于2n個。那些無效的狀態(tài)或者是不可能出現(xiàn)，或者

21、無意義。這些無效的狀態(tài)被稱為任意項，或稱為無關(guān)項、約束項、禁止項，等等 2022/7/2366模擬電子學(xué)基礎(chǔ)任意項的處理任意項的值既可為1也可為0帶有任意項的邏輯函數(shù)在化簡時既可以將任意項圈入卡諾圈，也可以不圈入卡諾圈適當(dāng)?shù)貙⒁恍┤我忭椚θ肟ㄖZ圈，可以使化簡的結(jié)果得到極大的簡化黃色：不考慮任意項紅色：考慮任意項2022/7/2367模擬電子學(xué)基礎(chǔ)2022/7/2368模擬電子學(xué)基礎(chǔ)注意點任意項的表現(xiàn)形式除了直接用最小項形式表示外，還經(jīng)常用邏輯表達(dá)式表示，稱為約束方程對于用約束方程給出的邏輯問題，一般要將約束條件改寫成用最小項表示的任意項形式，才能用卡諾圖進(jìn)行化簡 例如：A =1、B =1這種輸

22、入狀態(tài)不可能出現(xiàn)，可記為AB=0。在卡諾圖中就是對應(yīng)AB=11的最小項為任意項 2022/7/2369模擬電子學(xué)基礎(chǔ)使用異或函數(shù)的卡諾圖化簡異或運算的性質(zhì): 2022/7/2370模擬電子學(xué)基礎(chǔ)異或（同或）函數(shù)的卡諾圖“棋盤格”特征 異或函數(shù)的棋盤格特征：0號方格等于0同或函數(shù)的棋盤格特征：0號方格等于1同或函數(shù)異或函數(shù)2022/7/2371模擬電子學(xué)基礎(chǔ)利用異或函數(shù)化簡的例子（一）2022/7/2372模擬電子學(xué)基礎(chǔ)利用異或函數(shù)化簡的例子（二）先補(bǔ)成異或形式（藍(lán)色格子）再利用運算法2022/7/2373模擬電子學(xué)基礎(chǔ)多輸出邏輯函數(shù)的化簡考慮公共蘊涵的使用 公共蘊涵也是越大越好有時在尋找公共蘊涵過程中會有多種可能的方案出現(xiàn)，這時要根據(jù)實際情況作一定的取舍，部分地要依賴于人為的經(jīng)驗 2022/7/2374模擬電子學(xué)基礎(chǔ)尋找公共蘊涵的過程單獨化簡。觀察在多個輸出函數(shù)中的公共最小項。如果多輸出函數(shù)比較復(fù)雜，這個過程也可以借助表格進(jìn)行 。將相鄰的公共最小項合并成公共蘊涵（畫公共卡諾圈），同時，將在單獨化簡的卡諾圖中包含公共蘊涵的質(zhì)蘊涵（卡諾圈）劃去 。檢查覆蓋情況：在卡諾圖中觀察是否存在未被圈入的最