微機(jī)系統(tǒng)原理與接口技術(shù)--第一章 微機(jī)系統(tǒng)組成及原理

1、第一章 微機(jī)系統(tǒng)組成及原理1.1 信息在計(jì)算機(jī)中的表示1.2 計(jì)算機(jī)發(fā)展概況1.3 微機(jī)系統(tǒng)結(jié)構(gòu)與工作原理1.4 微機(jī)硬件1.5 微機(jī)軟件1.6 嵌入式系統(tǒng)1.1.1 計(jì)算機(jī)中的數(shù)據(jù)類型位（Bit） 、字節(jié)（Byte）、字（Word）、雙字（Doubleword）、 四字（Quardword） 1 bit=1個(gè)二進(jìn)制位1 Byte=8 bit1 Word=2 Byte 1 Doubleword=2 Word=4 Byte1 Quardword=4 Word01101100 01111110 10101100 11110000 01010011bit(1B) Byte(53H)Word(0F05

2、3H)Doubleword(7EACF053H)Quardword低字節(jié)高字節(jié)高字低字1.1信息在計(jì)算機(jī)中的表示1FA4230BH（雙字）雙字地址230BH（字）字地址31HCBH74H0BH23HA4H1FH36H06HFEH7AH00H01H02H03H04H05H06H07H08H09H0AH0BH0CH0DH31H（字節(jié)）74CBH（字）數(shù)據(jù)在內(nèi)存的存儲(chǔ)方式字節(jié)地址字地址7AFE06361FA4230BH（四字）四字地址數(shù)據(jù)在微機(jī)(INTEL)中存放的原則是低地址放低字節(jié)，高地址放高字節(jié)1.1.2 機(jī)器數(shù)與真值對(duì)于帶符號(hào)數(shù)（二進(jìn)制表示），計(jì)算機(jī)用最高位表示符號(hào)：“0”表示正，“1”表示

3、負(fù)，余下的位表示值。符號(hào)被數(shù)碼化的帶符號(hào)數(shù)稱為機(jī)器數(shù)。常用原碼、反碼和補(bǔ)碼表示。微機(jī)中用補(bǔ)碼表示帶符號(hào)數(shù)例：+22106= 101 0110 0101 1010B為真值 而相應(yīng)的機(jī)器數(shù)為0101 0110 0101 1010B=565BH1.1.3 原碼、反碼與補(bǔ)碼(2n 1)為n個(gè)1， (2n 1)- |x|為|x|的反碼，所以求負(fù)數(shù)的補(bǔ)碼可按“按位取反，末位加1”的方法進(jìn)行。x補(bǔ)= x2n - |x| (x=0微機(jī)中用補(bǔ)碼表示帶符號(hào)數(shù)利用補(bǔ)碼將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算：X=X補(bǔ)補(bǔ)X+Y補(bǔ)=X補(bǔ)+Y補(bǔ)X-Y補(bǔ)=X補(bǔ)+-Y補(bǔ)原碼、反碼與補(bǔ)碼之間的關(guān)系若X0，則X補(bǔ)=X反=X原若X0，則X反=X原

4、的數(shù)值位按位求反。X補(bǔ)=X反+1X= 52= 110100B X原 = 10110100B X反 = 11001011B X補(bǔ) = X反+1=11001100B例：原碼、反碼、補(bǔ)碼例：真值的求解將一個(gè)用補(bǔ)碼表示的二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。 1) X補(bǔ) = 0 0101110B 真值為：+0101110B 正數(shù) 所以：X=+46 2) X補(bǔ) = 1 1010010B 負(fù)數(shù) X = X補(bǔ)補(bǔ) = 11010010補(bǔ) = - 0101110B 所以：X = - 468位二進(jìn)制數(shù)十六進(jìn)制數(shù)無(wú)符號(hào)數(shù)原碼補(bǔ)碼反碼0000000000H0+0+0+00000000101H1+1+1+10000001002H2+

5、2+2+2011111017DH125+125+125+125011111107EH126+126+126+126011111117FH127+127+127+1271000000080H128-0-128-1271000000181H129-1-127-1261000001082H130-2-126-12511111101FDH253-125-3-211111110FEH254-126-2-111111111FFH255-127-1-01.1.4 定點(diǎn)數(shù)與浮點(diǎn)數(shù) 定點(diǎn)數(shù)小數(shù)點(diǎn)位置固定（例如純整數(shù)和純小數(shù)） 浮點(diǎn)數(shù)小數(shù)點(diǎn)位置不固定（充分利用有限位數(shù)，擴(kuò)大數(shù)的表示范圍和精度）浮點(diǎn)數(shù)的表示方法 S

6、E1 E2 E3 E4 Eib1 b2 b3 b4 bp-1符號(hào) 指數(shù) 尾數(shù)(-1)S 2E (b0b1b2b3bp-1)S=0 正數(shù)S=1 負(fù)數(shù)小數(shù)點(diǎn)位置與b0=1省略微機(jī)系統(tǒng)的三種浮點(diǎn)數(shù)類型浮點(diǎn)數(shù)中的參數(shù)單精度浮點(diǎn)數(shù)雙精度浮點(diǎn)數(shù)擴(kuò)充精度浮點(diǎn)數(shù)浮點(diǎn)數(shù)長(zhǎng)度32位64位80位尾數(shù)長(zhǎng)度p23位52位64位符號(hào)位S1位1位1位指數(shù)長(zhǎng)度E8位11位15位最小指數(shù)-126-1022-16382最大指數(shù)+127+1023+16383指數(shù)的偏移量值+127+1023+16383【例1.3】將十進(jìn)制數(shù)219.125表示成單精度浮點(diǎn)數(shù)。219.125D=11011011.001B=1.101101100127

7、E=7+127=134=10000110B。 得到二進(jìn)制表示的規(guī)格化的浮點(diǎn)數(shù)形式：尾數(shù)（共23位），包括隱含的b0共24位指數(shù)符號(hào)01 0 0 0 0 1 1 01 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 01.1.5 計(jì)算機(jī)中常用碼制1BCD碼（Binary Coded Decimal） 用二進(jìn)制編碼表示十進(jìn)制數(shù)稱為BCD碼 。一位十進(jìn)制數(shù)需要用4位二進(jìn)制編碼表示。例如(0100 1001 0111 1000.0001 0100 1001)BCD ( 4 9 7 8 . 1 4 9 )D壓縮BCD碼：一個(gè)字節(jié)表示兩位十進(jìn)制數(shù)非壓縮BCD碼：一個(gè)字節(jié)

8、表示一位十進(jìn)制數(shù) （使用低四位） 2. ASCII碼 美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼 ASCII（American Standard Code for Information Interchange）已成為計(jì)算機(jī)字符編碼的國(guó)際標(biāo)準(zhǔn)壓縮BCD碼：1字節(jié)表示兩位十進(jìn)制數(shù)非壓縮BCD碼：1字節(jié)表示一位十進(jìn)制數(shù)，（低4位表示，高4位恒為0）78=0111100078=0000011100001000B 012345670NULDLESP0PP1SOHDC1!1AQaQ2STXDC2“2BRbR3ETXDC3#3CScS4EOTDC4$4DTdT5ENQNAK%5EUeU6ACKSYN&6FVfV7BELET

9、B7GWgW8BSCAN(8HXhX9HTEM)9IYiYALFSUB*:JZjZBVTESC+;KkCFFFS,NnFSIUS/?O_oDELNUL 空SOH 標(biāo)題開(kāi)始STX 正文結(jié)束ETX 本文結(jié)束EOT 傳輸結(jié)束ENQ 詢問(wèn)ACK 承認(rèn)BEL 報(bào)警符BS 退格HT 橫向列表LF 換行VT 垂直制表FF 走紙控制CR 回車SO 移位輸出SI 移位輸入SP 空格DLE 數(shù)據(jù)鏈換碼DC1 設(shè)備控制1DC2 設(shè)備控制2DC3 設(shè)備控制3DC4 設(shè)備控制4NAK 否定SYN 空轉(zhuǎn)同步ETB 信息組傳送結(jié)束CAN 作廢EM 紙盡SUB 減ESC 換碼FS 分隔符GS 組分隔符RS 記錄分隔符US 單

10、元分隔符DEL 作廢 0123456789ABCDEF00Pp 1!1AQaq 2 “2BRbr 3 #3CScs 4 $4DTdt 5 %5EUeu 6 &6FVfv 7 7GWgw 8 (8HXhx 9 )9IYiy A *:JZjz B+;Kk C,Nn F /?O_o NULLSpaceASCII字符表3. 中文編碼 中文字符用二個(gè)字節(jié)表示，每個(gè)字節(jié)的最高位置1，余下的14位表示字符，構(gòu)成漢字內(nèi)碼 (GB2312-80)。漢字內(nèi)碼 是對(duì)漢字的唯一標(biāo)識(shí)。漢字輸入碼 各種輸入法所采用的漢字編碼統(tǒng)稱為輸入碼 漢字內(nèi)碼 輸入的漢字在機(jī)器中必須轉(zhuǎn)換為統(tǒng)一的機(jī)內(nèi)碼漢字輸出碼 用于輸出漢字字型的點(diǎn)陣

11、編碼 第一代1971年Intel 40044位2300108KHz 每秒6萬(wàn)次1972年Intel 80088位3500基本指令周期為2050s第二代1974年Intel 80808位60002MHzMC68008位68001976年Z808位100002.5MHz第三代1978年Intel 808616位290005MHz基本指令周期0.5 s1982年Intel 8028616位13.4萬(wàn)基本指令周期0.2 s第四代1985年 10月8038632位27.5萬(wàn) 16-33MHz3-4 MIPS 1989年4月 8048632位120萬(wàn)33-120MHz /41-54 MIPS第五代1993

12、.3.22Pentium32位310萬(wàn) 75-133M Hz 0.6 m1995.11.8Pentium pro32位550萬(wàn)200MHz/400 MIPS 1997年P(guān)entium 32位700萬(wàn) 266MHz/400 MIPS 1999.2.26Pentium 32位2800萬(wàn)450MHz1999.2.24AMD-K6-32位2130萬(wàn)450MHz 0.25 m2000.11.24Pentium 432位4200萬(wàn)1.4GHz 0.18 m更新1.2 微機(jī)發(fā)展概況Intel 2004年2月1日發(fā)布基于Prescott核心的第三代Pentium 4處理器 。采用0.09微米的制造工藝，擁有一

13、億兩千五百萬(wàn)個(gè)晶體管，管線也增加到了31級(jí)。配備1MB二級(jí)緩存，16KB的數(shù)據(jù)緩存 。2005/02/21：P4 6XX發(fā)布起跳頻率為3.2GHz，L2 Cache 2MB，售價(jià)為215歐元 Pentium 4EPentium 4Pentium 4 Extreme EditionAthlon 64Athlon 64 FX核心PrescottNorthwoodGallatinClawHammerSledgeHammerSocketSocket478Socket478Socket478Socket754Socket940頻率2.8-3.4GHz1.6-3.4GHz3.2-3.4GHz2.0-2.2

14、GHz2.2GHz生產(chǎn)技術(shù)0.09微米，應(yīng)變硅晶技術(shù)0.13微米0.13微米0.13微米，SOI0.13微米，SOI晶體管數(shù)125百萬(wàn)55百萬(wàn)178百萬(wàn)105.9百萬(wàn)105.9百萬(wàn)內(nèi)核尺寸m2112131237193193L1數(shù)據(jù)緩存16KB8KB8KB64KB64KBL1指令緩存1200微指令12000微指令2000微指令64KB64KBL2緩存1024KB512KB512KB1024/512KB1024KBL3緩存2MBSIMD指令SSE3/SSE2/SSESSE2/SSESSE2/SSESSE2/SSE/3DNow！SSE2/SSE/3DNow！ Gordon Moore 1965的預(yù)言

15、已經(jīng)40年了，這條IT第一定律還能走多遠(yuǎn)？1971/11 Intel 4004 2300 Transistors1978/6 Intel 8086 29000 Transistors 3m2002/4 Pentium 4-2.2G 55Million Transistors 0.13m2004/2 Prescott 3.4G P4125Million Transistors 90nmGordon Moore made his famous 摩爾定律 CPU性能每18個(gè)月增加一倍 摩爾定律 晶體管數(shù)目每?jī)赡暝黾右槐?200280070055031012027.513.42.90.49050010

16、0015002000250030003500400045001973197819821985198919931995199719992000年萬(wàn)晶體管由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部分組成；數(shù)據(jù)和程序以二進(jìn)制代碼形式存放；控制器根據(jù)存放在存儲(chǔ)器中的程序來(lái)工作。1.3.1 微機(jī)系統(tǒng)結(jié)構(gòu)一臺(tái)計(jì)算機(jī)是以運(yùn)算器為中心，由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備組成。馮諾依曼結(jié)構(gòu)1.3 微機(jī)系統(tǒng)工作原理運(yùn)算器存儲(chǔ)器控制器輸出設(shè)備輸入設(shè)備原始數(shù)據(jù)和指令計(jì)算結(jié)果微處理器系統(tǒng)的總線結(jié)構(gòu)MPURAMROMI/O接口外設(shè)ABDBCB2 組成微機(jī)系統(tǒng)的各部分通過(guò)地址總線AB、數(shù)據(jù)總線DB和控制總

17、線CB聯(lián)系在一起。1 總線是計(jì)算機(jī)中各類公共信號(hào)線的集合，是計(jì)算機(jī)系統(tǒng)中各部分聯(lián)絡(luò)的規(guī)范通道。微處理器是將運(yùn)算器和控制器以及其它部件集為一體的大規(guī)模集成電路。微處理器系統(tǒng)的總線結(jié)構(gòu)MPURAMROMI/O接口外設(shè)ABDBCB微處理器MPU包含運(yùn)算器和控制器，是微機(jī)系統(tǒng)的核心部件。稱為中央處理單元(CPU) 存儲(chǔ)器用來(lái)存放數(shù)據(jù)和程序；分為只讀存儲(chǔ)器ROM(Read Only Memory) 和隨機(jī)存取存儲(chǔ)器RAM(Random Access Memory) 輸入輸出接口又稱為I/O接口(Input/Output interface)，是微機(jī)系統(tǒng)與外部設(shè)備交換信息的電路和通道。 總線結(jié)構(gòu)MPUMI

18、/O總線MPUM存儲(chǔ)器總線I/OI/O總線單總線雙總線 全局M 全局I/ODMA控制器雙重總線MPU局部I/O局部M緩沖器總線控制邏輯局部總線全局總線數(shù)據(jù)總錢DB（Data Bus）用來(lái)傳輸數(shù)據(jù)信息，是雙向總線，CPU既可通過(guò)DB從內(nèi)存或輸入設(shè)備讀入數(shù)據(jù)，又可通過(guò)DB將內(nèi)部數(shù)據(jù)送至內(nèi)存或輸出設(shè)備。地址總線AB（Address Bus）用于傳送CPU發(fā)出的地址信息，是單向總線。目的是指明與CPU交換信息的內(nèi)存單元或I/O設(shè)備?？刂瓶偩€CB（Control Bus）用來(lái)傳送控制信號(hào)、時(shí)序信號(hào)和狀態(tài)信息等。其中有的是CPU向內(nèi)存和外設(shè)發(fā)出的信息，有的則是內(nèi)存或外設(shè)向CPU發(fā)出的信息。可見(jiàn)，CB中每一

19、根線的方向是一定的、單向的，但作為一個(gè)整體則是雙向的，所以在各種結(jié)構(gòu)框圖中，凡涉及到控制總線CB，均以雙向線表示。 (系統(tǒng))外總線如并口、串口(系統(tǒng))內(nèi)總線如ISA、PCI片(間)總線 三總線形式片內(nèi)總線單總線形式微機(jī)總線結(jié)構(gòu)運(yùn)算器寄存器控制器CPU存儲(chǔ)芯片I/O芯片主板擴(kuò)展接口板擴(kuò)展接口板微機(jī)系統(tǒng)其 他 微 機(jī)系 統(tǒng)其 他 儀 器系 統(tǒng)微機(jī)系統(tǒng)的四級(jí)總線示意圖以全加器為基礎(chǔ)，輔之以移位寄存器及相應(yīng)控制邏輯，完成加、減、乘、除四則運(yùn)算和各種邏輯運(yùn)算存放運(yùn)算操作數(shù)和結(jié)果寄存器組(RS)通用寄存器組堆棧指針(SP)程序計(jì)數(shù)器(PC)指令寄存器(IR)指令譯碼器(ID)累加器(ACC)累加鎖存器標(biāo)志

20、寄存器(FR)暫存器算術(shù)邏輯單元(ALU)根據(jù)指令發(fā)出控制信號(hào)地址緩沖器數(shù)據(jù)緩沖器地址總線數(shù)據(jù)總線操作控制器(OC)控制總線臨時(shí)存放單元：暫時(shí)存放數(shù)據(jù)和地址指示棧項(xiàng)地址 存放下一條要執(zhí)行的指令的地址 寄存ALU操作結(jié)果的狀態(tài)1.3.2 微處理器簡(jiǎn)化模型1.3.3 指令概述 指令是規(guī)定計(jì)算機(jī)執(zhí)行特定操作的命令。 通常條指令包括兩部分：操作碼和地址碼。操作碼指明要完成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；地址碼指明參加上述規(guī)定操作的數(shù)據(jù)存放地址或操作數(shù)。 微型計(jì)算機(jī)每執(zhí)行一條指令都是分成三個(gè)階段進(jìn)行： 取指令（Fetch）、分析指令（Decode）和執(zhí)行指令（Execute）。取指令階段

21、的任務(wù)是根據(jù)程序計(jì)數(shù)器PC中的值，從存儲(chǔ)器讀出現(xiàn)行指令,送到指令寄存器IR，然后PC自動(dòng)加1指向下一條指令地址。 分析指令階段的任務(wù)是將IR中的指令操作碼譯碼，分析其指令性質(zhì)。如指令要求操作數(shù)，則尋找操作數(shù)地址。 執(zhí)行指令階段的任務(wù)是取出操作數(shù)，執(zhí)行指令規(guī)定的操作。根據(jù)指令不同還可能寫(xiě)入操作結(jié)果。 微型機(jī)程序的執(zhí)行過(guò)程實(shí)際上就是周而復(fù)始地完成這三階段操作的過(guò)程，直至遇到停機(jī)指令時(shí)才結(jié)束整個(gè)機(jī)器的運(yùn)行。1.3.4 指令示例 ORG 1000HMOV A， 5CH B0H 5CHADD A， 2EH 04H 2EHJO 100AH CAH 0AH 10HMOV 0200H， A A2H 00H 0

22、2HHLT F4H匯編語(yǔ)言源程序?qū)?yīng)機(jī)器碼地址立即數(shù)指令執(zhí)行過(guò)程圖CBABDBALU累加器ACC暫存器標(biāo)志寄存器FR寄存器組 操作控制器OC指令譯碼器ID指令寄存器IR 操作碼 , 地址碼內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器程序計(jì)數(shù)器PC地址譯碼讀控制B0H5CH04H2EH地址1001H1002H1003H內(nèi)容1000H內(nèi)存儲(chǔ)器MOV AL，5CHADD AL，2EH1CPU外CPU內(nèi)1.4 微機(jī)硬件字長(zhǎng)計(jì)算機(jī)內(nèi)部一次可處理的二進(jìn)制數(shù)的位數(shù)。取決于微處理器內(nèi)部通用寄存器的位數(shù)和數(shù)據(jù)總線的寬度。字長(zhǎng)越長(zhǎng)，則表示的數(shù)據(jù)精度越高，完成相同精度的數(shù)據(jù)運(yùn)算速度越快運(yùn)算速度常用平均運(yùn)算速度MIPS(Millio

23、ns of Instruction Per Second)和CPU的主頻表示。主頻：微處理器運(yùn)行的時(shí)鐘頻率。外頻：微處理器外部總線的頻率。早期微處理器的主頻與外部總線的頻率相同，從80486DX2開(kāi)始，主頻=外部總線頻率倍頻系數(shù)1.4.1 微機(jī)系統(tǒng)的主要性能指標(biāo)微機(jī)系統(tǒng)的主要性能指標(biāo)存儲(chǔ)器容量：內(nèi)存和外存，通常以字節(jié)為單位。內(nèi)存：微處理器的尋址空間和實(shí)際配置的存儲(chǔ)器容量(內(nèi)存條容量)。外存：硬盤(pán)容量。1K=210=1024；1M=220=1024K；1G=230=1024M；1T=240=1024G外設(shè)擴(kuò)展能力計(jì)算機(jī)系統(tǒng)配接各種外部設(shè)備的可能性、靈活性和適應(yīng)性。1.4.2 微型計(jì)算機(jī)先進(jìn)技術(shù)1

24、 微程序控制技術(shù) 根據(jù)要完成的操作控制信號(hào)編成若干“微指令”，存放在一個(gè)只讀存儲(chǔ)器里一條機(jī)器指令對(duì)應(yīng)一段微指令。運(yùn)行時(shí)，一條又一條地讀出這些微指令，從而產(chǎn)生所需要的各種操作控制信號(hào)（微操作），使相應(yīng)部件執(zhí)行所規(guī)定的操作。這種利用軟件方法來(lái)設(shè)計(jì)硬件的技術(shù)稱作“微程序控制” 2 虛擬存儲(chǔ)器技術(shù) 一種通過(guò)硬件和軟件的結(jié)合來(lái)擴(kuò)大用戶可用存儲(chǔ)空間的技術(shù)。程序預(yù)先放在外存儲(chǔ)器中，在操作系統(tǒng)的統(tǒng)一管理和調(diào)度下，按某種置換算法依次調(diào)入內(nèi)存儲(chǔ)器被CPU執(zhí)行。微型計(jì)算機(jī)先進(jìn)技術(shù)流水線技術(shù)是一種將每條指令分解為多步，并讓各步操作重疊進(jìn)行，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)。Pentium使用的6步流水線結(jié)構(gòu)（1）取指令

25、：CPU從高速緩存或內(nèi)存中取一條指令。（2）指令譯碼：分析指令性質(zhì)。（3）地址生成：很多指令要訪問(wèn)存儲(chǔ)器中的操作數(shù)，操作數(shù)的地址也許在指令字中，也許要經(jīng)過(guò)某些運(yùn)算得到。（4）取操作數(shù)：當(dāng)指令需要操作數(shù)時(shí)，就需再訪問(wèn)存儲(chǔ)器，對(duì)操作數(shù)尋址并讀出。（5）執(zhí)行指令：由ALU執(zhí)行指令規(guī)定的操作。（6）存儲(chǔ)或?qū)懟亟Y(jié)果：最后運(yùn)算結(jié)果存放至某一內(nèi)存單元或?qū)懟乩奂悠鰽中。 3 流水線技術(shù)微型計(jì)算機(jī)先進(jìn)技術(shù)4 高速緩沖存儲(chǔ)器技術(shù) 為了加快運(yùn)算速度，普遍在CPU與常規(guī)主存儲(chǔ)器之間增設(shè)了一級(jí)或兩級(jí)高速小容量存儲(chǔ)器（Cache）。將將要執(zhí)行的指令和數(shù)據(jù)復(fù)制到緩存中，加快執(zhí)行速度。動(dòng)態(tài)執(zhí)行是目前CPU主要采用的先進(jìn)技術(shù)之

26、一。采用分支預(yù)測(cè)和動(dòng)態(tài)執(zhí)行的主要目的是為了提高CPU的運(yùn)算速度。推測(cè)執(zhí)行是依托于分支預(yù)測(cè)基礎(chǔ)上的，在預(yù)測(cè)程序是否分支后所進(jìn)行的處理也就是推測(cè)執(zhí)行。推測(cè)執(zhí)行技術(shù)的核心就是取指時(shí)，在局部范圍內(nèi)預(yù)先執(zhí)行并判斷所取指令的下一條指令最有可能的位置， Pentium 4系列CPU的分支預(yù)測(cè)正確率達(dá)到了90%。 參考5 分支預(yù)測(cè)（branch prediction）和推測(cè)執(zhí)行（speculation execution）微型計(jì)算機(jī)先進(jìn)技術(shù)6 亂序執(zhí)行（out-of-order execution）CPU根據(jù)各單元電路的空閑狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路執(zhí)行。當(dāng)

27、然在各單元不按規(guī)定順序執(zhí)行完指令后還必須由相應(yīng)電路再將運(yùn)算結(jié)果重新按原來(lái)程序指定的指令順序排列后才能返回程序。這種將各條指令不按順序拆散后執(zhí)行的運(yùn)行方式就叫亂序執(zhí)行（也有叫錯(cuò)序執(zhí)行）技術(shù)。RISC的指令簡(jiǎn)單，CPU在每一周期的任務(wù)單純，因此CPU結(jié)構(gòu)簡(jiǎn)單，有利于流水作業(yè)。從Pentium Pro開(kāi)始，x86CPU都采用RISC內(nèi)核+ CISC到RISC譯碼器的結(jié)構(gòu)。 當(dāng)今多媒體信息處理對(duì)微機(jī)處理高速數(shù)據(jù)流提出了更新、更高要求。為滿足這一要求，在微處理器中加入了新的用于多媒體處理的指令和數(shù)據(jù)類型，支持單指令多數(shù)據(jù)，支持并行處理。7 CISC指令集加RISC微結(jié)構(gòu)8 多媒體技術(shù)1.4.3 微機(jī)系統(tǒng)

28、組成微機(jī)主板電源、機(jī)箱外圍設(shè)備外部設(shè)備外存儲(chǔ)器模擬量I/O：A/D、D/A轉(zhuǎn)換器、開(kāi)關(guān)量I/O過(guò)程I/O通道微處理器內(nèi)存儲(chǔ)器I/O接口電路系統(tǒng)總線算術(shù)邏輯單元控制器寄存器陣列只讀存儲(chǔ)器（ROM）隨機(jī)存儲(chǔ)器（RAM）高速緩存（Cache）并行輸入/輸出接口串行輸入/輸出接口磁盤(pán)、磁帶光盤(pán)、U盤(pán)PC總線、ISA、EISA、PCI、AGP鍵盤(pán)、鼠標(biāo)、觸摸屏、掃描儀、顯示器、打印機(jī)、繪圖儀、數(shù)碼相機(jī)輸入/輸出設(shè)備1 存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)的存儲(chǔ)和記憶部件，用來(lái)存儲(chǔ)數(shù)據(jù)和程序。 內(nèi)存單元與地址計(jì)算機(jī)的內(nèi)存儲(chǔ)器是由若干內(nèi)存單元組成的，每個(gè)內(nèi)存單元存放一個(gè)字節(jié)的二進(jìn)制信息。內(nèi)存單元的總數(shù)目叫內(nèi)存容量；計(jì)算機(jī)中

29、每個(gè)內(nèi)存單元有惟一的地址，CPU通過(guò)地址對(duì)指定單元的數(shù)據(jù)進(jìn)行訪問(wèn)（讀寫(xiě)）；內(nèi)存容量的大小由CPU的尋址空間決定。尋址空間=2n。 內(nèi)存操作讀操作CPU將內(nèi)存單元的內(nèi)容讀入到CPU；寫(xiě)操作CPU將數(shù)據(jù)寫(xiě)到內(nèi)存單元。 內(nèi)存分類 ROM、RAM 每個(gè)內(nèi)存單元有一個(gè)地址，每個(gè)地址的內(nèi)存單元可存放1字節(jié)的數(shù)據(jù)內(nèi)存單元的地址和內(nèi)容是不同的概念8086: 220=1MBPII: 236=64GB2外設(shè)及輸入輸出接口1.4.4微機(jī)系統(tǒng)組成結(jié)構(gòu)舉例 典型結(jié)構(gòu)是主板+CPU+存儲(chǔ)器+外設(shè)。主板及其上的邏輯芯片組承擔(dān)各部件總線連接和邏輯控制的作用。Pentium III550MHzL1Cache550MHzL2Ca

30、che處理機(jī)總線 100MHzPCI 總線 33MHzPCI 插槽IDE2南橋PIIX4ECMOS & RTCUSBIDE1硬盤(pán)光驅(qū)超級(jí)I/OCOM1COM2LPT1ROM BIOS軟驅(qū)鍵盤(pán)鼠標(biāo)打印機(jī)MODEM北橋440BXAGP100MHz內(nèi)存條顯示器66MHz顯卡ISA 插槽ISA總線 8MHzIntel925X芯片組Intel Pentium Intel Pentium Intel Pentium 4AMD K6-2Intel Pentium 4 3.0GHz (2002/4)微處理器P4EE 與Intel925X芯片組（南北橋）采用I 925X的主板800 MHz系統(tǒng)總線 支持HT 雙通道DDR2（Max 8GB） PCI Express USB2.0*8SATA/150 *44條DDR2內(nèi)存插槽 在雙通道內(nèi)存模式下925x芯片組最高可以提供8.5GB/s的帶寬PC8374L Super I/O芯片具備風(fēng)扇監(jiān)控和控制功能，具備Heceta6