RF講座三PLL頻率合成技術(shù)解析課件

1、專題三：PLL頻率合成技術(shù)第1頁，共65頁。一、頻率合成技術(shù)概述二、PLL基本原理三、PLL頻率合成器第2頁，共65頁。一、頻率合成技術(shù)概述1.1 頻率合成器的作用1.2 頻率合成器的分類1.3 頻率合成器的主要技術(shù)指標(biāo)第3頁，共65頁。1.1 頻率合成器的作用 為實(shí)現(xiàn)高質(zhì)量的無線通信，抗干擾，近代通信系統(tǒng)往往要求通信機(jī)具有大量的、可供用戶選擇的、能迅速更換的頻率穩(wěn)定度和精度很高的載波信號頻率。 晶體振蕩器雖然頻率穩(wěn)定度和精度很高，但其頻率值只能在很小范圍內(nèi)微調(diào)。 頻率合成器作用：利用一個(gè)或多個(gè)基準(zhǔn)頻率，產(chǎn)生一系列等間隔的離散頻率。這些頻率的頻率穩(wěn)定度和精度均和基準(zhǔn)頻率的相同，且頻率轉(zhuǎn)換的時(shí)間

2、很短。第4頁，共65頁。1.2 頻率合成器的分類利用倍頻、分頻、混頻等方法直接產(chǎn)生。信號質(zhì)量較差。直接頻率合成器間接頻率合成器（即鎖相頻率合成器）直接數(shù)字頻率合成器DDS利用鎖相技術(shù)實(shí)現(xiàn)。結(jié)構(gòu)簡單、輸出頻率成分頻譜純度高，控制方便等優(yōu)點(diǎn)?；谌珨?shù)字技術(shù)。輸出頻率可高達(dá)幾百M(fèi)Hz。它由參考時(shí)鐘、相位累加器、只讀存儲、DAC和濾波器等組成。第5頁，共65頁。1.3 頻率合成器的主要技術(shù)指標(biāo)1. 頻率范圍2. 頻率間隔fo（又稱分辨率）相鄰頻率之間的最小間隔輸出最低頻率fomin和最高頻率fomax之間的變化范圍。如VHF波段的調(diào)頻通信機(jī)頻率間隔為25kHz/12.5kHz/5kHz。目前PLL頻率

3、合成器可做到100kHz/10Hz/1Hz ，而DDS合成器可做到1Hz以下實(shí)際中每個(gè)分波段由一個(gè)VCO來滿足分波段頻率范圍 第6頁，共65頁。頻率穩(wěn)定度指：在規(guī)定的觀測時(shí)間內(nèi)，合成器輸出頻率偏離標(biāo)稱值的程度。一般用偏離值與輸出頻率的相對值來表示。頻率準(zhǔn)確度指：實(shí)際工作頻率與標(biāo)稱頻率值之差，又稱頻率誤差。3. 頻率轉(zhuǎn)換時(shí)間ts從一個(gè)工作頻率轉(zhuǎn)換到另一個(gè)工作頻率，并達(dá)到穩(wěn)定工作所需要的時(shí)間。它包含電路延遲時(shí)間和PLL捕捉時(shí)間。4. 頻率穩(wěn)定度和準(zhǔn)確度換頻時(shí)間ts對不同的合成方式是完全不同的： 模擬直接合成法：ms級以下甚至到s級； DDS：納秒級（1ns=10-9s） PLL頻率合成：頻率合成器

4、中輸出頻率的穩(wěn)定度主要取決于參考頻率的穩(wěn)定度。第7頁，共65頁。5. 頻譜純度 指輸出信號接近正弦波的程度。用有用信號電平與各寄生頻率分量總電平之比的分貝值表示。多數(shù)來源于混頻器。對稱分布于有用信號兩側(cè)由放大器的非線性特性產(chǎn)生PLL中主要來自VCO；DDS中來自內(nèi)部器件的非相干噪聲。第8頁，共65頁。二、PLL基本原理2.1 鎖相環(huán)路基本組成2.2 鎖相環(huán)路的基本工作原理2.3 鎖相環(huán)路的捕捉與跟蹤2.4 鑒相器（PD） 2.5 壓控振蕩器（VCO）2.6 環(huán)路濾波器（LF）2.7 PLL特性和應(yīng)用第9頁，共65頁。2.1 鎖相環(huán)路基本組成鑒相器（PD）：用以比較ui、 uo相位，輸出反映相位

5、誤差的電壓uD(t)環(huán)路濾波器（LF）： 用以濾除誤差信號中的高頻分量和噪聲，提高系統(tǒng)穩(wěn)定性。壓控振蕩器（VCO）： 在uC(t)控制下輸出相應(yīng)頻率 fo第10頁，共65頁。2.2 鎖相環(huán)路的基本工作原理若wi wo，則ui(t)和uo(t)之間產(chǎn)生相位變化 uD(t) 與瞬時(shí)誤差相位成正比uc(t)濾除了高頻分量和噪聲 wo ，去接近wi 最終使 wi = wo，相位誤差為常數(shù)，環(huán)路鎖定，這時(shí)的相位誤差稱為剩余相位誤差或穩(wěn)態(tài)相位誤差。第11頁，共65頁。2.3 鎖相環(huán)路的捕捉與跟蹤捕捉過程：由失鎖進(jìn)入鎖定的過程（失鎖 鎖定） 環(huán)路捕捉帶：能夠由失鎖進(jìn)入鎖定的最大輸入固有頻差，常用p表示跟蹤過

6、程：若環(huán)路初始狀態(tài)是鎖定的，因某種原因使頻率發(fā)生變化，環(huán)路通過自身的調(diào)節(jié)來維持鎖定的過程。由失鎖進(jìn)入鎖定的過程（鎖定 維持鎖定)跟蹤帶（同步帶）：能夠保持跟蹤的輸入信號頻率與壓控振蕩器頻率最大頻差范圍，常用H表示第12頁，共65頁。當(dāng) wi 從低頻至高頻緩慢變化時(shí)未加控制電壓(即uD(t) = 0)時(shí)的VCO振蕩頻率uD(t)Owo0wawi失鎖鎖定wb失鎖當(dāng) wi 從高頻至低頻緩慢變化時(shí)wc鎖定wd捕捉帶同步帶wPwH通常捕捉帶小于同步帶捕捉帶與同步帶第13頁，共65頁。在鎖定（同步）狀態(tài)下，始終有o = i。這時(shí)如果用示波器觀察 ui與uo，兩個(gè)波形都是清晰穩(wěn)定的。uiuo第14頁，共65

7、頁。2.4 鑒相器（PD）模擬鑒相器（乘積型鑒相器和疊加型鑒相器）鑒相靈敏度，單位為V/rad第15頁，共65頁。CD4046為例來說明其原理 為數(shù)字PLL。內(nèi)有兩個(gè)PD、VCO、緩沖放大器、輸入信號放大與整形電路、內(nèi)部穩(wěn)壓器等。 具有電源電壓范圍寬（515V）、功耗低、輸入阻抗高等優(yōu)點(diǎn)。工作頻率01MHz 內(nèi)部VCO產(chǎn)生50%占空比的方波。輸出電平可與TTL電平或CMOS電平兼容。 具有相位鎖定狀態(tài)指示數(shù)字鑒相器第16頁，共65頁。CD4046內(nèi)部結(jié)構(gòu)與外引腳排列第17頁，共65頁。信號輸入端：允許輸入0.1V左右的小信號或方波，經(jīng)A1放大和整形，提供滿足PD要求的方波。 PD由異或門構(gòu)成，

8、具有三角形鑒相特性。它要求兩個(gè)輸入信號均為50%占空比的方波。確定低通型比例積分濾波器的截止頻率確定VCO頻率范圍。R1控制最高頻率，R2控制最低頻率。 R2=時(shí)，頻率為零。無輸入信號時(shí)， PD將VCO調(diào)整到最低頻率。第18頁，共65頁。異或門鑒相器（PD）refoutPDoutPD的直流輸出與相位差e成正比PD的輸出與輸入信號的占空比有關(guān)peVp/2經(jīng)積分器之后的平均輸出第19頁，共65頁。PD為帶充電泵的鑒頻鑒相器，輸入信號只在上升沿起作用，故該P(yáng)D能處理非常窄的脈沖。邊沿觸發(fā)鑒相器（PD）第20頁，共65頁。充電泵PLL充電泵的作用就是將數(shù)字比相器輸出的邏輯組態(tài)轉(zhuǎn)變?yōu)槟M量，從而對積分電

9、路進(jìn)行充放電，獲得VCO控制電壓frfp時(shí)，Pch導(dǎo)通，PDout為高電平（LF充電，且持續(xù)高電平）frfp時(shí)，Nch導(dǎo)通，PDout為低電平（LF放電，且持續(xù)低電平）fr=fp時(shí)：ur相位超前up ， PDout為高電平（LF充電） ur相位滯后up ， PDout為低電平（LF放電） ur相位相同up ， PDout為高阻（環(huán)路與恒流源分離，保持沖點(diǎn)電壓）第21頁，共65頁。PD稱為鑒頻鑒相器，因?yàn)椋簅uD(t)鑒相區(qū)鑒頻區(qū)鑒頻區(qū)Udm Udmfr fpfr = fp輸出與uD(t)無關(guān)鑒相特性e(t)22 可見兩個(gè)PD原理不一樣。通常輸入信噪比以及固有頻差較小時(shí)采用PD，而輸入信噪比較高

10、或固有頻差較大時(shí)，采用PD (鑒頻器門限較高 )當(dāng)環(huán)路存在頻差時(shí)，VCO控制電壓迅速地向最大或最小值跳變，從而控制VCO的頻率迅速地向最小頻差方向變化。故電路起到了鑒頻的作用。這樣可使： PLL有較快的鎖定時(shí)間 避免被鎖定于諧波之上 第22頁，共65頁。2.5 壓控振蕩器（VCO）電壓頻率轉(zhuǎn)換器件類型分立器件：變?nèi)荻O管三點(diǎn)式LC振蕩器、VCXO集成電路：NE566/NE8038/XR-2206/MC5658/MC1648PLL中自帶： NE565/NE562/NE564/CD4046VCO的控制特性Ao為控制靈敏度或稱增益系數(shù)，單位是rad/sV第23頁，共65頁。TK2107TK7108第

11、24頁，共65頁。KENWOOD TK2107 VCO電路第25頁，共65頁。KENWOOD TK7108 VCO電路第26頁，共65頁。由MC1648構(gòu)成的VCO：信號鎖定+FM第27頁，共65頁。設(shè)計(jì)VCO時(shí)應(yīng)考慮的參數(shù)頻率偏移量：有足夠的頻率偏移量，至少與PLL的調(diào)控范圍相等頻率穩(wěn)定性：應(yīng)有較好的短程穩(wěn)定性，以減小相位噪聲，可采用高Q值的諧振回路；若不考慮頻率偏移量，可采用VCXO壓控靈敏度：壓控靈敏度應(yīng)足夠高反應(yīng)速度：反應(yīng)速度要快頻率電壓特性：必須為線性關(guān)系信號頻譜純度：應(yīng)為正弦波采用屏蔽措施第28頁，共65頁。過濾誤差信號中的高頻分量抑制噪聲的干擾影響環(huán)路的穩(wěn)定性以及鎖定頻率的快慢與

12、范圍LF越大切換速度越快，在環(huán)路頻帶內(nèi)，相位噪聲變?。籐F太低，則不能跟蹤VCO的漂移，環(huán)路就不穩(wěn)定；若減小LF，則基準(zhǔn)信號泄漏就少環(huán)路衰減系數(shù)太小，環(huán)路有可能會振蕩2.6 環(huán)路濾波器作用：RC低通網(wǎng)絡(luò)第29頁，共65頁。(a) RC積分濾波器(b) 比例積分濾波器(c) 有源比例積分濾波器三種常用的環(huán)路濾波器相位滯后網(wǎng)絡(luò)，少用 相位滯后超前網(wǎng)絡(luò)，與充電泵電路配合使用，常用 相位滯后超前網(wǎng)絡(luò)，有放大作用，但會引入噪聲（應(yīng)選擇低噪聲運(yùn)放），適合于高控制電壓的寬帶VCO，常用A第30頁，共65頁。當(dāng)鑒相器為雙端輸出R、v時(shí)，采用差動(dòng)輸入的有源比例積分濾波器第31頁，共65頁。為了抑制更多的高頻分量

13、，可采用較高階次的濾波網(wǎng)絡(luò)采用高質(zhì)量的電容，減小基準(zhǔn)信號的泄漏為了減小噪聲，應(yīng)采用低噪聲運(yùn)放低通截止頻率決定于參考頻率的高低，通常取在120kHz，不能太低，否則鎖定時(shí)間會變長！加強(qiáng)電源濾波適當(dāng)采用0歐姆電阻，抑制噪聲可采取輔助捕獲措施，如變帶寬，擴(kuò)大捕獲帶設(shè)計(jì)環(huán)路濾波器應(yīng)注意的問題第32頁，共65頁。Fujitsu PLL Loop Filter Calculations請參考：Super PLL Application Guide第33頁，共65頁。 為了加速鎖定，采用非線性濾波，實(shí)現(xiàn)變帶寬。失鎖時(shí)，D1和D2分別導(dǎo)通，R1被短路，帶寬加大，捕獲帶等于同步帶。鎖定時(shí)D1、D2截止，環(huán)路帶寬

14、恢復(fù)到原來的值。濾波獨(dú)石電容，性能穩(wěn)定，高頻性能好，濾波第34頁，共65頁。KENWOOD TK7108 充電泵及環(huán)路濾波器電路頻率間隔可達(dá)5kHz第35頁，共65頁。KENWOOD TK2107 環(huán)路濾波器電路第36頁，共65頁。環(huán)路濾波器也可以用廠家免費(fèi)提供的軟件工具進(jìn)行簡單設(shè)計(jì)，如：EASY PLL： /appinfo/wireless第37頁，共65頁。 環(huán)路鎖定時(shí)，VCO輸出頻率能在一定范圍內(nèi)跟蹤輸入信號頻率的變化 可以實(shí)現(xiàn)高頻窄帶帶通濾波2.7 PLL的基本特性和應(yīng)用特性環(huán)路鎖定時(shí)，鑒相器的兩個(gè)輸入信號頻率相等頻率跟蹤特性窄帶濾波特性PLL的應(yīng)用跟蹤濾波器、鎖相接收機(jī)（當(dāng)接收信號頻

15、率漂移較嚴(yán)重時(shí)）調(diào)制器與解調(diào)器載波同步頻率合成第38頁，共65頁。三、PLL頻率合成器3.1 簡單鎖相頻率合成器3.2 吞脈沖鎖相頻率合成器3.3 MB1504應(yīng)用舉例 3.4 如何調(diào)試PLL頻率合成器3.5 RF Layout for Good Results3.6 Measurement Hints 第39頁，共65頁。3.1 簡單鎖相頻率合成器晶體振蕩器參考分頻器RPDLFVCO分頻器 Nfsfs/Rfrfofo/N環(huán)路鎖定時(shí)fr = fs / R = fo / N故得fo = N fs/ R = N fr改變N可得不同輸出頻率。頻率分辨率為fr第40頁，共65頁。CD4046組成的頻率

16、合成器實(shí)例參考分頻器由12級二進(jìn)制計(jì)數(shù)器構(gòu)成。取分頻比 R = 28 = 256，則得頻率間隔為： fr = 1024k/256 = 4kHzN分頻器采用可編程分頻器CC40103構(gòu)成。圖中N=29第41頁，共65頁。CD4046組成的頻率合成器實(shí)例第42頁，共65頁。單環(huán)鎖相頻率合成器存在的問題1. 頻率間隔不能很小 fr 小時(shí)，環(huán)路濾波器的帶寬也要小（帶寬需小于fr ，以濾除PD輸出信號中的參考頻率及其諧波分量），這使頻率轉(zhuǎn)換時(shí)的環(huán)路捕捉時(shí)間或跟蹤時(shí)間加長，即減小頻率間隔與減小頻率轉(zhuǎn)換時(shí)間是矛盾的。 另外， fr 小不利于抑制由VCO引入的噪聲。2. 鎖相環(huán)路內(nèi)接入分頻器后，環(huán)路增益下降為

17、原來1/N。對 于輸出頻率高、頻率覆蓋范圍寬的合成器，當(dāng)要求頻率 間隔很小時(shí)，N的變化范圍將很大，這將使環(huán)路增益 也大幅度變化，從而影響環(huán)路的動(dòng)態(tài)性能。3. 輸出頻率受到可編程分頻器（頻率在幾十MHz）的限制，比較低。第43頁，共65頁。2. 減小頻率間隔而不降低 fr 改進(jìn)思路3. 由于固定分頻器速度遠(yuǎn)比程序分頻器的高，故采用由固 定分頻器與程序分頻器組成的吞脈沖可變分頻器，可既獲得小的頻率間隔，又顯著提高輸出頻率。采用多環(huán)式鎖相頻率合成器構(gòu)成吞脈沖鎖相頻率合成器1. 采用高速前置分頻器，如MC12022/MC12032/uPB571等第44頁，共65頁。規(guī)定主計(jì)數(shù)器的模N輔助計(jì)數(shù)器的模A吞

18、脈沖計(jì)數(shù)器 程序計(jì)數(shù)器 3.2 吞脈沖鎖相頻率合成器吞脈沖可變分頻器組成 兩種計(jì)數(shù)模式的固定分頻器：控制電平為H時(shí)，分頻比為（P+1）；控制電平為L時(shí)，分頻比為P。第45頁，共65頁。工作過程：主計(jì)數(shù)器也繼續(xù)計(jì)數(shù)，直至計(jì)滿N個(gè)脈沖后，使模式控制電路輸出恢復(fù)為高電平、雙模分頻器分頻比恢復(fù)為（P1），電路進(jìn)入下一個(gè)計(jì)數(shù)周期。吞脈沖計(jì)數(shù)器 程序計(jì)數(shù)器 計(jì)數(shù)開始時(shí)，設(shè)模式控制電路輸出為高電平1，則雙模分頻器和主、輔計(jì)數(shù)器在輸入脈沖作用下同時(shí)計(jì)數(shù)，當(dāng)輔助計(jì)數(shù)器計(jì)滿A個(gè)脈沖時(shí)，使模式控制電路輸出低電平0，使輔助計(jì)數(shù)器停止計(jì)數(shù)，同時(shí)使雙模分頻器分頻比變?yōu)镻，繼續(xù)工作，第46頁，共65頁。分頻器比：吞脈沖計(jì)數(shù)

19、器 程序計(jì)數(shù)器 在一個(gè)計(jì)數(shù)周期內(nèi)，總脈沖計(jì)數(shù)量為n = (P+1)A + P (N-A) = PN+A吞脈沖可變分頻器的分頻比為 ： f0/ f0 =1/(PN+A) N、A均為整數(shù)0、1、2且NA第47頁，共65頁。f0 = (PN+A) fr 吞脈沖可變分頻器吞脈沖鎖相頻率合成器組成框圖：第48頁，共65頁。最高工作頻率520MHz片內(nèi)集成預(yù)置分頻器輸入信號的幅度不低于200mVP-P，典型值為400mVP-P工作電壓為2.75.5V串行輸入的18位可編程分頻器一個(gè)7位吞脈沖計(jì)數(shù)器（A）一個(gè)11位可編程計(jì)數(shù)器（N）串行輸入的15位可編程參考分頻器一個(gè)14位可編程參考計(jì)數(shù)器（R）一位預(yù)置分頻

20、比選擇器（P）兩種相位檢測輸出片上雙極性充電泵外加充電泵輸出 3.3吞脈沖鎖相頻率合成器應(yīng)用舉例（MB1504）第49頁，共65頁。15位可編程參考分頻器高電平或開路時(shí)數(shù)據(jù)鎖存允許預(yù)分頻器分頻值1：32；0：64第50頁，共65頁。18位吞脈沖可編程分頻器上升沿有效第51頁，共65頁。充電泵電源輸入充電泵輸出PD輸出鎖定：高阻失鎖：低電平預(yù)分頻(VCO)信號輸入外部充電泵輸出可編程分頻器輸出，PD輸入監(jiān)視端可編程參考分頻器輸出， PD輸入監(jiān)視端數(shù)據(jù)鎖存允許串行數(shù)據(jù)輸入時(shí)鐘輸入，上升沿有效控制特性反相端，0時(shí)充電泵和PD輸出特性反相管腳定義 第52頁，共65頁。串行數(shù)據(jù)輸入使用Data/Cloc

21、k/LE端Clock上升沿觸發(fā)LE為數(shù)據(jù)鎖存使能，高電平或開路為有效第53頁，共65頁。PROGRAMMABLE REFERENCE DIVIDERThe programmable reference divider consists of a 16-bit shift register, 15-bit latch and 14-bit reference counter. Serial 16-bit data format is shown below.1：預(yù)分頻比320：預(yù)分頻比64控制位，H第54頁，共65頁。PROGRAMMABLE DIVIDER a 19-bit shift reg

22、ister, 18-bit latch, 7-bit swallow counter and 11-bit programmable counter.控制位，LAN第55頁，共65頁。鑒相特性FC引腳具有比較器反相特性，其電平?jīng)Q定內(nèi)部充電泵輸出特性Do和相位檢測器的輸出（R、P）特性 。FC的狀態(tài)應(yīng)依VCO特性設(shè)置 VCO特性如時(shí)，F(xiàn)C置高電平或懸空；VCO特性如時(shí)，F(xiàn)C置低電平第56頁，共65頁。MB1504應(yīng)用電路1（C150對講機(jī)采用）第57頁，共65頁。MB1504應(yīng)用電路2（HX260V對講機(jī)采用）第58頁，共65頁。MB1504應(yīng)用電路3 快速校正電路，可對R8和R3作適當(dāng)?shù)恼{(diào)整。

23、若斷開，會影響電路的穩(wěn)定性第59頁，共65頁。頻率的計(jì)算 R為參考分頻器分頻比；A為吞脈沖計(jì)數(shù)器值，N為程序計(jì)數(shù)器值，且NA； P為預(yù)分頻比對MB1504：例：采用12MHz晶振作為標(biāo)準(zhǔn)頻率 R的范圍為816383，取R=1200，fr=10kHz; P=64，N=124，A=0第60頁，共65頁。Programming Example:FM Broadcast Receiver Local Oscillator Design CriteriaFrequency Range: 87.9 MHz to 107.9 MHzChannel Spacing: 200 kHzIF: 10.7 MHzRe

24、ference Oscillator: 40 MHzHigh Side Injection請參考：Super PLL Application Guide第61頁，共65頁。3.4 如何調(diào)試PLL頻率合成器 參考分頻器是否可靠工作；參考振蕩器工作是否正常，頻率和幅度是否正常（可采用TCXO，頻率穩(wěn)定度高，相位噪聲低）參考分頻器輸出信號是否正確（fr腳信號頻率是否與設(shè)計(jì)一致）VCO工作是否正確 壓控特性曲線與PD的極性設(shè)定是否相符？（重新設(shè)置FC ）VCO是否位于正確的頻率上（應(yīng)使VCO在期望的工作頻率上起振）變?nèi)荻O管的控制偏壓不宜近于0分頻器工作是否正確 VCO輸出的幅度是否足以驅(qū)動(dòng)分頻器？（

25、45.5v供電：-46dBm)是否采用了正確的數(shù)值對分頻器進(jìn)行編程？（可輸入確定頻率的高頻信號到前置分頻器）環(huán)路濾波器工作是否正確帶寬是否合適，是否存在漏電、有無串音（電路板設(shè)計(jì)不良引起）PD和充電泵工作是否正確充電泵電流是否合適（不能太低）第62頁，共65頁。3.5 RF Layout for Good ResultsRF signal traces should be kept short, and where possible, terminated with 50Careful decoupling of the power supplies is also important. Bo

26、th largevalue and small-value decoupling capacitors should be placed as close as possible to the IC power-supply pins.The ground connection should be laid out as a “ground plane” to avoid generating stray inductance that can negate the effect of the capacitors, or worse, generate a resonant circuit that can lead to parasitic oscillations. Connecting to the ground plane from the bond pin can have an inductance of 1 nH.The synthesizer supply should be sepa