全加器與全減器設(shè)計(jì)

1、學(xué)校代碼：學(xué)號：合肥騫院Hefei University數(shù)電設(shè)計(jì)報(bào)告NUMBER OF ELECTRICAL DESIGNREPORT設(shè)計(jì)題目：全加器與全減器設(shè)計(jì)學(xué)位類別：工學(xué)學(xué)士年級專業(yè)(班級)：電子信息工程 1班作者姓名：湯家映( 1405011019 )、宋道遠(yuǎn)( 1405011020 )、朱亞東(1405011022 )導(dǎo)師姓名：譚敏完成時(shí)間： 2015-5-17全加器與全減器設(shè)計(jì)全加器與全減器設(shè)計(jì)目錄 TOC o 1-5 h z HYPERLINK l bookmark12 o Current Document 一、設(shè)計(jì)任務(wù) 2.用組合邏輯電路設(shè)計(jì)1位二進(jìn)制全加器與全減器 2.用雙8

2、選1數(shù)據(jù)選才i器 74LS151設(shè)計(jì)1位二進(jìn)制全加器與全減器 2.用廣義譯碼器 VHDL語言設(shè)計(jì) 1位二進(jìn)制全加器與全減器 2 HYPERLINK l bookmark14 o Current Document 、設(shè)計(jì)過程 2.用組合邏輯電路設(shè)計(jì)1位二進(jìn)制全加器與全減器 2(1)進(jìn)行邏輯抽象，建立真值表 2(2)畫出卡諾圖 2(3)畫出邏輯電路 3.用雙8選1數(shù)據(jù)選才i器 74LS151設(shè)計(jì)1位二進(jìn)制全加器與全減器 3(1)邏輯問題進(jìn)行抽象，列出真值表 3(2)歹U出函數(shù)表達(dá)關(guān)系 4(3)用數(shù)據(jù)選擇器74LS151畫出邏輯電路圖 4.用廣義譯碼器 VHDL語言設(shè)計(jì) 1位二進(jìn)制全加器與全減器 5

3、 HYPERLINK l bookmark16 o Current Document 三、總結(jié) 6全加器與全減器設(shè)計(jì)一、設(shè)計(jì)任務(wù)1、用組合邏輯電路設(shè)計(jì)1位二進(jìn)制全加器與全減器；2、用雙8選1數(shù)據(jù)選才舉器 74LS151設(shè)計(jì)1位二進(jìn)制全加器與全減器;3、用廣義譯碼器 VHDL語言設(shè)計(jì)1位二進(jìn)制全加器與全減器。:、設(shè)計(jì)過程1、用組合邏輯電路設(shè)計(jì)1位二進(jìn)制全加器與全減器（1）進(jìn)行邏輯抽象，建立真值表全加器與全減器真值表輸入輸出ABC全加器（m=。全減器（m=1）SDSD00000000011011010101101101011001010100101010101001111111（說明：當(dāng)m=1時(shí)為

4、全加器 A.B分別表示被減數(shù)和減數(shù)C表示低位向高位的借位數(shù)，S表示本位和值，D表示向高位的借位； 當(dāng)m=0時(shí)為全加器 A.B分別表示兩個(gè)加數(shù)C表示低位向高位的進(jìn)位數(shù)，S表示本位和值，D表示向高位的進(jìn)位）（2）畫出卡諾圖全加器與全減器設(shè)計(jì)的卡諾圖BCmA00011110000110011001110110101001S的卡諾圖DBCmA00011110000000010101111111100101全 加 器： m=0 時(shí)S = A二 B 二 C, D = AB AC BC = AB *AC *BC全減器：m=1 時(shí)，S = AB 出 C, D = AB + AC + BC = ABACBC(3

5、)畫出邏輯電路根據(jù)最簡邏輯表達(dá)式畫出邏輯電路圖2、用雙8選1數(shù)據(jù)選才舉器 74LS151設(shè)計(jì)1位二進(jìn)制全加器與全減器;(1)邏輯問題進(jìn)行抽象，列出真值表全加器與全減器設(shè)計(jì)全加器與全減器真值表mABCSD0000000001100010100011010100100101010110010111111000r 0010011110101110110111001011010011101001111114(說明：當(dāng)m=1時(shí)為全加器 A.B分別表示被減數(shù)和減數(shù)C表示低位向高位的借位數(shù)，S表示本位和值，D表示向高位的借位當(dāng)m=0時(shí)為全加器 A.B分別表示兩個(gè)加數(shù) C表示低位向高位的進(jìn)位數(shù)，S表示本位和值

6、，D表示向高位的進(jìn)位)(2)列出函數(shù)表達(dá)關(guān)系根據(jù)上面真值表，列出邏輯函數(shù)表達(dá)式(標(biāo)準(zhǔn)與或式)S =mABC mABC mABC mABC mABC mABC mABC mABCD =mABC mABC mABC mABC mABC mABC mABC mABC(3)用數(shù)據(jù)選擇器 74LS151畫出邏輯電路圖根據(jù)邏輯函數(shù)的標(biāo)準(zhǔn)與或式畫出邏輯電路圖INPUVCC全加器與全減器設(shè)計(jì)74151INPUTABCINPUD0VCCD1D2D3D4D5D6D7GN74151ABCD0D1D2D3D4D5D6D7GNVCCInpu I-Vee-WNMULTIPLEXERWNMULTIPLEXER3、用廣義譯碼

7、器 VHDL語言設(shè)計(jì)根據(jù)全加器與全減器的真值表編寫1位二進(jìn)制全加器與全減器VHDL程序，程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY JJ ISPORT(M,A,B,C:IN STD_LOGIC;S,D:OUT STD_LOGIC);END ENTITY JJ;ARCHITECTURE one OF JJ ISSIGNAL MABC:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINMABCS=0;DS=1;DS=1;DS=0;DS=1;DS=0;DS=0;DS=1;DS=0;DS=1;DS=1;DS=0;DS=1;DS=0;DS=0;DS=1;DNULL;END CASE;END PROCESS;END ARCHITECTURE one;三、總結(jié)本次關(guān)于全加器與全減器的設(shè)計(jì)是由本組三人共同合作配合完成，知道了合作 完成任務(wù)的重要性。通過這次課程設(shè)計(jì)，加強(qiáng)了我們思考和解決問題的能力，鞏固數(shù)字邏輯電路的 理論知識，進(jìn)一步發(fā)現(xiàn)自身的優(yōu)點(diǎn)與不足：當(dāng)面對問題時(shí)我們能冷靜的想出解決問 題的思路，同時(shí)也會去付諸實(shí)施。然而，在處理事情的過程中，也遇到了一些困難, 我們虛心的與同學(xué)討論，向老師請教?？偟膩碚f，我認(rèn)為這次的