計算機組成原理實驗報告1-單周期

1、-. z.計算機組成原理實驗報告單周期處理器開發(fā)Q:1064950364文檔目錄：功能設計說明模塊化和層次化設計說明具體模塊定義測試代碼及結(jié)果實驗完成時間安排心得體會功能設計說明1.完成的指令集:a) add，sub，and，or，slt，lw，sw，beq 和J 指令。b) 不支持溢出。2. 處理器為單周期設計。3. 功能模塊統(tǒng)一采用書上201頁的圖4-24設計，信號控制采用書上的193頁圖4-12和200頁圖4-22的真值表進展化簡。模塊化和層次化設計說明具體模塊定義數(shù)據(jù)通路：1PC模塊定義：(1) 根本描述PC 主要功能是完成輸出當前指令地址。復位后，PC指向0*0000_0000，此處

2、為第一條指令的地址。(2) 模塊接口信號名方向描述31:0addressI輸入的指令地址clkI時鐘信號rstI復位信號31:0outO輸出的指令地址3功能定義序號功能名稱功能描述1復位rst=1時，將out置為0*0000_00002輸出指令地址時鐘信號到來時，將address賦給out2NPC模塊定義：(1) 根本描述NPC 主要功能是根據(jù)當前指令是否為beq指令，輸出下一條指令的地址。該模塊調(diào)用了MU*模塊。(2) 模塊接口信號名方向描述15:0imaddrI指令的低16位zeroIALU計算結(jié)果:1表示當前兩存放器(rs,rt)值相等;0表示不相等。brI是否為beq指令。1是0否31

3、:0pcI輸入當前指令地址31:0npcO輸出下一條指令地址3功能定義序號功能名稱功能描述1輸出指令地址根據(jù)zero與br的值輸出下一條指令的地址。3ALU模塊定義：(1) 根本描述實現(xiàn)加、減、與、或、小于則賦1五種計算。(2) 模塊接口信號名方向描述2:0aluctrlIALU控制信號31:0AI rs存放器的值31:0BIrt存放器的值zeroOB=0,則zero=1;否則zero=0.31:0resultOAlu計算輸出的結(jié)果。3功能定義序號功能名稱功能描述1輸出計算結(jié)果根據(jù)alu控制信號，輸出A與B的計算結(jié)果2輸出zero假設result=0則輸出zero=1，否則輸出zero=0。4

4、MU*模塊定義：(1) 根本描述實現(xiàn)32位和5位二選一數(shù)據(jù)選擇器(2) 模塊接口信號名方向描述SIMU*控制信號31:0d0/4:0d0I MU*輸入31:0d1/4:0d1IMU*輸入31:0y/4:0yOMU*輸出3功能定義序號功能名稱功能描述1輸出d0,或d1的值S為0，y=d0;S為1，y=d1.5E*T模塊定義：(1) 根本描述將輸入的16位地址按符號位擴展為32位。(2) 模塊接口信號名方向描述15:0addrinI輸入的16位地址 31:0addroutO 輸出的32位地址3功能定義序號功能名稱功能描述1輸出擴展的32位地址.將addrin擴展為32位的addrout.6regf

5、ile模塊定義：(1) 根本描述根據(jù)輸入的兩個存放器地址，輸出相應存放器的值，根據(jù)存放器寫信號和存放器地址，將輸入的數(shù)據(jù)選擇寫入存放器。 (2) 模塊接口信號名方向描述clkI時鐘信號4:0rreg1IRs存放器地址4:0rreg2IRt存放器地址31:0rdata1ORs存放器值31:0rdata2ORt存放器值regwI寫存放器信號4:0wregIRt寫存放器地址31:0wdataI寫入存放器的信號3功能定義序號功能名稱功能描述1讀存放器數(shù)據(jù)讀rs、rt存放器的數(shù)據(jù)2向存放器寫入數(shù)據(jù)根據(jù)寫信號向存放器選擇寫入數(shù)據(jù)7im_4k模塊定義：(1) 根本描述 指令內(nèi)存大小為4K，初始化從code.

6、t*t載入指令。根據(jù)輸入的指令地址，輸出當前位置存儲的指令。 (2) 模塊接口信號名方向描述9:0addrI指令地址31:0doutO指令3功能定義序號功能名稱功能描述1載入指令初始化載入code.t*t中的指令2輸出指令根據(jù)輸入的指令地址，輸出當前指令8dm_4k模塊定義：(1) 根本描述數(shù)據(jù)內(nèi)存大小為4K，根據(jù)輸入的地址讀出數(shù)據(jù)內(nèi)存中的數(shù)據(jù)，并根據(jù)數(shù)據(jù)寫信號，將輸入的數(shù)據(jù)選擇寫入數(shù)據(jù)內(nèi)存中。 (2) 模塊接口信號名方向描述clkI時鐘信號9：0addrI 數(shù)據(jù)地址31:0dinI寫入的數(shù)據(jù) weI數(shù)據(jù)內(nèi)存寫信號31:0doutO讀出的數(shù)據(jù)3功能定義序號功能名稱功能描述1讀數(shù)據(jù)內(nèi)存數(shù)據(jù)根據(jù)輸

7、入的數(shù)據(jù)地址，讀出數(shù)據(jù)內(nèi)存的數(shù)據(jù)，讀出的數(shù)據(jù)不一定被使用，只有l(wèi)w指令才會使用。2向數(shù)據(jù)內(nèi)存寫入數(shù)據(jù)在時鐘信號到來時，根據(jù)寫數(shù)據(jù)信號，將輸入的數(shù)據(jù)選擇寫入數(shù)據(jù)內(nèi)存中。9Jump模塊定義:(1) 根本描述將輸入的低26位指令左移兩位，高四位加上pc+4的高4位，組成32位地址輸出。 (2) 模塊接口信號名方向描述25:0addrinI低26位指令31:0pcI當前PC31:0addroutO計算出的32位地址3功能定義序號功能名稱功能描述1輸出J跳轉(zhuǎn)地址輸出計算得到的32位地址，為J指令要跳轉(zhuǎn)的地址。10)ALUCtrl模塊定義:(1) 根本描述根據(jù)指令的低6位(function字段)和輸入的a

8、luop控制信號，利用真值表化簡輸出三位的ALU控制信號。真值表利用書上193頁圖4-12. (2) 模塊接口信號名方向描述5:0funcI指令低6位1:0aluopIAluop控制信號2:0aluctrlO Alu控制信號3功能定義序號功能名稱功能描述1 輸出ALU控制信號利用真值表化簡輸出ALU控制信號。11)controller模塊定義:(1) 根本描述 根據(jù)輸入的指令高6位(Op字段)，利用真值表化簡，輸出RegDst,ALUSrc,MemtoReg,RegWrite,MemWrite,Branch,J,ALUOp控制信號。真值表采用書上200頁圖4-22，再加上J指令的輸入輸出。其中

9、高阻狀態(tài)設為0。MemRead信號可以省略。 (2) 模塊接口信號名方向描述5:0OpI指令高6位 RegDstO Rd存放器控制信號 ALUSrcO ALU數(shù)據(jù)來源控制信號 MemtoRegO 數(shù)據(jù)內(nèi)存數(shù)據(jù)寫入存放器控制信號 RegWriteO 存放器寫控制信號 MemWriteO 數(shù)據(jù)內(nèi)存寫控制信號 BranchO Beq指令控制信號JO J指令控制信號1:0ALUOpO ALUOp控制信號3功能定義序號功能名稱功能描述1輸出各種控制信號根據(jù)輸入的OP，利用真值表化簡，輸出各種控制信號。測試代碼及結(jié)果測試代碼及結(jié)果：在regfile模塊初始化了17$s1，18($s2)，20($s4)號存

10、放器的值分別為8、4、12.add $s3,$s2,$s1/$s3=4+8=12sub $s5,$s4,$s3 /$s5=12-12=0beq $s3,$s4,LI /$s3=$s4,跳到LIsw $s2,1($s1)lw $s3,1($s1)LI:and $s5,$s4,$s3 /$s5=$s4&$s3=12or $s5,$s3,$s1 /$s5=$s4|$s3=12slt $s5,$s3,$s1 /$s3$s1,$s5=0sw $s2,1($s1) /存入4lw $s3,1($s1) /載入4到$s3j LI /跳轉(zhuǎn)生成的16進制文件(code.t*t)：02519820 / add $s

11、3,$s2,$s10293a822 / sub $s5,$s4,$s312740002 / beq $s3,$s4,LIae320001 / sw $s2,1($s1)8e330001 /lw $s3,1($s1)0293a824 / LI:and $s5,$s4,$s30271a825 / or $s5,$s3,$s10271a82a / slt $s5,$s3,$s1ae320001 / sw $s2,1($s1)8e330001 / lw $s3,1($s1)08100005 /j LI實驗完成時間安排實驗前2小時看了Verilog語法，并用ModelSim跑了PPT給的counter程序。實驗課上跟著教師寫了各個模塊，至此各個模塊已經(jīng)根本寫完。中午用了不到1小時寫了控制信號及頂層模塊，只剩下測試工作。中午用了大概半小時時間測試程序可以運行，完成調(diào)試。總體完成時間在10小時以內(nèi)。6、心得體會通過該實驗，對硬件編程有了更深入的理解。之前參加學校的PLD比賽賽前培訓(后來時間太緊，比賽放棄)，使用過Vivado跑了一段測試程序，當時對仿真一塊還不太懂，此