5章時(shí)序邏輯電路復(fù)習(xí)題

1、時(shí)序邏輯電路一、選擇題：TOC o 1-5 h z1、相同計(jì)數(shù)器的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比，一般情況下（）A.驅(qū)動(dòng)方程簡單B.使用觸發(fā)器個(gè)數(shù)少C.工作速度快D.以上都不對(duì)2、n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)是（）A.n個(gè)B.2個(gè)C.4個(gè)D.6個(gè)3、下圖所示波形是一個(gè)（C）進(jìn)制加法計(jì)數(shù)器的波形圖。試問它有（A）個(gè)無效狀態(tài)。A.2；B.4；C.6；D.12cp廠Q1Q2Q34、設(shè)計(jì)計(jì)數(shù)器時(shí)應(yīng)選用（）。A.邊沿觸發(fā)器B.基本觸發(fā)器C.同步觸發(fā)器D.施密特觸發(fā)器TOC o 1-5 h z5、一塊7490十進(jìn)制計(jì)數(shù)器中，它含有的觸發(fā)器個(gè)數(shù)是（）A.4B.2C.1D.66、n級(jí)觸發(fā)器構(gòu)成的

2、扭環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)是（）A.2n個(gè)B.n個(gè)C.4個(gè)D.6個(gè)7、時(shí)序邏輯電路中一定包含（）A.觸發(fā)器B.組合邏輯電路C.移位寄存器D.譯碼器8、用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到的最大計(jì)數(shù)長度為（）A.2nB.2nC.n2D.n9、有一個(gè)移位寄存器，高位在左，低位在右，欲將存放在其中的二進(jìn)制數(shù)乘上10,則應(yīng)將該寄存器中的數(shù)（）A.右移二位B.左移一位C.右移二位D.左移一位10、某時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換圖如下，若輸入序列X=1001時(shí)，設(shè)起始狀態(tài)為S1,則輸出序列Z=X/Z()0/11/0S1S20/01/1A.0101B.1011C.0111D.100011、一位8421BCD碼計(jì)數(shù)

3、器至少需要（）個(gè)觸發(fā)器A.4B.3C.5D.1012、利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法有（ABC）A.復(fù)位法B.預(yù)置數(shù)法C.級(jí)聯(lián)復(fù)位法TOC o 1-5 h z13、在移位寄存器中采用并行輸出比串行輸出（）。A.快B.慢C.一樣快D.不確定14、用觸發(fā)器設(shè)計(jì)一個(gè)24進(jìn)制的計(jì)數(shù)器，至少需要（）個(gè)觸發(fā)器。A.5B.4C.6D.315、在下列邏輯電路中，不是組合邏輯電路的有（）。A.寄存器B.編碼器C.全加器D.譯碼器16、一個(gè)4位移位寄存器可以構(gòu)成最長計(jì)數(shù)器的長度是（）。A.15B.12C.8D.1617、有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖C

4、P作用下，四位數(shù)據(jù)的移位過程是（）。A.1011-0110-1100-10000000B.1011-0101.1011-0111-111011011011D.1011110111101111-111118、時(shí)鐘RS觸發(fā)器的觸發(fā)時(shí)刻為（）A.CP=0期間B.CP=1期間C.CP上升沿D.CP下降沿19、若有一個(gè)N進(jìn)制計(jì)數(shù)器，用復(fù)位法可以構(gòu)成M進(jìn)制計(jì)數(shù)器，則“（）N。A.C.=20、一個(gè)四位二進(jìn)制碼減法計(jì)數(shù)器的起始值為1001,經(jīng)過100個(gè)時(shí)鐘脈沖作用之后的值為：（）A.0101B.0100C.1101D.1100二、填空題：1、某移位寄存器的時(shí)鐘脈沖頻率為100KH

5、z，欲將存放在該寄存器中的數(shù)左移8位,完成該操作的時(shí)間為。（8X10-5S）2、利用四位可逆移位寄存器串行輸入寄存1100，左移時(shí)首先輸入數(shù)碼，右移時(shí)首先輸入數(shù)碼。（1；0。3、時(shí)序邏輯電路在結(jié)構(gòu)上包含和兩部分。（組合邏輯電路；存儲(chǔ)電路）4、時(shí)序邏輯電路的特點(diǎn)是，任意時(shí)刻的輸出不僅取決于該時(shí)刻的，還與電路的有關(guān)。（輸入信號(hào)，原狀態(tài)）5、在同步計(jì)數(shù)器中，各觸發(fā)器的CP輸入端應(yīng)接時(shí)鐘脈沖。（統(tǒng)一的）6、四位雙向移位寄存器T4194的功能表如表所示。由功能表可知，要實(shí)現(xiàn)保持功能，應(yīng)使，當(dāng)R1，S=1，D1SiSo工作狀態(tài)S0=0時(shí)，電路實(shí)現(xiàn)功能。0XX0100保持（R=1，S=S0=0；左移）D10

6、101右移110左移111幷訐卅出7、移位寄存器不但可,而且還能對(duì)數(shù)據(jù)進(jìn)行。（移位，串并轉(zhuǎn)換）8、電路如下圖所示，若輸入CP脈沖頻率為20KHZ,則輸出F的頻率為。（5KHZ）1CPJQF1F2KQKQ圖（一）9、時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序邏輯電路和時(shí)序邏輯電路。（同步、異步）10、某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，試問該計(jì)數(shù)器是一個(gè)進(jìn)制法計(jì)數(shù)器,它有個(gè)有效狀態(tài)，個(gè)無效狀態(tài)，該電路自啟動(dòng)。若用JK觸發(fā)器組成，至少要個(gè)JK觸發(fā)器。（7；減法；7；1；能；3）11、將D觸發(fā)器的D端與它的Q端連接，假設(shè)Q（t）=0，則經(jīng)過100個(gè)脈沖作用后，它的狀態(tài)Q為。（0）12、要構(gòu)成5進(jìn)

7、制計(jì)數(shù)器，至少需要個(gè)觸發(fā)器，其無效狀態(tài)有個(gè)。（3；3）13、利用四位右移寄存器串行輸入寄存1010，清零之后應(yīng)首先輸入，當(dāng)輸入三個(gè)數(shù)碼（已發(fā)出3個(gè)寄存指令）時(shí)，電路（觸發(fā)器自左至右）狀態(tài)為。（0；0100）14、組合邏輯門電路在功能上的特點(diǎn)是任何時(shí)刻的輸出狀態(tài)直接是由與電路原來的狀態(tài)。而時(shí)序電路的輸出狀態(tài)不僅與同一時(shí)刻的輸入狀態(tài)有關(guān)而且與電路的原狀態(tài)有關(guān)。觸發(fā)器實(shí)質(zhì)上就是一種功能最簡單的（組合電路還是時(shí)序電路）。（當(dāng)時(shí)的輸入信號(hào)決定；無關(guān)；時(shí)序電路）15、是對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)，具有計(jì)數(shù)功能的電路。（計(jì)數(shù)器）16、寄存器的功能是。例如在計(jì)算機(jī)中，需要它存儲(chǔ)要參加運(yùn)算的數(shù)據(jù)。（記憶多位二進(jìn)制數(shù)）

8、17、N位二進(jìn)制計(jì)數(shù)器可累計(jì)脈沖最大數(shù)為；構(gòu)成異步二進(jìn)制計(jì)數(shù)器的觸發(fā)器為觸發(fā)器；如果由下降沿有效的觸發(fā)器構(gòu)成異步二進(jìn)制加法計(jì)數(shù)器，其內(nèi)部聯(lián)接規(guī)律為；單純四位扭環(huán)形移位寄存器最低位觸發(fā)器的輸入端與最高位的端相連。（2n；邊沿；前級(jí)的Q端接后級(jí)的CP端；Q）18、某移位寄存器的時(shí)鐘脈沖頻率為100KHz，欲將存放在該寄存器中的數(shù)左移8位，完成該操作的時(shí)間為。（8X10-5秒）19、在各種寄存器中，存放N位二進(jìn)制數(shù)碼需要個(gè)觸發(fā)器。（N）三、判斷題：1、二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時(shí)，需要5個(gè)觸發(fā)器構(gòu)成，有7個(gè)無效狀態(tài)。（V）2、構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。（V）3、當(dāng)時(shí)序電路存在無效

9、循環(huán)時(shí)該電路不能自啟動(dòng)。（V）4、構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。（V）5、當(dāng)時(shí)序電路存在無效循環(huán)時(shí)該電路不能自啟動(dòng)。（V）6、同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（V）37、有8個(gè)觸發(fā)器數(shù)目的二進(jìn)制計(jì)數(shù)器，它具有256個(gè)計(jì)數(shù)狀態(tài)。（V）8、.N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻；（V）TOC o 1-5 h z9、寄存器是組合邏輯器件。（x）10、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要2n個(gè)觸發(fā)器。（x）11、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為231的計(jì)數(shù)器。（x）12、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。（V）13、寄存器是組合邏輯器件。（x）14、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要

10、2n個(gè)觸發(fā)器。（x）15、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為231的計(jì)數(shù)器。（x）16、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。（V）四、分析題：1分析如圖所示電路，畫出Y,Y2,Y3的波形。cCP解：解題要點(diǎn)，（1）列驅(qū)動(dòng)方程及狀態(tài)方程J二QK二QQn1二Qn列輸出方程E=Qn=QnCP2=QnCPCPY：;（3）畫輸出波形.2、分析下圖所示序列發(fā)生電路，要求寫出Dsr的邏輯函數(shù)式，列出狀態(tài)轉(zhuǎn)換表，寫出Z的輸出序列碼。（2套中）3、如圖所示時(shí)序電路。寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，說明電路的邏輯功能，并分析該電路能否自啟動(dòng)。1JQ1JQ11JFF0FF1FF2

11、1KQ1K1KCPJ0Qn；K0=q2解：答題要點(diǎn)（1）電路驅(qū)動(dòng)方程為：JQn;K1Qn1010J2Q;；K2Q1An+1Qin電路狀態(tài)方程為：Q；+1QoQ；+1QnQn+QnQn01020狀態(tài)圖如下:000001011111Q2QQ101010100110該電路是一個(gè)5進(jìn)制計(jì)數(shù)器；能自啟動(dòng)。4、分析電路功能，并說明能否自啟動(dòng)。cicp1、解：答題要點(diǎn)（1）電路驅(qū)動(dòng)方程為:（2）電路狀態(tài)方程為：J=QK=Q121J=QK=Q232Qn+1=QnQnQnQn=Qn121212CKRQ1DJ=K=1解：驅(qū)動(dòng)方程為：00J=QnK=11狀態(tài)方程為：同時(shí)，當(dāng)Q1=1時(shí)，因置零端有效,波形如下：Qn+

12、1=Qn00Qn+1=QnQn101Q0馬上變?yōu)?010A0A1A2A312、一個(gè)七段顯示譯碼器驅(qū)動(dòng)顯示電路如下，若輸入波形如圖所示，試確定顯示器所顯示的數(shù)據(jù)應(yīng)如何變化。A0A1A2A3A0A1A2A3解A0A1A2A3Figure3輸出數(shù)據(jù)014無定義4448013、試分析下圖可變模計(jì)數(shù)器，CT74161的使能端為S、S,置位端LD為低電平有效，復(fù)位12端為低電平有效。當(dāng)。彳。?。1010時(shí)計(jì)數(shù)器的模值M為多少。解：(1)先畫出狀態(tài)轉(zhuǎn)移表進(jìn)行分析。狀態(tài)轉(zhuǎn)移表為下表所示。(2)由表可得模值M=12。狀態(tài)轉(zhuǎn)移表Q3Q2Q1Q0Ld2QiQoCOCP孑CP.CRLDctpcttd3D2D1D0pT

13、3210解：解題要點(diǎn)：根據(jù)題目要求確定用兩片161級(jí)聯(lián)成16X16的計(jì)數(shù)器，再用反饋歸零法設(shè)計(jì)。1）計(jì)數(shù)狀態(tài)（16進(jìn)制）7、用74LS163設(shè)計(jì)一個(gè)85進(jìn)制加法計(jì)數(shù)器，要求采用反饋歸零法。（15分）74LS163功能表輸入輸出CRLDCTCTCPDDDDTP3210QQQQ3210CO0XXXfXXXX00000lOXXfdddd3210dddd32101111fXXXX計(jì)數(shù)110XXXXXX保持11X0XXXXX保持0解：（1）74LS163是具有同步置數(shù)、同步清零功能的4位2進(jìn)制加法計(jì)數(shù)器。經(jīng)分析，需要兩片74LS163級(jí)聯(lián)，計(jì)數(shù)范圍是084,反饋狀態(tài)從高位到低位依次為（01010100）2=（54）16，據(jù)此畫出計(jì)數(shù)器的邏輯圖如圖&8、74LS161是同步4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試用它設(shè)計(jì)一個(gè)10進(jìn)制計(jì)數(shù)器。74LS161邏輯功能表CTPcttcpq3q2q1q0CRLD0XXXX000010XXD3D2D1D0