《DSP系統(tǒng)設(shè)計及應(yīng)用》第五章

1、DSP系統(tǒng)設(shè)計及應(yīng)用胡景春151DSP系統(tǒng)硬件設(shè)計基礎(chǔ) 52DSP常用接口 53DSP應(yīng)用系統(tǒng)硬件設(shè)計舉例 第五章DSP應(yīng)用系統(tǒng)的硬件設(shè)計25.1. DSP系統(tǒng)硬件設(shè)計基礎(chǔ) 5.1.1高速外圍器件1.采用高速外圍器件的原因2.高速外圍器件的選擇（1）小規(guī)模IC:74系列采用74HCXX、74FXX、74AXX；（2）存儲器：選用ISSI、IDT、CYPRESS、HITACHI、TOSHIBA、NEC、 SAMSUNG、HUNIX、SGS-THOMSON 等公司高速靜態(tài)存儲器SRAM、低功耗大容量SRAM、FIFO；雙向RAM；FLASH；SDRAM、EDO；EPROM；EEPROM等各類存儲器

2、。相應(yīng)的芯片系列有： IS62LVxx 、CY7Cxx、AS7Cxx 等。芯片一般采用貼片，速度一般在10ns左右，容量的選擇范圍很廣。（3）A/D、D/A芯片：一般選用分辨率16位，頻率100KHz。（4）采用可編程FPGA系列或可編程邏輯器件CPLD系列設(shè)計DSP的接口電路，其主要廠商有ALTERA公司、XILINX公司等。35.1.2 DSP的電源和混合供電系統(tǒng)設(shè)計DSP系統(tǒng)中存在5V/3.3V/2.5V/1.8V混合供電現(xiàn)象，因此必須考慮DSP和其連接器件電信號邏輯電平的匹配，正確的選用外部器件和設(shè)計連接電路。通常從以下兩方面考慮：1.采用總線收發(fā)器（Bus Transceiver）：

3、如 SN74LVTH245A（8位）、SN74LVTH16245A（16位）用作DSP和外部器件間電平匹配。這類總線收發(fā)器3.3V供電,需進行方向控制,能實現(xiàn)電平轉(zhuǎn)換。2.根據(jù)芯片的技術(shù)說明，選用可以和DSP數(shù)據(jù)引腳直接連接的器件。選用原則是：（1）由于3.3V供電的DSP輸入/輸出的邏輯電平和TTL邏輯電平兼容，所以DSP的I/O引腳基本上可以和TTL邏輯的芯片直接相連。（2）若外部器件是5V供電的CMOS器件，其輸出信號高電平可達4.4V，長時間超常工作會損壞DSP器件；其輸入高電平也高于TTL的高電平，所以中間需加電平轉(zhuǎn)換器件。45.1.3 存儲器選擇一般需考慮以下因素：1.存儲器存取速

4、度：一般選ns級存儲器2.存儲器數(shù)據(jù)寬度和容量：數(shù)據(jù)位應(yīng)和DSP一致，容量按設(shè)計需要選擇單芯片。3.供電電壓：一般選擇3.3V供電芯片。4.通過存儲器通信:考慮采用雙向RAM、 FIFO器件。5. 程序存儲器FLASH、EEPROM等552 DSP常用接口5.2.1 微機總線接口應(yīng)用DSP設(shè)計微機插卡需要解決DSP和微機總線，常用的微機總線接口有ISA和PCI。1.ISAISA總線的插槽及插卡結(jié)構(gòu)如圖所示，ISA總線的引腳信號及其定義如表。 6D0-7、SD8-SD15A0-A19、LA16-LA23/MEMW、/MEMR、/IOW、/IOR、AEN、IRQx、DACKx782. PCI總線(

5、1) PCI總線標準制定PCI總線標準由PCISIG（PCI Special Interest Group）制定，該組織的成員有Intel、IBM、DEC等公司。目前PC機中使用的PCI總線標準主要以PCI2.0為主，其頻率為33MHz，字寬為32bit，電源電壓為5V。新版的PCI標準向下兼容，并支持66MHz時鐘，字寬為64bit，電壓為3.3V。(2) PCI總線結(jié)構(gòu)PC 機中包括三種空間：存儲器空間、I/O 空間、配置空間。目前PC 機的存儲器空間為4GB，地址范圍是00000000HFFFFFFFFH，而I/O 空間為64KB，地址范圍是0000HFFFFH。配置空間主要用于向系統(tǒng)提

6、供設(shè)備自身的基本信息，并接受系統(tǒng)對設(shè)備全局狀態(tài)的控制和查詢。PCI總線是一種不依附于某個具體處理器的局部總線。從結(jié)構(gòu)上看，PCI是在CPU和原來的系統(tǒng)總線之間插入的一級總線，具體由一個橋接電路實現(xiàn)對這一層的管理，并實現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。管理器提供了信號緩沖，使之能支持10種外設(shè)，并能在高時鐘頻率下保持高性能。PCI總線也支持總線主控技術(shù)，允許智能設(shè)備在需要時取得總線控制權(quán)以加速數(shù)據(jù)傳送。為了避免地址沖突，PCI 總線要求各個設(shè)備所占用的地址能夠重定位。重定位是由設(shè)備的配置空間的基址寄存器實現(xiàn)的，通常情況下，各個設(shè)備的基址寄存器總是被BIOS 或者操作系統(tǒng)分配為不同的基址，從而將各

7、個設(shè)備分別映射到不同的地址范圍。在需要時，應(yīng)用程序也可以自行修改基址寄存器中的基址，從而將設(shè)備映射到指定的地址范圍。 (3) PCI總線信號PCI總線是一種時分復用的雙向應(yīng)答總線，傳輸發(fā)起方稱為主設(shè)備，接收方稱為從設(shè)備。主設(shè)備用RFAME信號指示，從設(shè)備拉低它的DEVSEL線來表示響應(yīng)傳輸請求。91011PCI總線的數(shù)據(jù)傳輸以幀為單位，每次傳輸由一個地址周期（Address Phase）和多個數(shù)據(jù)周期（Data Phase）組成，如圖所示。AD0AD31首先給出本次傳輸?shù)氖椎刂?，后面緊跟一個或多個32位（4字節(jié)）寬的數(shù)據(jù)，多個數(shù)據(jù)的地址自動遞增。在地址周期，C/BE0C/BE3這四根線的不同組

8、合指示出在AD0AD31上將要進行何種類型的操作，如C/BE0C/BE3=0110表示存儲器讀，C/BE0C/BE3=0011表示I/O寫。在數(shù)據(jù)周期，C/BE0BE3對應(yīng)AD0AD31上四個字節(jié)的使能。IRDY和TRDY分別表示主設(shè)備準備好和從設(shè)備準備好。在傳輸過程中，只有IRDY和TRDY同時有效，傳輸才能繼續(xù)；否則插入等待周期，用于在不同速度的設(shè)備之間協(xié)調(diào)工作。 計算機的接口卡一般會用到I/O端口、存儲器空間、中斷及DMA等計算機資源。傳統(tǒng)ISA接口卡通過更改跳線來避免多塊卡之間的資源沖突，PCI接口卡則摒棄了硬件跳線，由軟件統(tǒng)籌分配資源，這被稱為即插即用。為實現(xiàn)此功能，PCI協(xié)議除了可

9、以對I/O空間、存儲器空間讀寫外，還定義了對配置空間的讀寫（C/BE0C/BE3=1010、1011）。所謂配置空間，是指映射到每塊接口卡上的256字節(jié)的特殊功能寄存器。設(shè)計者事先在配置空間的指定位置寫入需要申請使用的資源量，主板上電后，由PnP-Bios讀取各卡的配置空間，對它們所需的資源進行統(tǒng)籌分配，再將分配結(jié)果寫回對應(yīng)的配置空間地址，完成自動配置。 123. PIC總線接口器件(1)CH365CH365是一個連接PCI總線的通用接口芯片，支持I/O 端口映射、存儲器映射、擴展ROM以及中斷。CH365 將32 位高速PCI 總線轉(zhuǎn)換為簡便易用的類似于ISA 總線的8 位主動并行接口，用于

10、制作低成本的基于PCI 總線的計算機板卡，以及將原先基于ISA 總線的板卡升級到PCI總線上。CH365 適用于高速實時的I/O控制卡、通訊接口卡、數(shù)據(jù)采集卡、電子盤、擴展ROM 卡等。下圖為其一般應(yīng)用框圖。1314（3）CH365工作模式設(shè)定 為了在不增加引腳的前提下提供更多可用功能，CH365 對部分引腳進行復用，通過“工作模式設(shè)定”進行功能選擇?！肮ぷ髂Ｊ皆O(shè)定”的具體方法如下：將本地端8 位數(shù)據(jù)信號線D7D0 采用上拉或者下拉的方式設(shè)定為所需的高電平或者低電平，CH365 被復位后根據(jù)這些信號線的默認狀態(tài)設(shè)定工作模式以及參數(shù)；而這些信號線在作為8 位數(shù)據(jù)總線被驅(qū)動時，因為一般外部設(shè)備的驅(qū)

11、動電流不小于1mA，所以上拉或者下拉不會影響其對數(shù)據(jù)總線的驅(qū)動；另外，CH365 僅在被復位后的1uS 內(nèi)一次性設(shè)定工作模式以及參數(shù)，所以，如果外部設(shè)備的驅(qū)動能力很小或者是OC 集電極開路驅(qū)動，則可以僅在復位后的短時間內(nèi)實現(xiàn)下拉，而在其余時間屏蔽下拉或者轉(zhuǎn)換成上拉。15(4) CH365 內(nèi)部寄存器 161718(5)CH365的數(shù)據(jù)寬度CH365 支持PC 機程序以單字節(jié)、雙字節(jié)（字）、四字節(jié)（雙字）為單位對I/O 端口或者存儲器進行讀寫。在多字節(jié)連續(xù)讀寫操作期間，CH365 每讀寫完一個字節(jié)數(shù)據(jù)后，就會自動將偏移地址加1，以指向下一字節(jié)的偏移地址。 195.2.2 存儲器擴展接口1.數(shù)據(jù)線

12、直接和DSP對應(yīng)數(shù)據(jù)線連接.2.地址信號:（1）存儲器片內(nèi)地址和DSP對應(yīng)地址線直接連接.（2）譯碼地址必須在DSP允許的范圍內(nèi).3.控制信號:（1）合理使用DSP的控制信號:W#/R、RD#、WR#、READY、譯碼空間選擇信號、外部數(shù)據(jù)類型選擇信號等。（2）正確連接存儲器的被控制引腳和狀態(tài)引腳。4.電源和地:存儲器的所有電源和地引叫都必須連接.205.2.3 A/D與D/A擴展接口1.數(shù)據(jù)線(具有內(nèi)部緩沖功能)直接和DSP對應(yīng)數(shù)據(jù)線連接.2.地址信號:由譯碼電路送來的地址信號實現(xiàn)對A/D、D/A的控制，其可能有以下類型:（1）3.控制信號:（1）合理使用DSP的控制信號:W#/R、RD#、

13、WR#、READY、譯碼空間選擇信號、外部數(shù)據(jù)類型選擇信號等。（2）正確連接存儲器的被控制引腳和狀態(tài)引腳。4.電源和地:存儲器的所有電源和地引叫都必須連接.215.2.4并行傳輸接口 (1)數(shù)據(jù)寬度(2)雙向緩沖控制(3)速度匹配5.2.5串行接口(1)同步或異步(2)電平匹配:MAX232(3)幀格式(4)串行通信控制寄存器5.2.6 中斷(1)中斷方式:電平或邊緣觸發(fā)(2)中斷向量(3)內(nèi)部中斷或外部中斷中斷控制寄存器(4)中斷引腳連接方法5.2.7定時器(1) 方式:定時或計數(shù)(2) 定時控制寄存器及其設(shè)置2253DSP應(yīng)用系統(tǒng)硬件設(shè)計舉例5.3.1 基于PCI總線的DSP高精度測量系統(tǒng)

14、測量插卡 設(shè)計PC 機通過CH365 與單片機或者DSP 進行雙向數(shù)據(jù)傳輸，可以使用四種方式：一是使用雙口SRAM，讓CH365 和單片機能夠讀寫同一塊存儲器；二是使用雙向緩沖接口芯片,如CH421，分別為CH365 寫單片機和單片機寫CH365提供64 字節(jié)的緩沖區(qū)，以64 字節(jié)的數(shù)據(jù)塊為單位進行雙向數(shù)據(jù)交換；三是使用8255 或者CH361MCU 提供的異步數(shù)據(jù)交換，以一個數(shù)據(jù)字節(jié)為單位進行雙向數(shù)據(jù)交換；四是以半字節(jié)或者位數(shù)據(jù)交換為主的低速傳輸，不需要增加額外的硬件成本，例如使用軟件配合的4 位數(shù)據(jù)交換接口、CH365 本身提供的I2C 接口、使用軟件模擬的SPI 接口等。本例是DSP器件

15、TMS320VC33作為核心控制的PCI插卡,采用雙口SRAM實現(xiàn)VC33和PCI之間數(shù)據(jù)傳輸.231.VC33和CY7C144的連接CY7C144是8KB的雙口SRAM,其引腳控制邏輯如下表,電路連接如下圖。由圖可見，對DSP總線而言，該雙口SRAM的存儲器地址范圍為600000H-603FFFH。24253.CH365和CY7C144的連接26 4. 通過PCI接口對VC33進行軟件控制復位由CH365技術(shù)手冊可知，CH365 的A15可以由內(nèi)部芯片控制寄存器（配置空間40H，I/O 空間偏移0F8H）的位0設(shè)定為高電平或者低電平，該位“1”則A15輸出高電平，該位“0”則A15輸出低電平

16、。因此可以微機程序?qū)SP進行復位，其電路圖如下圖： 27 5程序存儲器擴展程序存儲器采用Am29f400B，這是16位256K Flash器件：設(shè)計的地址范圍400000H-43FFFFH，電路原理如下圖。 286數(shù)據(jù)存儲器擴展 數(shù)據(jù)存儲器采用CY7C1350，這是32位64K管道SRAM器件，設(shè)計的地址范圍500000H-50FFFFH，電路原理如下圖。 297A/D擴展電路A/D電路采用ADS8381，這是分辯率18位，轉(zhuǎn)換頻率578KHz的高速高分辨率A/D器件，電路原理如下圖。 308.譯碼電路 對于芯片的控制，是由譯碼電路來完成的。315.3.2 插卡硬件調(diào)試 在插卡電源檢查無誤后

17、,即可通電對插卡調(diào)試。插卡調(diào)試主要分成二部分，即DSP部分和PCI總線部分。（1） DSP部分直接用JTAG仿真接口進行測試，測試主要包括以下環(huán)節(jié)： CCS環(huán)境的正常進入。在CCS“View”菜單Memory對VC33內(nèi)部存儲器進行讀寫測試:雙口SRAM：地址600000H-601FFFH，位長為字節(jié)。 管道SRAM：地址500000H-50FFFFH，位長四字節(jié)。 Flash：地址400000H-43FFFFH，位長雙字節(jié)。對A/D進行控制測試：用信號發(fā)生器接入正弦信號，編程測試。32（2）微機PCI總線部分:有兩種方法：DOS下測試和WINDOWS下測試。DOS下測試方法：在純DOS下運行

18、沁恒公司網(wǎng)上下載的CH365MEM.EXE:A:CH365MEM D000；寫配置空間擴展存儲器基址為D000H 進入DEBUG后:用 _D D000:0可以看雙口SRAM中的內(nèi)容.用 _E 命令可以修改雙口SRAM中D000:0-D000:1FFF中的內(nèi)容.WINDOWS下測試方法:在WINDOWS下安裝以CH365芯片為接口的驅(qū)動程序:由沁恒電子WCH提供的二個文件CH365DLL.DLL和 CH365WDM.SYS安裝好驅(qū)動程序后，即可經(jīng)我的電腦右鍵菜單-屬性-硬件-設(shè)備管理-外部接口-PCI擴展板CH365右鍵屬性，在該屬性對話框下選擇：常規(guī)卡：可以查看擴展卡的型號、位置（即：總線號/

19、設(shè)備號/功能號）驅(qū)動程序卡：可以對驅(qū)動程序“卸載”、“更新”、以及查看“程序的詳細情況”。資源卡：可以擴展卡的“I/O范圍”和“存儲范圍”。 對插卡編程進行測試。 33 以下對卡上存儲器和I/O端口編程舉例。A基于CH361/CH365 的通用驅(qū)動程序WDM 和動態(tài)鏈接庫DLL，存儲器訪問期間 C語言程序示例：UCHAR mByte; / 數(shù)據(jù)單元，用于存、取存儲器的數(shù)據(jù)mPCH365_MEM_REG mMemBase; / 存儲器基址CH365OpenDevice( TRUE, FALSE ); / 打開CH365設(shè)備CH365GetMemBaseAddr( &mMemBase ); / 獲

20、取CH365的存儲器基址CH365ReadMemByte( & mMemBase - mCh365MemPort0 x1234, &mByte );/ 從存儲器的1234H 地址讀取一個字節(jié)的數(shù)據(jù)CH365WriteMemByte( & mMemBase - mCh365MemPort0 x2E0C, mByte + 0 x76 );/ 將此前讀取的數(shù)據(jù)加上76H后寫到存儲器的2E0CH地址CH365CloseDevice( ); / 在退出應(yīng)用程序前，應(yīng)該關(guān)閉CH365設(shè)備34B基于CH365 的通用驅(qū)動程序WDM 和動態(tài)鏈接庫DLL，I/O端口的C 語言程序示例：UCHAR mByte;

21、/ 定義I/O端口存、取的數(shù)據(jù)單元mPCH365_IO_REG mIoBase; / I/O 端口基址CH365GetIoBaseAddr( &mIoBase ); / 獲取I/O端口的基址CH365ReadIoByte( & mIoBase - mCh365IoPort0 x00, &mByte );/ 從I/O 端口的00H 偏移地址讀取一個字節(jié)的數(shù)據(jù)，即讀入第一組緩沖輸入CH365WriteIoByte( & mIoBase - mCh365IoPort0 x01, 0 x47 );/ 將數(shù)據(jù)47H 寫到I/O 端口的01H 偏移地址，即作為第二組鎖存輸出CH365SetA15_A8(

22、0 x24 ); / 設(shè)置A13為高電平，A10為高電平，其余引腳為低電平35 （3）系統(tǒng)接口調(diào)試程序 在底層驅(qū)動程序的支持下，系統(tǒng)采用VB編寫主界面應(yīng)用程序，采用VC編寫接口控制函數(shù)的動態(tài)連接庫.DLL文件，VB程序界面如下圖所示，其程序代碼如程序“接口功能調(diào)用測試.VBP”。365.3.2DSP通信實驗?zāi)０?.3.2.1 微機外部通信總線基本原理1.RS-232串行通信:(1)異步通信中，CPU與外設(shè)之間有兩項約定：幀格式波特率(2) RS-232C標準負邏輯(“0” :+3V+15V；“1” :-3V-15V； (3) RS-232串行通信的信號定義及連接三線:9線:25線:372.微機

23、的并行口通訊打印機接口（Centronicb并口）是微機的并行端口。目前并行口有以下幾種方式:(1)標準并行端口SPP（Standard Parallet Port）:數(shù)據(jù)線單向輸出，5條狀態(tài)線(輸入)和4條控制線. 數(shù)據(jù)傳輸速率低,實現(xiàn)數(shù)據(jù)雙向傳送困難。(2)增強型并行端口EPP(Enhanced Parallel Port):與SPP兼容，又能進行雙向的高速數(shù)據(jù)傳輸。它的握手信號由硬件完成，數(shù)據(jù)傳輸速率最高可達到ISA總線的速度。EPP協(xié)議提供四種數(shù)據(jù)傳送周期：數(shù)據(jù)讀周期、數(shù)據(jù)寫周期、地址讀周期、地址寫周期。數(shù)據(jù)周期一般用于主機與外設(shè)之間進行數(shù)據(jù)傳送；地址周期一般用于傳送地址、通道、命令和

24、控制等信息。3839403. 通用串行總線USB通訊 (1) USB的物理層USB通過一個四線電纜來傳輸信號與電源其中D+和D-是一對差模的信號線，而VBus和GND則提供了5V的電源，它可以給一些設(shè)備(包括Hub)供電。USB信號線在高速模式下必須使用帶有屏蔽的雙絞線，而且最長不能超過5m；而在低速模式時可以使用不帶屏蔽或不是雙絞的線但最長不能超過3m。這主要是由于信號衰減的限制。為了提供信號電壓保證，以及與終端負載相匹配，在電纜的每一端都使用了不平衡的終端負載。這種終端負載也保證了能夠檢測外設(shè)與端口的連接或分離并且可以區(qū)分高速與低速設(shè)備 41(2) USB接口 USB協(xié)議的實現(xiàn)基于網(wǎng)絡(luò)的思

25、想，是一種共享式的總線，在總線上數(shù)據(jù)以包（Packet）的形式發(fā)送。USB的數(shù)據(jù)傳送有4種模式：塊傳輸（Bulk Transfers）、中斷傳輸（Interrupt Transfers）、同步傳輸（Isochronous Transfers）、控制傳輸（Control Transfers）。 當USB設(shè)備插入計算機時，計算機和USB設(shè)備之間產(chǎn)生一個枚舉過程。計算機檢測到有設(shè)備插入，自動發(fā)出查詢請求；USB設(shè)備回應(yīng)這個請求，送出設(shè)備的Verdor ID和Product ID；計算機根據(jù)這兩個ID裝載相應(yīng)的設(shè)備驅(qū)動程序，完成枚舉過程。由于USB協(xié)議非常復雜，開發(fā)者不可能在底層基礎(chǔ)上進行開發(fā)。目前，

26、市場上對USB協(xié)議進行封裝的接口芯片，如：National Semiconductor公司的USBN9602、CYPRESS公司的AN2131QC等。本實驗?zāi)０暹x用Plilips公司的PDIUSBD12。該芯片完全符合USB1.0規(guī)范（12Mbps），它還符合大多數(shù)器件的分類規(guī)格：成像類海量存儲器件、通信器件、打印設(shè)備以及人機接口設(shè)備。通常用作微控制器系統(tǒng)中實現(xiàn)與微控制器進行通信的高速通用并行接口。 42435.3.2.2 TMS320VC33與PC進行通訊的硬件實現(xiàn) 實驗?zāi)０宀捎肰C33作為USB設(shè)備的控制器，設(shè)計實現(xiàn)和微機RS-232串行口、打印機并行口、以及USB接口的通信實驗電路，并通過軟件控制實現(xiàn)雙方的數(shù)據(jù)傳輸。1.TMS320VC33與PC串行通訊(1) 硬件實現(xiàn) 44