哈理工電子技術數(shù)字部分

1、.哈爾濱理工大學 單元練習題：.；第 PAGE 73 頁 共 NUMPAGES 73 頁數(shù)制和碼制、邏輯代數(shù)根底教學內容：0、概述 1邏輯代數(shù) 2二進制表示法 3二進制代碼 1、根本概念、公式和定理 1根本和常用邏輯運算 2公式和定理 2、邏輯函數(shù)的化簡方法 1規(guī)范式和最簡式 2公式化簡法 3圖形化簡法 4具有約束的函數(shù)的化簡 3、邏輯函數(shù)的表示方法及其相互轉換 1幾種表示方法 2幾種表示法的相互轉換 重點難點：邏輯代數(shù)的公式、定理及運用 邏輯函數(shù)各種表示方法及其相互轉換 邏輯函數(shù)的化簡包括具有約束的函數(shù) 教學要求：掌握邏輯函數(shù)四種表示方法，能熟練地相互轉換，會根據(jù)輸入畫輸出波形； 掌握邏輯函

2、數(shù)兩種化簡方法，正確了解約束條件，并能在化簡中熟練運用。 一、單項選擇題1、 數(shù) 字 電 路 中 的 工 作 信 號 為( )。(a) 隨時間延續(xù)變化的電信號 (b) 脈 沖 信 號 (c) 直 流 信 號2、AB+CD 的“與非 邏 輯 式 為( )。(a) (b) (c) 3、 圖 示邏 輯 電 路 的 邏 輯 式 為( )。(a) B+A(b) AB+(c) +AB (d) AB 4、以下邏輯符號中，能實現(xiàn) 邏 輯 功 能 的 是( )。5、 邏 輯 圖 和 輸 入 A，B 的 波 形 如 圖 所 示， 分 析 當 輸 出 F 為“0的 時 刻 應 是( )。(a) t1(b) t2(c

3、) t36、 邏 輯 式BC+ABC+ C，化 簡 后 為( )。(a) B+C(b) C+AB (c) C+BC7、 邏 輯 符 號 如 圖 所 示， 表 示 “ 與 門 的 是( ) 。8、 邏 輯 圖 和 輸 入 A，B 的 波 形 如 圖 所 示， 分 析 在 t1 時 刻 輸 出 F 為( )。(a) “1(b) “0(c) 不 定9、 邏 輯 圖 和 輸 入 A，B 的 波 形 如 圖 所 示， 分 析 在 t1 時 刻 輸 出 F 為( )。(a) “1(b) “0(c) 任 意10、 邏輯符號如圖所 示， 其中表示“ 非 門 的 是( )。二、非客觀題1. 一數(shù)字信號的波形如圖

4、1.1.1所示，試問該波形所代表的二進制數(shù)是什么？ 解：2. 將以下十進制數(shù)轉換為二進制數(shù)、八進制數(shù)、十六進制數(shù)和8421BCD碼要求轉換誤差不大于2-4： (1) 43(2) 127(3) 254.25(4) 2.718解： 3. 將以下每一二進制數(shù)轉換為十六進制碼： (1) 101001B(2) 11.01101B 解：4. 將以下十進制轉換為十六進制數(shù)： (1) 500D(2) 59D(3) 0.34D(4) 1002.45D 解：5將以下十六進制數(shù)轉換為二進制數(shù)： (1) 23F.45H(2) A040.51H解：6將以下十六進制數(shù)轉換為十進制數(shù)： (1) 103.2H(2) A45D

5、.0BCH 解：7用邏輯代數(shù)證明以下不等式(a) (b) (c) 8用代數(shù)法化簡以下等式(a) (b) (c) (d) (e) (f) (g) (h) (i) (j) (k) (l) (m) 9將以下各式轉換成與 或方式(a) (b) (c) 10利用與非門實現(xiàn)以下函數(shù)(a) L=AB+AC (b) (c) 11用卡諾圖法化簡以下各式(a) (b) (c) (d) (e) (f) (g) (h) 12電路如下圖，“1表示開封鎖合，“0那么表示斷開；“1表示燈F亮，“0 那么表示燈熄。試寫出F的邏輯式。 13畫 出 的 邏 輯 圖， 列 出 其 邏 輯 狀 態(tài) 表。14 邏 輯 狀 態(tài) 表 如

6、下 所 示， 其 輸 入 變 量 為A，B，C ， 輸 出 為 S， 試 寫 出 S 的 邏 輯 式。 ABCS0000001101010110100110101100111115、邏 輯 電 路 如 圖 所 示，寫 出 邏 輯 式， 并 化 簡 為 最 簡 與 或 表 達 式。 F門 電 路教學內容：1、半導體二極管、三極管和MOS管開關特性 1理想開關的開關特性 2半導體二極管開關特性 3半導體三極管開關特性 4MOS管開關特性 2、分立元件門電路 1二極管與門，或門 2三極管非門 3、CMOS門電路 1CMOS反相器 2CMOS與非門、或非門、與門和或門 3COMS與或非門和異或門 4C

7、OMS傳輸門、三態(tài)門、漏極開路門 4、TTL集成門電路 1TTL反相器 2TTL與非門、或非門、與門、或門、與或非門和異或門 3TTL集電極開路門和三態(tài)門重點難點：各種TTL門電路符號，功能及其描畫方法教學要求：掌握常見TTL門電路及CMOS門電路符號，構造特點，功能及表示方法 2了解分立元件構成的各種門電路了解二極管的鉗位作用，了解邏輯門的扇出系數(shù)、開門電平、關門電平、抗干擾容限的概念。3了解TTL根本與非門的構造和任務原理及傳輸特性。 4了解MOS與非門和或非門電路，了解CMOS傳輸門和模擬開關。 5掌握TTL門、CMOS門多余輸入端的處置，掌握OC門、三態(tài)門運用特點。單項選擇題1、數(shù) 字

8、 電 路 中 晶 體 管 大 多 工 作 于( )。(a) 放 大 狀 態(tài)(b) 開 關狀 態(tài)(c) 擊 穿狀 態(tài)2、 TTL 與 非 門 的 扇 出 系 數(shù) 是( )。(a) 輸 出 端 允 許 驅 動 各 類 型 門 電 路 的 最 大 數(shù) 目(b) 輸 出 端 允 許 驅 動 同 類 型 門 電 路 的 最 小 數(shù) 目(c) 輸 出 端 允 許 驅 動 同 類 型 門 電 路 的 最 大 數(shù) 目3、晶 體 管 的 開 關 作 用 是 ( )。(a) 飽 合 時 集 射 極 接 通， 截 止 時 集 射 極 斷 開(b) 飽 合時 集 射 極 斷 開， 截 止 時 集 射 極 接 通(c)

9、 飽 合 和 截 止 時 集 射 極 均 斷 開4、在MOS 門 電 路 中，CMOS 門 電 路 的 主 要 缺 點 是( )。(a) 靜 態(tài) 電 流 大(b) 輸 出 幅 度 小(c) 工 藝 復 雜， 成 本 較 高5、邏輯圖和輸入A，B 的波形如下圖，分析在t1 時 刻 輸 出 F 為( )。(a) 0(b) 1(c) 不 定6、場 效 應 管 門 電 路 如 圖 所 示， 該 電 路 為( )。(a)“ 與 非 門(b) “ 非 門(c) “ 或 門7、 邏輯電路如下圖， 輸 入 A“1，B“1，C“0，那么 輸 出 F 為( )。 (a) 高 阻 狀 態(tài)(b) “1(c) “0 8

10、、 TTL 三 態(tài) 輸 出 “ 與 非 門 電 路 與 TTL “ 與 非 門 電 路 的 區(qū) 別 是( )。(a) 多 一 個 輸 入 端(b) 多 一 個 輸 出 端(c) 多 一 只 二 極 管9、CMOS 門 電 路 的 靜 態(tài)功 耗 ( )。(a) 大(b) 小(c) 等 于 零10、邏 輯 電 路 如 圖 所 示， 那么 輸 出 ( )。(a) (b) (c) AB11、 邏輯電路如下圖，EN 為 控 制 端， 假設 C = 1， 那么 F 為 ( )。(a) (b) (c) 高 阻 狀 態(tài) 12、 圖 示 門 電 路 為( )。(a) “ 與 門(b) “ 與非 門 (c) “

11、非 門非客觀題1、在 圖 中，G1、G2、G3 是 OC 門，OC 門 輸 出 高 電 平 VOH3V 時 的 漏 電 流 IOH=100A，其 輸 出 低 電 平 VOL0.4V 時 的 最 大 負 載 電 流 ILM=16mA；負 載 門 是 二 輸 入 端 TTL 與 非 門，它 們 的 低 電 平 輸 入 電 流 為 IIL=1.4 mA、高 電 平 輸 入 電 流 IIH = 40A，VCC=5 V，R1=2 k，求 此 線 與 輸 出 能 帶 動 多 少 個 這 樣 的 負 載 門。& VCC R1 G1 G2 ：n個 G3 2、計算圖示電路中2輸入或非門G1能驅動多少個同樣的或非

12、門電路。知或非門的低電平輸出電流最大值IOL(max)=16mA，高電平輸出電流最大值IOH(max)= -0.4mA，高電平輸入電流最大值IIH(max)=40A，低電平輸入電流最大值IIL(max)=-1.6mA。1111G1vI3、圖示接口電路中，知三極管的為100，導通時VBE = 0.7V，飽和壓降為VCES = 0.1V；RC = 4.7k。OC門允許的最大負載電流為ILM = 10mA，這時輸出的低電平VOL= 0.1V。OC門輸出三極管截止時的漏電流為IOH 200A。TTL門電路的低電平輸入電流為 IIL= - 1.5mA，高電平輸入電流為IIH = 20A。要求三極管反相器

13、輸出的高電平大于3.5V，低電平低于0.3V，試計算電阻RB的取值范圍。假設將OC門改為推拉式輸出的與非門，會發(fā)生什么問題？ &VOVCRBRC4.7kVCC=+5V組合邏輯電路教學內容：1、組合電路的根本分析方法和設計方法 2、加法器和數(shù)值比較器 3、編碼器和譯碼器 4、數(shù)據(jù)選擇器和分配器 5、用中規(guī)模集成電路實現(xiàn)組合邏輯函數(shù)1用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù) 2用譯碼器實現(xiàn)組合邏輯函數(shù)6、組合電路中的競爭冒險1競爭冒險概念及成因 2消除競爭冒險的方法重點難點：組合電路分析方法，組合電路設計方法 常用組合電路部件功能和運用 教學要求：1掌握組合電路分析方法，能熟練地對給定電路進展分析，并能用各種

14、表示方法表達其功能 2掌握組合電路設計的普通步驟，能根據(jù)要求設計簡單組合電路 3掌握常用組合電路部件功能，會用譯碼器數(shù)據(jù)選擇器ROM,PLA實現(xiàn)所需 4正確了解組合電路中競爭冒險產生緣由， 了解消除的常用方法一、單項選擇題1、邏輯形狀表如下所示， 指出能實現(xiàn)該功能的邏輯部件是( )。(a) 二 進 制 譯 碼 器 (b) 十 進 制編碼 器 (c) 二進 制 編 碼 器輸輸出入BA000110112、邏 輯 電 路 如 圖 所 示， 其 全 加 器 為( )。3、 二 進 制 編 碼 表 如 下 所 示， 指 出 它 的 邏 輯 式 為( )。(a) B= Y2+Y3 A=Y1+Y3(b) B

15、= Yo+Y1 A=Y2+Y3 (c) B= Y2+Y3A=Yo+Y2 輸 輸 出 入 B A 0 0 0 1 1 0 1 14、 邏 輯形狀表如下所 示，指出能實現(xiàn)該功能的邏輯部件是( )。(a) 十進 制 譯 碼 器 (b) 二進 制 譯 碼 器 (c) 二進 制 編 碼 器輸入輸出BAY0Y1Y2Y30010000101001000101100015、 圖 示 為 采 用 共 陰 極 數(shù) 碼 管 的 譯 碼 顯 示 電 路， 假設 顯 示 碼 數(shù) 是 2，譯 碼 器 輸 出 端 應為( )。(a) a=b=d=e=“1，g=c=f =“0(b) a=b=d=e=g=“0，c=f =“1(

16、c) a=b=c=d=e=g=“1，c=f =“06、 圖 示邏 輯 電 路 的 邏 輯 式 為( )。(a) B+A(b) AB+(c) +AB(d) AB 7、全 加 器 的 邏 輯 符 號 如 圖 所 示， 當Ai“0，Bi“0，Ci1 “0時，C i和Si 分 別 為 ( )。(a) 1 0(b) 0 18、邏 輯 電 路 如 圖 所 示， 全 加 器 為( )。 9、邏 輯 電 路 如 圖 所 示， 由 其 邏 輯 功 能 判 斷 應 為( )。(a) 二 進 制 編 碼 器(b) 二進 制 譯 碼 器(c) 十進 制 編 碼 器 10、二 十 進 制 顯 示 譯 碼 器 用于將二進

17、制代碼 譯 成( )。(a) 二 十進 制 數(shù) 字(b) 十進 制 數(shù) 字(c) 二進 制 數(shù) 字11、半 加 器 邏 輯 符 號 如 圖 所 示， 當 A“1，B“1時，C 和 S 分 別 為( )。(a) C S(b) C S (c) C 12、編 碼 器 的 邏 輯 功 能 是( ) 。(a) 把 某 種 二 進 制 代 碼 轉 換 成 某 種 輸 出 狀 態(tài)(b) 將某 種 狀 態(tài) 轉 換 成 相 應 的二 進 制 代 碼 (c) 把 二 進 制 數(shù) 轉 換 成 十進 制 數(shù)13、已 知 二 位 二 進 制 譯 碼 器 的 狀 態(tài) 表， 用“ 與門 實 現(xiàn) 譯 碼 的 電 路 為 (

18、)。14、采 用 共 陽 極 數(shù) 碼 管 的 譯 碼 顯 示 電 路 如 圖 所 示， 假設 顯 示 碼 數(shù) 是 1， 譯 碼 器 輸 出 端 應 為( )。(a) a=“0，b = c = “1，d = e = f = g =“0(b) a = b =“1，c =“0，d = e = f = g =“0(c) a=“1，b= c =“0，d = e = f = g =“115、 用“ 與 非 門 實 現(xiàn) 二 進 制 編 碼 的 電 路 為( )。 16、邏 輯 電 路 如 圖 所 示， 其 全 加 器 為( )。17、 全 加 器 的 邏 輯 狀 態(tài) 表 為( )。 0 0 0 0 0 0

19、0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 (a)ABCSABS0000000010101110011011110110 (b) (c)18、假設 把 某 一 全 加 器 的 進 位 輸 出 接 至 另 一 全 加 器 的 進 位 輸 入， 那么 可 構 成( )。(a) 二 位 并 行 進 位 的 全 加 器(b) 二 位 串 行 進 位 的 全 加 器(c) 一 位 串 行 進 位 的 全 加 器二、非客觀題 1、畫 出 的 邏 輯 圖。2、七 段 顯 示 譯 碼 器 與 共 陰 極LED 管 相

20、連， 已 知 其 狀 態(tài) 表， 試 依 序 寫 出 所 顯 示 的 字 形。步 輸 入 輸 出 序DCBAabcdefg 100010110111 200101111110 300111100111 401001001111 3、某 邏 輯 電 路 的 狀 態(tài) 表 如 下，其 輸 入 變 量 為 A，B，C，輸 出 為 F ，試 寫 出 F 的邏 輯 式。ABCF000000100100011010001010110011114、畫 出 的 邏 輯 圖， 列 出 其 邏 輯 狀 態(tài) 表。5、邏 輯 電 路 如 圖 所 示，當 開 關 S 撥 在 “1 位 時， 七 段 共 陰 極 顯 示 器

21、顯 示 何 種 字 符 未 與 開 關 S 相 連 的 各“ 與 非 門 輸 入 端 均 懸 空)。6、試分析圖所示邏輯電路的功能。7、分析圖所示邏輯電路的功能。8、 試用2輸入與非門和反相器設計一個4位的奇偶校驗器，即當4位數(shù)中有奇數(shù)個1時輸出為0，否那么輸出為1。9、 某雷達站有3部雷達A、B、C，其中A和B功率耗費相等，C的功率是A的功率的兩倍。這些雷達由兩臺發(fā)電機X和Y供電，發(fā)電機X的最大輸出功率等于雷達A的功率耗費，發(fā)電機Y的最大輸出功率是X的3倍。要求設計一個邏輯電路，可以根據(jù)各雷達的啟動和封鎖信號，以最節(jié)約電能的方式啟、停發(fā)電機。10、寫 出 圖 中 輸 出 F1、F2、F3 的

22、 邏 輯 函 數(shù) 式 并 用 卡 諾 圖 法 化 為 最 簡 與 或 式。圖 中 74LS42是 二 十 進 制 譯 碼 器，其 邏 輯 功 能 是 將 輸 入 BCD 碼 的10個 代 碼 譯 成10個 低 電 平 輸 出 信 號，具 有 拒 絕 偽 碼 的 功 能，其 邏 輯 式 為： ，。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y97 4 L S 4 2A3 A2 A1 A0&F1 F2 F3 M N O P11、已 知 雙 4 選 1 數(shù) 據(jù) 選 擇 器 74LS153 的 邏 輯 式 為：，請 用 它 產 生 邏 輯 函 數(shù)：，畫 在 圖 中，允 許 使 用 必 要

23、的 門 電 路, A1 、A0 已 經 接 上 了 B 和 C。Y1 Y2A0 74LS153A1S1 D10 D11D12D13 S2 D20 D21 D22 D23CB12、用CT74LS151型8選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)式。CT74LS151的框圖和功能表如下圖。選 擇選 通輸 出A2 A1 A0Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11000000000A2 YA1 CT74LS151A0 S D7 D6 D5 D4 D3 D2 D1 D0D0D1D2D3D4D5D6D713、用 下 圖 所 示 集 成 二 進 制 譯 碼 器74LS 和

24、與 非 門 實 現(xiàn) 一 組 邏 輯 函 數(shù)當 時 ，譯 碼 器 74LS 處 于 工 作 狀 態(tài)。否 那么譯 碼 器 被 禁 止 其中： Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS A2 A1 A0 S1 S2 S3 觸 發(fā) 器教學內容：、根本觸發(fā)器1用與非門組成的根本觸發(fā)器2用或非門組成的根本觸發(fā)器3集成根本觸發(fā)器D/A轉換主要參數(shù) 2、同步觸發(fā)器1同步RS觸發(fā)器2同步D觸發(fā)器3、主從觸發(fā)器1主從RS觸發(fā)器2主從JK觸發(fā)器4、邊沿觸發(fā)器1邊沿D觸發(fā)器 2邊沿JN觸發(fā)器5、時鐘觸發(fā)器的功能分類及轉換1功能分類 2不同類型的轉換6、觸發(fā)器邏輯功能表示方法及轉換1功能表示方法 2各種

25、表示法間的轉換重點難點：觸發(fā)器根本特性和按邏輯功能的分類，觸發(fā)器不同構造及其動作特點，觸發(fā)器的轉換方法。教學要求：1掌握觸發(fā)器的根本特點，不同功能觸發(fā)器形狀變換規(guī)律，熟知各種功能描畫方法。2正確了解不同構造的不同動作特點，會根據(jù)輸入波形畫出輸出波形。 3知道常見的幾種觸發(fā)器轉換成其它功能觸發(fā)器的方法。一、單項選擇題1、 在 RD=SD=“1 時， 基 本 RS 觸 發(fā) 器 ( )。(a) 置“0(b) 置“1 (c) 保 持 原 狀 態(tài)2、邏 輯 電 路 如 圖 所 示， 當 RD=SD=S=R=“1 時， 脈 沖 來 到 后 可 控 RS 觸 發(fā) 器 的 新 狀 態(tài) 為 。(a) “0 (b

26、) “1 (c) 不 定3、觸 發(fā) 器 輸 出 的 狀 態(tài) 取 決 于 ( )。(a) 輸 入 信 號(b) 電路的原始形狀 (c) 輸入信號和電路的原始形狀4、分 析 下 面 邏 輯 電 路 圖 中C、J、K 的 波 形 。當 初 始 狀 態(tài) 為“0時，輸 出 Q 端 是“0 的 瞬 間 為 。 (a) (b) (c) 5、邏 輯 電 路 如 圖 所 示， 分 析 圖 中C，J，K 的 波 形 。當 初 始 狀 態(tài) 為“0時， 輸 出 Q 是 “1 的 瞬 間 為 。(a) (b) (c) 6、 邏 輯 電 路 如 圖 所 示，A=“0 時， 脈沖來到后D 觸發(fā)器 。(a) 具 有 計 數(shù)

27、器 功 能(b) 置“0 (c) 置“17、 觸 發(fā) 器 連 接 如 下 圖 所 示， 那么 具 有 。(a) T 觸 發(fā) 器 功 能(b) D 觸 發(fā) 器 功 能(c) T 觸 發(fā) 器 功 能8、T 觸 發(fā) 器 的 狀 態(tài) 表 為 。TQn+1TQn+1TQn+10 0001 111Qn (a) (b) (c)9、可 控 RS 觸 發(fā) 器 的 狀 態(tài) 表 為 。SDRDQn+1SDRDQn+1SRQn+1 0 0 10 000 0 1 001 001 0 1 0 111不 變10 1 1 1 00不 定11 不 定 (a) (b) (c)10、邏 輯 電 路 如 圖 所 示， 它 具 有 。

28、(a) D 觸 發(fā) 器 功 能(b) T 觸 發(fā) 器 功 能(c) T 觸 發(fā) 器 功 能11、某主從型JK觸發(fā)器，當J=K=“1時，C端的頻率f=200 Hz，那么Q的頻率為( ) 。(a) 200 Hz (b) 400 Hz (c) 100 Hz12、邏 輯 電 路 如 圖 所 示，輸 入 為 X，Y ，同 它 功 能 相 同 的 是 。(a) 可 控 RS 觸 發(fā) 器 (b) JK 觸 發(fā) 器 (c) 基 本 RS 觸 發(fā) 器 (d) T 觸 發(fā) 器13、下 圖 邏 輯 電 路 如 圖 所 示， 分 析 RD ，SD 的 波 形，當 初 始 狀 態(tài) 為“0時，輸 出 Q 是“1 的 瞬

29、間 為 ( )。(a) t1 (b) t2 (c) t314、 邏 輯 電 路 如 圖 所 示，A=“0 時， 脈 沖 來 到 后 JK觸 發(fā) 器 。(a) 具 有 計 數(shù) 功 能 (b) 置“0 (c) 置“1(d) 保 持 原 狀 態(tài)15、 邏 輯 電 路 如 圖 所 示， 分 析 C 的 波 形， 當 初 始 狀 態(tài) 為“0 時， 輸 出 Q 是“0 的 瞬 間 為 。(a) t1 (b) t2 (c) t3二非客觀題1、設 觸 發(fā) 器 的 初 始 狀 態(tài) 為“0， 已 知 C 脈 沖 及 各 輸 入 的 波 形， 試 畫 出 觸 發(fā) 器 輸 出Q 的 波 形。 圖1 為 可 控RS 觸

30、 發(fā) 器， 圖2 為 維 持 阻 塞D 觸 發(fā) 器 圖3 為 主 從JK 觸 發(fā) 器。2、 基 本RS 觸 發(fā) 器 Q的 初 始 狀 態(tài) 為“0， 根 據(jù) 給 出 的 和 的 波 形， 試 畫 出 Q 的 波形， 并 列 出 狀 態(tài) 表。3、 過 流 保 護 電 路 如 圖 所 示， 試 分 析 其 工 作 原 理( 設 二 極 管 的 管 壓 降=0.6 V，門 電 路 的 關 門 電 平 為 0.8 V， 開 門 電 平 為1.4 V)。4、 分析圖所示電路的功能，列出真值表。5、 如圖5.1.6所示的觸發(fā)器的CP、R、S信號波形如下圖，畫出Q和的波形，設初態(tài)Q=0。6、由與或非門組成的同

31、步RS觸發(fā)器如下圖，試分析其任務原理并列出功能表。7、設主從JK觸發(fā)器的初始形狀為0，CP、J、K信號如下圖，試畫出觸發(fā)器Q端的波形。8、 邏輯電路如下圖，知CP和A的波形，畫出觸發(fā)器Q端的波形，設觸發(fā)器的初始形狀為0。解： 9、用適當?shù)倪壿嬮T，將D觸發(fā)器轉換成T觸發(fā)器、RS觸發(fā)器和JK觸發(fā)器。解：時序邏輯電路教學內容：、時序電路的根本分析和設計方法1根本分析方法 2根本設計方法 2、計數(shù)器1特點和分類2二進制計數(shù)器3十進制計數(shù)器4N進制計數(shù)器、存放器存放器的主要特點和分類 2根本存放器 3移位存放器 4移位存放器型計數(shù)器 、順序脈沖發(fā)生器1普通步驟 2設計舉例 重點難點：掌握時序電路的特點和

32、分析方法，能熟練地根據(jù)給定 電路，用各種方法分析電路功能，畫出形狀出表和形狀圖時序圖。教學要求：1掌握時序邏輯電路的定義及同步時序電路的分析與設計方法和普通步驟。2了解時序電路各方程組輸出方程組、驅動方程組、形狀方程組，形狀轉換表、形狀轉換圖及時序圖在分析和設計時序電路中的重要作用。3熟知計數(shù)器、存放器、移位存放器等常見時序電路功能特點，會用集成計數(shù)器構成恣意進制計數(shù)器。一單項選擇題1、分 析 某 時 序 邏 輯 電 路 的 狀 態(tài) 表， 判 定 它 是 。(a) 移 位 寄 存 器(b) 二 進 制 計 數(shù) 器 (c) 十 進 制 計 數(shù) 器C000010012011311141105100

33、60002、 時 序 邏 輯 電 路 如 圖 所 示， 原 狀 態(tài) 為“00， 當 送 入 兩 個 C 脈 沖 后 的 新 狀 態(tài) 為 。(a) 0 0 (b) 1 1 (c) 1 0 3、某 計 數(shù) 器 最 大 輸 入 脈 沖 數(shù) 為 12， 組 成 該 計 數(shù) 器 所 需 最 少 的 觸 發(fā) 器 個 數(shù) 為 。(a) 2 (b) 3 (c) 44、 一 位 十 進 制 計 數(shù) 器 由 位 二 進 制 計 數(shù) 器 組 成。(a) 2 (b) 3 (c) 45、邏 輯 電 路 如 圖 所 示， 當 A=“0，B=“1 時， 脈 沖 來 到 后 觸 發(fā) 器 ( )。(a) 具 有 計 數(shù) 功 能

34、 (b) 保 持 原 狀 態(tài) (c) 置“0 (d) 置“16、 寄 存 器 與 計 數(shù) 器 的 主 要 區(qū) 別 是 。(a) 寄 存 器 具 有 記 憶 功 能， 而 計 數(shù) 器 沒 有(b) 寄 存 器 只 能 存 數(shù)， 不能計數(shù)， 計數(shù)器不僅能延續(xù)計數(shù)， 也能存數(shù)(c) 寄 存 器 只 能 存 數(shù)， 計 數(shù) 器 只 能 計 數(shù)， 不 能 存 數(shù)7、 移 位 寄 存 器 與 數(shù) 碼 寄 存 器 的 區(qū) 別 是 。(a) 前 者 具 有 移 位 功 能， 后 者 那么 沒 有(b) 前 者 不 具 有 移 位 功 能， 后 者 那么 有(c) 兩 者 都 具 有 移 位 功 能 和 計 數(shù)

35、功 能8、 如 圖 所 示 時 序 邏 輯 電 路 為 。(a) 同步二進制計數(shù)器(b) 數(shù) 碼 寄 存 器(c) 移 位 寄 存 器9、分 析 某 時 序 邏 輯 電 路 的 狀 態(tài) 表， 判 定 它 是 。(a) 移 位 寄 存 器(b) 二 進 制 計 數(shù) 器 (c) 十 進 制 計 數(shù) 器C000010012011311141105100600010、時 序 邏 輯 電 路 如 圖 所 示， 原 狀 態(tài) 為“10， 當 送 入 一 個 C 脈 沖 后 的 新 狀 態(tài) 為 。(a) “1 0 (b) “0 1 (c) “1 111、 如 圖 所 示 時 序 邏 輯 電 路 為 。(a)

36、異步二進制計數(shù)器 (b)異步十進制計數(shù)器 (c) 同步十進制計數(shù)器12、如 圖 所 示 時 序 邏 輯 電 路 為 。(a) 計 數(shù) 器(b) 寄 存 器(c) 譯 碼 器13、 分 析 時 序 邏 輯 電 路 的 狀 態(tài) 表， 判 定 它 是 。(a) 減 法 計 數(shù) 器(b) 移 位 寄 存 器(c) 加 法 計 數(shù) 器C00001001201030114100510161107111800014、 計 數(shù) 器 是 一 種 。(a) 組 合 邏 輯 電 路(b) 時 序 邏 輯 電 路(c) 脈 沖 整 形 電 路15、 寄 存 器 是 一 種 。(a) 存 放 數(shù) 碼 的 時 序 邏 輯

37、 電 路(b) 實 現(xiàn) 計 數(shù) 的 時 序 邏 輯 電 路(c) 實 現(xiàn) 編 碼 的 組 合 邏 輯 電 路16、 同 步 計 數(shù) 器 和 異 步 計 數(shù) 器 的 不 同 點 是 。(a) 前 者 各 觸 發(fā) 器 是 同 步 進 位 的， 后 者 那么 不 同 步(b) 前 者 由 JK 端 接 受 計 數(shù) 信 號， 后 者 那么 由 時 鐘 脈 沖 端 接 受 計 數(shù) 信 號(c) 前 者 計 數(shù) 慢， 后 者 計 數(shù) 快二非客觀題 1、列 出 邏 輯 電 路 圖 的 狀 態(tài) 表， 寫 出 輸 出F 的 邏 輯 式。已 知C 脈 沖 的 波 形 圖， 畫 出， 及 F 的 波 形 ， 假設

38、C 脈 沖 頻 率 為1 kHz， 計 算F 的 脈 寬 和 周 期T設 觸 發(fā) 器 初 始 狀 態(tài) 為 “00。2、已 知 邏 輯 電 路 圖 及C 和D 的 波 形。 試 畫 出 輸 出 端X，Y 的 波 形各 觸 發(fā) 器 初 始 狀 態(tài) 為“0。3、已 知 邏 輯 電 路 圖 ， 脈 沖 的 波 形 如 圖 所 示， 試 畫 出 ，的 波 形。 設 ，的 初 始 狀 態(tài) 均 為“0。4、 已 知 邏 輯 電 路 圖 及 C， 的 波 形， 試 畫 出 輸 出， 的 波 形 設， 的 初 始 狀 態(tài) 均 為“0。5、邏 輯 電 路 圖 及C 脈 沖 的 波 形 如 圖 所 示 ， 試 畫

39、出 輸 出，的 波 形 , 并 列 出 其 狀 態(tài) 表， 說 明 它 的 邏 輯 功 能 設 ，的 初 始 狀 態(tài) 均 為“1。6、 邏 輯 電 路 如 圖 所 示， 列 出 狀 態(tài) 表，已 知 C 脈 沖 波 形， 畫 出 輸 出 ， 的 波 形 ， 判 斷 該 計 數(shù) 器 是 加 法 還 是 減 法？ 是 異 步 還 是 同 步？設， 的 初 始 狀 態(tài) 均 為“0 0。7、 已 知 邏 輯 電 路 圖 和 輸 入 A，B 的 波 形 ， 試 畫 出 兩 觸 發(fā) 器 輸 出 ， 的 波 形 ( 設， 初 始 狀 態(tài) 均 為“0。8、已 知 邏 輯 電 路 圖 及 其 C 脈 沖 波 形。

40、試 列 出 邏 輯 圖 的 狀 態(tài) 表， 并 判 斷 是 幾 進 制， 加 法 還 是 減 法 ？ 同 步 還 是 異 步？ 設， 的 初 始 狀 態(tài) 均 為“0。 C C 0 5 1 6 2 7 3 8 4 99、時 序 邏 輯 電 路 如 下 圖 所 示，1 寫 出 電 路 的 驅 動 方 程、狀 態(tài)方 程 ，2畫 出 電 路 的 狀 態(tài) 轉 換 圖，設 各 觸 發(fā) 器 的 初 始 狀 態(tài) 均 為“0, 3說 明 電 路 為 幾 進 制 計 數(shù) 器 ，能 否 自 啟 動。10、 知形狀圖如下圖，試作出它的形狀表。11、 知一時序電路的形狀表如表題6.1.1所示，試作出相應的形狀圖。12、圖

41、題6.1.5是某時序電路的形狀轉換圖，設電路的初始形狀為01，當序列X=100110時，求該電路輸出Z的序列。解：13、在某計數(shù)器的輸出端察看到如圖7.1.1所示的波形，試確定該計數(shù)器的模。解：14、試用正邊沿JK觸發(fā)器設計一同步時序電路，其形狀轉換圖如圖題6.3.3所示，要求電路最簡。解：15、試分析圖題7.1.5電路是幾進制計數(shù)器，畫出各觸發(fā)器輸出端的波形圖。解： 16、試分析圖題7.1.9所示電路，畫出它的形狀圖，闡明它是幾進制計數(shù)器。解：17、試分析圖題7.1.11所示電路，畫出它的形狀圖，并闡明它是幾進制計數(shù)器。解： 18、試分析圖題7.1.15所示電路，闡明它是多少進制計數(shù)器，采用

42、了何種進位方式。解： 19、試用兩片74194構成8位雙向移位存放器。解：20、試畫出圖題7.2.1所示邏輯電路的輸出(QAQD)的波形，并分析該電路的邏輯功能。解： 21、用兩片同步十六進制計數(shù)器74LS161設計一個五十三進制計數(shù)器，可以附加必要的門電路。請標明計數(shù)輸入端和進位輸出端。74LS161的框圖和功能表如下圖。堅持但C=001111011101101置 零預置數(shù)保 持計 數(shù)任務形狀74LS16122、分 析 圖 中 的 電 路，說 明 它 們 是 幾 進 制 計 數(shù) 器，并 列 出 每 片 計 數(shù) 器 的 有 效 狀 態(tài) 轉 換 圖。其 中 74LS290是 二 五 十 進 制

43、異 步 計 數(shù) 器，74160 是 十 進 制 同 步 計 數(shù) 器，74LS161是 4 位 二 進 制 同 步 計 數(shù) 器。R01 CP0 CP1R02 74LS290 S91Q0 Q1 Q2 Q3 S92 CPEP D0D1D2D3 CET 74160 LDCP Q0Q1 Q2 Q3 RD&11CPEP D0D1D2D3 CET 74LS161 LDCP Q0 Q1 Q2 Q3 RDEP D0D1D2D3 CET 74LS161 LDCP Q0 Q1 Q2 Q3 RD1CP 1 脈沖波形的產生和整形教學內容：1、各波形參數(shù)的定義。2、施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器。3、555定時器

44、的構成及功能表；由555定時器構成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器及多諧振蕩器。 重點難點：多諧振蕩器、施密特觸器、單穩(wěn)態(tài)觸發(fā)器三種脈沖波形的構成、特點，由555定時器組成三種脈沖電路。教學要求：1了解脈沖產生及整形電路的分類及脈沖波形參數(shù)的定義。 2掌握施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的任務原理、特點及運用。 3掌握由555定時器組成三種脈沖電路施密特觸發(fā)器，單穩(wěn)觸發(fā)器和多諧振蕩器的任務原理及主要參數(shù)的計算。一單項選擇題1、脈沖信號的幅度A 是( )。(a) 脈 沖信 號 變 化 的 最 大 值(b) 脈 沖信 號 變 化 的 最 小 值(c) 脈 沖信 號 變 化 的 中 間 值2、下面

45、三幅波形圖中，( ) 正 確 表 達 了 脈 沖 信 號 的 寬 度。3、 下 面 三 幅 圖 中， 只 有( ) 為 正 脈 沖 信 號 。4、 下 面 三 幅 圖 中， 只 有( ) 為 負 脈 沖 信 號 。5、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)繼續(xù)時間的長短取決于 。觸發(fā)脈沖的寬度 (b) 電 路 本 身 的 參 數(shù) (c) 觸 發(fā) 脈 沖 的 幅 度6、555 集 成 定 時 器 的 主 要 應 用 之 一 是( )。(a) 構成運算放大器 (b) 構成同步計數(shù)器 (c) 構成單穩(wěn)態(tài)觸發(fā)器7、555 集 成 定 時 器 構 成 的 單 穩(wěn) 態(tài) 觸 發(fā) 器 可 用 于 。(a) 產 生 一 定 頻

46、率 的 正 弦 波(b) 實 現(xiàn) 不 規(guī) 那么 波 形 的 整 形(c) 將 直 流 信 號 變 為 矩 形 波8、555 集 成 定 時 器 是 。(a) 模 擬 電 路 的 電 子 器 件(b) 數(shù) 字 電 路 的 電 子 器 件(c) 模 擬 電 路 和 數(shù) 字 電 路 相 結 合 的 電 子 器 件9、由 555 集 成 定 時 器 構 成 的 多 諧 振 蕩 器 的 功 能 是 。(a) 輸 出 一 定 頻 率 的 矩 形 波(b) 將 變 化 緩 慢 的 信 號 變 為 矩 形 波(c) 輸 出 一 定 頻 率 的 正 弦 波10、555 集 成 定 時 器 如 圖 所 示，4 端

47、為復 位 端，不 用 時 應 接 。(a) 高 電 平(b) 低 電 平(c) 高 電 平、低 電 平 均 可11、 由 555 集 成 定 時 器 組 成 的 電 路 如 圖 所 示，該電路是 。(a) 單 穩(wěn) 態(tài) 觸 發(fā) 器(b) 雙 穩(wěn) 態(tài) 觸 發(fā) 器(c) 多 諧 振 蕩 器12、555 集 成 定 時 器 電 路 如 圖 所 示， 如 果 在 電 壓 控 制 端 5 外 加 電 壓 uI5 其 值 在 0 UCC 之 間 將 會 影 響 到 。(a) 定 時 器 中 電 壓 比 較 器 的 參 考 電 壓(b) 輸 出 電 壓 的 幅 值(c) 定 時 器 中 觸 發(fā) 器 的 功 能

48、13、555 集成定時 器 電 路 如以下圖所示 ，電壓控制端 5 在不用時應 。(a) 經 0.01 F 的 電 容 接 地(b) 直 接 接 地 (c) 懸 空14、 555 集 成 定 時 器 電 路 如 圖 所 示， 假設 輸 入 電 壓 ， ，那么 輸 出 電 壓 ( )。(a) 為 高 電 平(b) 維 持 原 狀 態(tài) (c) 狀 態(tài) 不 定15、 由555 集成定時器組成的電路 如 圖 所 示， 該 電 路 是 。(a) 單 穩(wěn) 態(tài) 觸 發(fā) 器(b) 雙 穩(wěn) 態(tài) 觸 發(fā) 器(c)多 諧 振 蕩 器16、 由 555 集 成 定 時 器 組 成 的 單 穩(wěn) 態(tài) 觸 發(fā) 器 如 圖

49、所 示， 如 果 按 一 下 按 鈕 SB，那么 輸 出 電 壓 為 。(a) 高 電 平(b) 低 電 平(c) 正 的 單 脈 沖(d) 負 的 單 脈 沖二非客觀題 1、由555 集 成 定 時 器 組 成 的 電 路 如 圖 所 示。 合 上 開 關S 以 后，發(fā) 光 二 極 管、 交 替 發(fā) 亮。 已 知， 0.01 ，0.47 ，100 k，2.2 M， 150，100 。試 分 別 計 算、 每 次 發(fā) 亮 的 時 間。2、由555 集 成 定 時 器 組 成 的 應 用 電 路 如 圖 所 示， 用 來 控 制 微 電 機M 的 起 動 和 停 止。 試 說 明 哪 個 是 起

50、 動 按 鈕，哪 個 是 停 止 按 鈕，為 什 么？3、由555 集 成 定 時 器 組 成 的 電 路 如 圖1 所 示。 已 知 50F， 輸 出 電 壓 的 波 形 如 圖 2 所 示， 求 和 的 值。4、由555定時器組成的脈沖寬度鑒別電路及輸入vI波形如圖題9.4.3所示。集成施密特電路的，單穩(wěn)的輸出脈寬有的關系。對應vI畫出電路中B、D、D、E各點波形，并闡明D、E端輸出負脈沖的作用。5、圖示電路是由兩個多諧振蕩器構成的模擬聲響發(fā)生器，知VCC=12V， R11=10k，R12=150k，R21=10k，R22=100k，C1=10F，C1=0.01F，555定時器輸出的高、低

51、電平分別為11V和0.2V，計算vo1和vo2的頻率。畫出vo1和vo2的表示波形圖。6、圖示電路為CMOS或非門構成的多諧振蕩器，圖中。(1) 畫出a、b、c各點的波形；(2)計算電路的振蕩周期；(3) 當閾值電壓由改動至時，電路的振蕩頻率如何變化？解：7、微分型單穩(wěn)電路如下圖。其中為3，試對應地畫出、的波形，并求出輸出脈沖寬度。 解： 半導體存儲器、可編程邏輯器件教學內容：1、只讀存儲器：固定ROM、PROM、EPROM、E2ROM、快閃存儲器。2、隨機存儲器RAM。3、存儲器的容量擴展，用存儲器實現(xiàn)組合邏輯。4、PLD的根本特征、分類能及每種類型的特點。重點難點：存儲器的容量擴展，用存儲

52、器實現(xiàn)組合邏輯。 教學要求：1了解半導體存儲器的功能及分類，了解它們在數(shù)字系統(tǒng)中的作用。2了解只讀存儲器ROM、隨機存儲器RAM的組成、特點及任務原理。3掌握存儲容量的擴展方法及如何用存儲器實現(xiàn)組合邏輯的功能。4了解PLD的根本特征、分類能及每種類型的特點。一單項選擇題1、欲用4 片1024 8 位的ROM 組成4k 16 位的存儲器，需求采取 。(a) 字 擴 展 和 位 擴 展 (b) 位 擴 展 (c) 字 擴 展 2、圖 中 是 一 個 164 位 的 ROM，A3A2A1A0為 地 址 輸 入，D3D2D1D0 為數(shù) 據(jù) 輸 出，當 A3A2A1A0 為 0001 和 1001 時，

53、D3D2D1D0 的 輸 出 應 為 。(a) 0000和1000 (b) 0010和1000 (c) 0001和1001 存儲矩陣W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 地址譯碼器 D0 D1 D2 D3A3A2A1A03、一個有1M1位的DRAM，采用地址分時送入的方法，芯片應具有幾根地址線？(a) 6 (b) 10 (c) 12二非客觀題 1、 一個有4096位的DRAM，假設存儲矩陣為6464構造方式，且每個存儲單元刷新時間為400ns，那么存儲單元全部刷新一遍需求多長時間？解：2、 指出以下存儲系統(tǒng)各具有多少個存儲單

54、元，至少需求幾根地址線和數(shù)據(jù)線？(1)64K1(2)256K4(3)1M1(4)128K8解：3、 設存儲器的起始地址為全0，試指出以下存儲系統(tǒng)的最高地址為多少？(1) 2K1(2) 16K4(3) 256K32解：4、用一片1288位的ROM實現(xiàn)各種碼制之間的轉換。要求用從全0地址開場的前16個地址單元實現(xiàn)8421BCD碼到余3碼的轉換；接下來的16個地址單元實現(xiàn)余3碼到8421BCD碼的轉換。試求：(1)列出ROM的地址與內容對應關系的真值表；(2)確定輸入變量和輸出變量與ROM地址線和數(shù)據(jù)線的對應關系；(3)簡要闡明將8421BCD碼的0101轉換成余3碼和將余3碼轉換成8421BCD碼

55、的過程。解： 5、用ROM設計一個組合邏輯電路，用來產生以下一組邏輯函數(shù)1列出ROM應有的數(shù)據(jù)表，2畫出存儲矩陣的點陣圖。解：6、試分析圖題8.3.1的邏輯電路，寫出邏輯函數(shù)表達式。解： 7、 對于圖8.3.9所示的OLMC，試畫出當AC0=1，AC1(n)=1，XOR(n)=1時的等效邏輯電路。數(shù)/模、模/數(shù)轉換電路教學內容：、D/A轉換器1D/A轉換根本任務原理 2D/A轉換主要參數(shù) 2、A/D轉換器 1A/D轉換的普通步驟和取樣定理2取樣堅持電路3逐次漸近A/D轉換器重點難點：D/A轉換和A/D轉換的步驟，主要目的,典型電路任務原理。教學要求：1了解數(shù)模(DAC)的4位T形網(wǎng)絡構造的任務

56、原理。 2了解并行模數(shù)(ADC)及逐次比較(ADC)的構造及任務原理。 3了解模數(shù)(ADC)轉換的根本步驟。4掌握分辨率、轉換精度、轉換速度等主要運用技術目的。一單項選擇題1、T 形 電 阻 網(wǎng) 絡 D/A 轉 換 器 是 由 組 成。(a) T 形 電 阻 網(wǎng) 絡 和 集 成 運 算 放 大 器 (b) T 形 電 阻 網(wǎng) 絡 和 觸 發(fā) 器 (c) T 形 電 阻 網(wǎng) 絡 和 振 蕩 器 2、逐 次 逼 近 型 A/D 轉 換 器 的 轉 換 精 度 與 輸 出 的 數(shù) 字 量 位 數(shù) 之 間 的 關 系 是。(a) 輸 出 的 數(shù) 字 量 位 數(shù) 越 多 轉 換 精 度 越 高(b) 輸 出 的 數(shù) 字 量 位 數(shù) 越 少 轉 換 精 度 越 高(c) 轉 換 精 度 與 輸 出 的 數(shù) 字 量 位 數(shù) 無 關3、某 模 / 數(shù) 轉 換 器 的 輸 入 為 0 10V 模 擬 電 壓， 輸 出 為 8 位 二 進 制 數(shù) 字 信 號D7 D0)。 假設 輸 入 電 壓 是 2V ， 那么 輸 出 的 數(shù) 字 信 號 為 。(a) 00100011 (b) 00110011(c) 00100