數(shù)控直流穩(wěn)壓電源設(shè)計(jì)

1、 數(shù)控直流穩(wěn)壓電源的設(shè)計(jì) 學(xué)校: 學(xué)院: 學(xué)生姓名 : 班級(jí): 指導(dǎo)老師 : 摘要：隨著時(shí)代的發(fā)展，數(shù)字電路技術(shù)已經(jīng)普及到了我們的生活、工作、科研等各個(gè)領(lǐng)域。在此將介紹一種簡(jiǎn)易數(shù)控直流穩(wěn)壓電源。該電路采用以74LS192為控制中心，控制8位數(shù)模轉(zhuǎn)換器DAC0832，將其輸出的電流信號(hào)經(jīng)過放大器UA741，將其轉(zhuǎn)換為電壓信號(hào)，并經(jīng)過100K的滑動(dòng)變阻器來擴(kuò)展輸出的電壓范圍，使電壓在0+9.9V之間變化。以及通過 “+”，“-”按鍵來實(shí)現(xiàn)電壓步進(jìn)。用15V，5V自制電源作為電路中的穩(wěn)壓電源，以可逆計(jì)數(shù)器為控制中心，將采取按鍵的情況，進(jìn)行相應(yīng)的處理將數(shù)據(jù)傳給DAC0832，進(jìn)行DA轉(zhuǎn)換，并將轉(zhuǎn)換出來

2、的電流信號(hào)經(jīng)過電流轉(zhuǎn)換電壓模塊，變成電壓信號(hào)并經(jīng)過運(yùn)算放大模塊，最終輸出電壓，同時(shí)讓數(shù)碼管顯示。關(guān)鍵詞： DAC0832 UA741 74LS192 第一章緒論電源技術(shù)尤其是數(shù)控電源技術(shù)是一門實(shí)踐性很強(qiáng)的工程技術(shù)，服務(wù)于各行各業(yè)。電力電子技術(shù)是電能的最佳應(yīng)用技術(shù)之一。當(dāng)今電源技術(shù)融合了電氣、電子、系統(tǒng)集成、控制理論、材料等諸多學(xué)科領(lǐng)域。隨著計(jì)算機(jī)和通訊技術(shù)發(fā)展而來的現(xiàn)代信息技術(shù)革命，給電力電子技術(shù)提供了廣闊的發(fā)展前景，同時(shí)也給電源提出了更高的要求。隨著數(shù)控電源在電子裝置中的普遍使用，普通電源在工作時(shí)產(chǎn)生的誤差，會(huì)影響整個(gè)系統(tǒng)的精確度。電源在使用時(shí)會(huì)造成很多不良后果，世界各國紛紛對(duì)電源產(chǎn)品提出了

3、不同要求并制定了一系列的產(chǎn)品精度標(biāo)準(zhǔn)。只有滿足產(chǎn)品標(biāo)準(zhǔn)，才能夠進(jìn)入市場(chǎng)。隨著經(jīng)濟(jì)全球化的發(fā)展，滿足國際標(biāo)準(zhǔn)的產(chǎn)品才能獲得進(jìn)出的通行證。數(shù)控電源是從80年代才真正的發(fā)展起來的，期間系統(tǒng)的電力電子理論開始建立。這些理論為其后來的發(fā)展提供了一個(gè)良好的基礎(chǔ)。在以后的一段時(shí)間里，數(shù)控電源技術(shù)有了長(zhǎng)足的發(fā)展。但其產(chǎn)品存在數(shù)控程度達(dá)不到要求、分辨率不高、功率密度比較低、可靠性較差的缺點(diǎn)。因此數(shù)控電源主要的發(fā)展方向，是針對(duì)上述缺點(diǎn)不斷加以改善。從組成上，數(shù)控電源可分成器件、主電路與控制等三部分。目前在電力電子器件方面，幾乎都為旋紐開關(guān)調(diào)節(jié)電壓，調(diào)節(jié)精度不高，而且經(jīng)常跳變，使用麻煩數(shù)字化智能電源模塊是針對(duì)傳統(tǒng)智

4、能電源模塊的不足提出的，數(shù)字化能夠減少生產(chǎn)過程中的不確定因素和人為參與的環(huán)節(jié)數(shù)，有效地解決電源模塊中諸如可靠性、智能化和產(chǎn)品一致性等工程問題，極大地提高生產(chǎn)效率和產(chǎn)品的可維護(hù)性。本文所介紹的數(shù)控直流穩(wěn)壓電源與傳統(tǒng)的穩(wěn)壓電源相比，具有操作方便，電壓穩(wěn)定度高的特點(diǎn)，其輸出電壓大小采用數(shù)字顯示，主要用于要求電源精度比較高的設(shè)備，或科研實(shí)驗(yàn)電源使用，并且此設(shè)計(jì)，只用到了數(shù)字技術(shù)中的可逆計(jì)數(shù)器，D/A轉(zhuǎn)換器，譯碼顯示等電路，具有控制精度高，制作比較容易等優(yōu)點(diǎn)。第二章 系統(tǒng)功能與整體框圖2.1 功能與主要技術(shù)指標(biāo) 輸出電壓：099V步進(jìn)可調(diào)，調(diào)整步距0.1V; 輸出電流：1A； 精 度：靜態(tài)誤差1%FSR

5、，紋波10mV； 顯 示：輸出電壓值用LED數(shù)碼管顯示； 電壓調(diào)整：由“+”、“-”兩鍵分別控制輸出電壓的步進(jìn)增減； 其它：自制電路工作所需的直流穩(wěn)壓電源，輸出電壓為15V，+5V；2.2 數(shù)控直流穩(wěn)壓電源組成框圖操作人員通過按鍵對(duì)系統(tǒng)發(fā)出電壓調(diào)整指令，該指令與輸出電路的狀態(tài)信號(hào)一起送入數(shù)控部分電路，經(jīng)過處理后產(chǎn)生符合指令要求的輸出電壓信號(hào)，并經(jīng)輸出電路功率驅(qū)動(dòng)后輸出?？捎肈/A轉(zhuǎn)換器實(shí)現(xiàn)步進(jìn)，集成運(yùn)放實(shí)現(xiàn)功率擴(kuò)展，三端集成穩(wěn)壓芯片制作穩(wěn)壓電源電源。自制穩(wěn)壓電源顯示電路數(shù)控部分電路 輸出電路按 鍵第三章硬件電路3.1整體方案論證與比較方案一：模擬部分采用UA741將DAC0832輸出的電流變電

6、壓，然后再經(jīng)過達(dá)林頓管管放大，達(dá)到要求的量，在數(shù)字部分，采用74LS193，是一個(gè)同步十六進(jìn)制的可逆計(jì)數(shù)器。再采用74LS48進(jìn)行譯碼，在數(shù)碼管顯示數(shù)字。方案二：模擬部分采用兩個(gè)DAC0832分別對(duì)兩個(gè)74LS192的輸出量進(jìn)行調(diào)節(jié)，數(shù)字部分，采用74LS192，是一個(gè)同步十進(jìn)制可逆計(jì)數(shù)器。通過兩個(gè)0832控制數(shù)碼管顯示。綜上所述，方案一使用芯片少，但是顯示直觀。方案二，使用芯片比方案一多，但是顯示直觀，便于調(diào)節(jié)。所以我們采用方案二。3.2 單元電路設(shè)計(jì)此數(shù)控直流穩(wěn)壓電源共有六部分，輸出電壓的調(diào)節(jié)是通過“+，-” 兩鍵操作，步進(jìn)電壓精確到 0.1V 控制可逆計(jì)數(shù)器分別作加，減計(jì)數(shù)，可逆計(jì)數(shù)器的

7、二進(jìn)制數(shù)字輸出分兩路運(yùn)行：一路用于驅(qū)動(dòng)數(shù)字顯示電路，精確顯示當(dāng)前輸出電壓值；另一路進(jìn)入數(shù)模轉(zhuǎn)換電路（D/A 轉(zhuǎn)換電路），數(shù)模轉(zhuǎn)換電路將數(shù)字量按比例，轉(zhuǎn)換成模擬電壓，然后經(jīng)過射極跟隨器控制,調(diào)整輸出級(jí)，輸出穩(wěn)定直流電壓。為了實(shí)現(xiàn)上述幾部分的正常工作，需要另制15V和5V的直流穩(wěn)壓電源此下所講的數(shù)控電源主要就是對(duì)此組電壓進(jìn)行控制，使輸出 09.9V 的穩(wěn)定的可調(diào)直流電壓。此原理方框圖如下圖 1 所示。圖 1 原理方框圖 3.2.1 “+”,“-”鍵控制的可逆計(jì)數(shù)器的設(shè)計(jì)此部分電路我們有兩個(gè)方案。方案一：用四個(gè)按鈕開關(guān)作為電壓調(diào)整鍵，與可逆計(jì)數(shù)器的加計(jì)數(shù) CPU 時(shí)鐘輸入端和減計(jì)數(shù) CPD 時(shí)鐘輸入

8、端相連，可逆計(jì)數(shù)器采用兩片四位十進(jìn)制同步加/減計(jì)數(shù)集成塊 74LS192。兩計(jì)數(shù)器之間相互獨(dú)立。仿真圖如下：方案二：用兩個(gè)按鈕開關(guān)作為電壓調(diào)整鍵，與可逆計(jì)數(shù)器的加計(jì)數(shù) CPU 時(shí)鐘輸入端和減計(jì)數(shù) CPD 時(shí)鐘輸入端相連，可逆計(jì)數(shù)器采用兩片四位十進(jìn)制同步加/減計(jì)數(shù)集成塊 74LS192級(jí)聯(lián)而成。仿真圖如下：相對(duì)于方案二，我們認(rèn)為方案一更加方便，例如要調(diào)一個(gè)5V的電壓，方案二要按50次按鍵，而方案一只需要按5次，所以我們選擇方案一。3.2.1.1 74LS192工作原理74LS192是雙時(shí)鐘，可預(yù)置數(shù)，異步復(fù)位，十進(jìn)制（BCD 碼）可逆計(jì)數(shù)器。與之功能相同的還有其它芯片，比較容易找到。PL是低電平

9、有效的預(yù)置數(shù)允許端，PL=0 時(shí)，預(yù)置數(shù)輸入端 P0P3 上的數(shù)據(jù)被置入計(jì)數(shù)器。MR是高電平有效的復(fù)位端，MR=1 時(shí)，計(jì)數(shù)器被復(fù)位，所有輸出端都為低電平。CPU 是加計(jì)數(shù)時(shí)鐘，CPD 是減計(jì)數(shù)時(shí)鐘，當(dāng) CPU=CPD=1 時(shí)，計(jì)數(shù)器處于保持狀態(tài)，不計(jì)數(shù)。當(dāng) CPD=1，CPU 由0 變?yōu)?1 時(shí)，計(jì)數(shù)器的計(jì)數(shù)值加1；當(dāng) CPU=1，CPD 由 0 變 1時(shí)，計(jì)數(shù)器的計(jì)數(shù)值減1。TCU是進(jìn)位輸出端，當(dāng)加計(jì)數(shù)器達(dá)到最大計(jì)數(shù)值時(shí)，即達(dá)到 9 時(shí)，TCU 在后半個(gè)時(shí)鐘周期（CPU=0）內(nèi)變成低電平，其他情況均為高電平。TCU 是借位輸出端，當(dāng)減計(jì)數(shù)器計(jì)到零時(shí)，TCD在時(shí)鐘的后半個(gè)周期（CPD=0）內(nèi)

10、變成低電平，其他情況下均為高電平。3.2.1.2 元件的選擇74LS192 是雙時(shí)鐘，可預(yù)置數(shù)，異步復(fù)位，十進(jìn)制（ BCD 碼）可逆計(jì)數(shù)器，還可選用 54HC192，54HCT192，74HC192，74HCT192 等。3.2.2 按鍵去抖電路的設(shè)計(jì)作為一個(gè)按鍵從沒有按下到按下以及釋放是一個(gè)完整的過程，也就是說，當(dāng)我們按下一個(gè)按鍵時(shí)，總希望某個(gè)命令只執(zhí)行一次，而在按鍵按下的過程中，不要有干擾進(jìn)來，因?yàn)椋诎聪碌倪^程中，一旦有干擾過來，可能造成誤觸發(fā)過程，這并不是我們所想要的。因此在按鍵按下的時(shí)候,要把我們手上的干擾信號(hào)以及按鍵的機(jī)械接觸等干擾信號(hào)給濾除掉，一般情況下，我們可以采用電容來濾除掉

11、這些干擾信號(hào)，但實(shí)際上，會(huì)增加硬件成本及硬件電路的體積，這是我們不希望，總得有個(gè)辦法解決這個(gè)問題，因此我們可以采用軟件濾波的方法去除這些干擾信號(hào)，一般情況下，一個(gè)按鍵按下的時(shí)候，總是在按下的時(shí)刻存在著一定的干擾信號(hào)，按下之后就基本上進(jìn)入了穩(wěn)定的狀態(tài)。具體的一個(gè)按鍵從按下到釋放的全過程的信號(hào)圖如下圖所示：在本設(shè)計(jì)中我們采用基于51單片機(jī)的軟件去抖動(dòng)方法。 如圖所示，采用了兩個(gè)按鍵，分別為+和一，用來調(diào)節(jié)設(shè)定電壓，可以以01V的步進(jìn)增加或減少。按下+和一鍵，產(chǎn)生的脈沖輸入到單片機(jī)的P1的四個(gè)端口,通過單片機(jī)的去抖處理后，用P2的四個(gè)端口來控制74LSl92N的輸出是作加計(jì)數(shù)還是減計(jì)數(shù)。3.2.2.

12、1 AT89S51簡(jiǎn)介AT89S51是一個(gè)低功耗，高性能CMOS 8位單片機(jī)，片內(nèi)含4k Bytes ISP(In-system programmable)的可反復(fù)擦寫1000次的Flash只讀程序存儲(chǔ)器，器件采用ATMEL公司的高密度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn)MCS-51指令系統(tǒng)及80C51引腳結(jié)構(gòu)，芯片內(nèi)集成了通用8位中央處理器和ISP Flash存儲(chǔ)單元，功能強(qiáng)大的微型計(jì)算機(jī)的AT89S51可為許多嵌入式控制應(yīng)用系統(tǒng)提供高性價(jià)比的解決方案。AT89S51具有如下特點(diǎn)：40個(gè)引腳，4k Bytes Flash片內(nèi)程序存儲(chǔ)器，128 bytes的隨機(jī)存取數(shù)據(jù)存儲(chǔ)器（RAM），32個(gè)外部

13、雙向輸入/輸出（I/O）口，5個(gè)中斷優(yōu)先級(jí)2層中斷嵌套中斷，2個(gè)16位可編程定時(shí)計(jì)數(shù)器,2個(gè)全雙工串行通信口，看門狗（WDT）電路，片內(nèi)時(shí)鐘振蕩器。 此外，AT89S51設(shè)計(jì)和配置了振蕩頻率可為0Hz并可通過軟件設(shè)置省電模式?？臻e模式下，CPU暫停工作，而RAM定時(shí)計(jì)數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器而保存RAM的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時(shí)該芯片還具有PDIP、TQFP和PLCC等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。3.2.2.2 主要特征及引腳說明1主要特性： 8031 CPU與MCS-51 兼容 4K字節(jié)可編程FLASH存儲(chǔ)器(壽命：1000寫

14、/擦循環(huán)) 全靜態(tài)工作：0Hz-24KHz 三級(jí)程序存儲(chǔ)器保密鎖定 128*8位內(nèi)部RAM 32條可編程I/O線 兩個(gè)16位定時(shí)器/計(jì)數(shù)器 6個(gè)中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時(shí)鐘電路2管腳說明：VCC：供電電壓。GND：接地。P0口：P0口為一個(gè)8位漏級(jí)開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P1口的管腳第一次寫1時(shí)，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時(shí)，P0 口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，P0輸出原碼，此時(shí)P0外部必須被拉高。P1口：P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口

15、，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時(shí)，P1口作為第八位地址接收。P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個(gè)TTL門電流，當(dāng)P2口被寫“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。在給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)

16、，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個(gè)TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。P3.0 RXD（串行輸入口）P3.1 TXD（串行輸出口）P3.2 /INT0（外部中斷0）P3.3 /INT1（外部中斷1）P3.4 T0（記時(shí)器0外部輸入）P3.5 T1（記時(shí)器1外部輸入）P3.6 /WR（外部數(shù)據(jù)存儲(chǔ)器寫選通）P3.7 /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）P3口同時(shí)

17、為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè)ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時(shí)， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁

18、止，置位無效。/PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN信號(hào)將不出現(xiàn)。/EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000H-FFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式1時(shí)，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。3.2.2.3 程序框圖 開始按鍵是否按下NY延時(shí)10ms按鍵

19、是否按下NY與按鍵對(duì)應(yīng)的端口輸出高電平結(jié)束 3.2.3數(shù)字顯示電路的設(shè)計(jì)如圖所示，74LS48D是驅(qū)動(dòng)共陰數(shù)碼管的譯碼驅(qū)動(dòng)器。用邏輯電平開關(guān)來代替BCD碼；調(diào)整各引腳的狀態(tài)，可以得到不同的BCD碼組合；運(yùn)行仿真，數(shù)碼管的顯示結(jié)果會(huì)隨之變化，R12、R13在實(shí)際應(yīng)用電路中是一個(gè)較為有用的器件。如果沒有這只電阻，數(shù)碼管極易受損壞。在實(shí)際電路中，采用74LS248，分別改變各個(gè)開關(guān)的狀態(tài)，觀察顯示值的變化并記錄。3.2.3.1 74LS248工作原理74LS248 為四線七段譯碼驅(qū)動(dòng)器，內(nèi)部輸出帶上拉電阻，它把從計(jì)數(shù)器傳送來的二十進(jìn)制碼，驅(qū)動(dòng)數(shù)碼管顯示數(shù)碼。具體功能如下圖3 真值表所示。74LS24

20、8，七段譯碼器，輸出高電平有效，適合于共陰極接法的七段數(shù)碼管使用 A3，A2，A1，A0，為 8421BCD 碼輸入，a,b,c,d,e,f,g 為七段數(shù)碼輸出，LT 為試燈輸入信號(hào)，用來檢查，數(shù)碼管的好壞，IBR 為滅零輸出信號(hào)，用來動(dòng)態(tài)滅零，IB/QBR 為滅燈輸出信號(hào)，該端既可以作輸入也可以作輸出，具體工作如圖3真值表所示。3.2.3.2原件選擇與 74LS248 功能相同的還有，74LS247，7CD4511 等。3.2.4 D/A 轉(zhuǎn)換電路的設(shè)計(jì) 數(shù)模轉(zhuǎn)換電路有兩種方案。方案一：采用兩塊DAC0832集成塊，再分別用兩個(gè)電位器調(diào)節(jié)D/A的輸出，使其中一個(gè)的輸出值與顯示的整數(shù)值相對(duì)應(yīng)，

21、另一個(gè)與顯示的小數(shù)值相對(duì)應(yīng)，最后用反向加法電路將兩個(gè)輸出值結(jié)合成一個(gè)值。仿真圖如下：方案二：采用一塊DAC0832集成塊，再用一個(gè)電位器調(diào)節(jié)D/A的輸出，使其輸出值與顯示的整數(shù)值相對(duì)應(yīng)。 仿真圖如下：表1 模擬量增長(zhǎng)趨勢(shì)表數(shù)字量低四位模擬量模擬量n-模擬量n-1高四位模擬量模擬量n-模擬量n-1000.0100.3410.010.030.340.3420.040.020.680.3530.060.021.030.3440.080.021.370.3450.10.031.710.3560.130.022.060.3470.150.022.40.3480.170.022.740.3490.193.

22、08如表1所示，數(shù)字量加1，低四位模擬量平均加0.02，而高四位模擬量加0.34，兩者的增長(zhǎng)幅度不同，如果用方案二，很難調(diào)節(jié)電位器，使D/A的輸出量與顯示值一致。另外，由于方案二沒有用反向加法電路，致使DAC0832的基準(zhǔn)電壓VREF接負(fù)電源，這樣就增加了輔助電源的數(shù)量，使整個(gè)電路變得更加復(fù)雜。綜上，我們選擇方案一。3.2.4.1 DAC0832 工作原理介紹DAC0832 最具特色是輸入為雙緩沖結(jié)構(gòu)，數(shù)字信號(hào)在進(jìn)入 D/A 轉(zhuǎn)換前，需經(jīng)過兩個(gè)獨(dú)立控制的8 位鎖存器傳送。其優(yōu)點(diǎn)是 D/A 轉(zhuǎn)換的同時(shí)，DAC 寄存器中保留現(xiàn)有的數(shù)據(jù)，而在輸入寄存器中可送入新的數(shù)據(jù)。系統(tǒng)中多個(gè) D/A 轉(zhuǎn)換器內(nèi)容

23、可用一公共的選通信號(hào)選通輸出。具體封裝圖如下圖 4 所示。DAC0832 芯片主要功能引腳的名稱和作用如下：d7d0：8 位二進(jìn)制數(shù)據(jù)輸入端；ILE：輸入鎖存允許，高電平有效CS：片選信號(hào)，低電平有效WR1，WR2：寫選通信號(hào)，低電平有效XFER：轉(zhuǎn)移控制信號(hào)，低電平有效Rf：內(nèi)接反饋電阻，Rf=15K；IOUT1，IOUT2：輸出端，其中 IOUT1 和運(yùn)放反相輸入相連，IOUT2 和運(yùn)放同相輸入端相連并接地端。Vcc：電源電壓，Vcc 的范圍為+5V+15V；Vref：參考電壓，范圍在-10V+10V;GND：接地端。 當(dāng) ILE=1,CS=0,WR=0，輸入數(shù)據(jù) d7d0 存入 8 位輸

24、入寄存器中，當(dāng) WR2=0，XFER=0 時(shí)，輸入寄存器中所存內(nèi)容進(jìn)入 8 位 DAC 寄存器并進(jìn)行 D/A 轉(zhuǎn)換。 當(dāng) DAC0832 外接運(yùn)放 A 構(gòu)成 D/A 轉(zhuǎn)換電路時(shí)，電路輸出量 V0 和輸入 d7d0 的關(guān)系式為：3.2.4.2 UA741介紹由于 DAC0832 輸出級(jí)沒有加集成運(yùn)放，所以需外加運(yùn)放相配適用。運(yùn)放采用具有調(diào)零的低噪聲高速優(yōu)質(zhì)運(yùn)放UA741。UA741封裝如下圖 5所示1和5為偏置(調(diào)零端)2為正向輸入端3為反向輸入端4接地6為輸出7接電源8空腳3.2.5調(diào)整輸出的設(shè)計(jì)調(diào)整輸出級(jí)采用運(yùn)放作射極跟隨器，使調(diào)整管的輸出電壓精確地與 D/A 轉(zhuǎn)換器輸出電壓保持一致。調(diào)整管采用大功率達(dá)林頓管BD681，確保電路的輸出電流值達(dá)到設(shè)計(jì)要求。數(shù)控電源各部分工作所需的15V和+5V電源由固定集成穩(wěn)壓器 7815、7915、和 7805 提供，調(diào)整管所需輸入電壓，經(jīng)簡(jiǎn)單整流，濾波即