高速寬頻帶信號(hào)發(fā)生器的設(shè)計(jì)

1、高速寬頻帶信號(hào)發(fā)生器的設(shè)計(jì)論文摘要：本設(shè)計(jì)結(jié)合DDS的根本原理以AD9954為核心，設(shè)計(jì)了一款采用PHILIPS公司的ARM7系列芯片LPC2132作為微處理器，產(chǎn)生頻率高達(dá)160MHz正弦信號(hào)波形的信號(hào)發(fā)生器。本文主要介紹該信號(hào)發(fā)生器的設(shè)計(jì)方案，給出了硬件結(jié)構(gòu)框圖和局部軟件控制程序，詳細(xì)分析了電路工作的原理，簡(jiǎn)要介紹了AD9958的根本特性、內(nèi)部結(jié)構(gòu)、引腳功能及控制應(yīng)用。論文關(guān)鍵詞：直接數(shù)字合成技術(shù),無(wú)源濾波器0引言信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。例如在通信、播送、電視系統(tǒng)中，都需要射頻發(fā)射，即載波，把音頻、視頻信號(hào)或脈沖信號(hào)發(fā)射出去，那么需要能產(chǎn)生高頻的

2、振蕩器。隨著現(xiàn)代通信技術(shù)不斷的開展，對(duì)信號(hào)源的輸出波形種類、頻率范圍、分辨率、精確度等提出很高的要求，高頻信號(hào)源更被譽(yù)為是現(xiàn)代電子系統(tǒng)的心臟，因此制作一臺(tái)高頻正弦信號(hào)發(fā)生器具有很高的實(shí)際價(jià)值。1DDS技術(shù)簡(jiǎn)介DDS是繼直接頻率合成技術(shù)和鎖相環(huán)式頻率合成技術(shù)之后的第三代頻率合成技術(shù)，DDS系統(tǒng)的核心是相位累加器，如圖：DDS它由一個(gè)加法器和一個(gè)相位存放器組成，每來(lái)一個(gè)時(shí)鐘，相位存放器以頻率控制字M增加，相位存放器的輸出與相位控制字相加，然后輸出去尋址正弦查詢表里面存儲(chǔ)的波形幅度數(shù)據(jù)。正弦查詢表包含一個(gè)周期正弦波的數(shù)字幅度信息，每個(gè)地址對(duì)應(yīng)正弦波中0360范圍的一個(gè)相位點(diǎn)。查詢表把輸入的地址相位信

3、息映射成正弦波幅度的數(shù)字量信號(hào)，驅(qū)動(dòng)DAC，輸出模擬量。相位存放器每經(jīng)過(guò)2/MN為相位存放器位數(shù)個(gè)fc時(shí)鐘后回到初始狀態(tài)，相應(yīng)地正弦查詢表經(jīng)過(guò)一個(gè)循環(huán)回到初始位置，整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。由取樣定理可知，所產(chǎn)生的信號(hào)頻率不能超過(guò)時(shí)鐘頻率的一半，在實(shí)際運(yùn)用中，為了保證信號(hào)的輸出質(zhì)量，輸出頻率不要高于時(shí)鐘頻率的33%,以防止混疊或諧波落入有用輸出頻帶內(nèi)。由于DDS技術(shù)具有頻率分辨率高、頻率切換速度快、切換相位連續(xù)、輸出信號(hào)相位噪聲低、易于集成等優(yōu)點(diǎn)。在一些需要高頻率分辨率、低相位噪聲、寬帶寬的應(yīng)用場(chǎng)合，DDS技術(shù)具有其他頻率合成無(wú)法比較的優(yōu)勢(shì)。2系統(tǒng)硬件設(shè)計(jì)該波形發(fā)生器主要由DDS模塊AD9

4、954、ARM7控制電路、鍵盤、液晶顯示、調(diào)理電路等局部組成，系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。圖1系統(tǒng)結(jié)構(gòu)框圖2.1ARM7控制電路以LPC2132作為控制電路的核心，利用其豐富的I/O資源和功能強(qiáng)大的事件管理器模塊，對(duì)各外圍電路的實(shí)時(shí)控制，控制波形輸出時(shí)所需的各種參數(shù)，實(shí)現(xiàn)系統(tǒng)的功能。LPC2132是基于一個(gè)支持實(shí)時(shí)仿真和嵌入式跟蹤的32/16位ARM7TDMI-SCPU的微控制器，并帶有32Kb、64Kb、521Kb的嵌入的高速Flash存儲(chǔ)器。128位寬度得存儲(chǔ)器接口和獨(dú)特的加速結(jié)構(gòu)使32位代碼能夠在最大時(shí)鐘速率下運(yùn)行。對(duì)代碼規(guī)模有嚴(yán)格控制的應(yīng)用可使用16位Thumb模式將代碼規(guī)模降低超過(guò)30

5、%，而性能的損失卻最小。2.2波形發(fā)生電路AD9954是美國(guó)ADI公司采用先進(jìn)的DDS技術(shù)生產(chǎn)的具有高集成度的電路器件。其主要性能如下：1DDS采樣率可達(dá)400MSPS，可產(chǎn)生200MHz的模擬正弦波。2內(nèi)部集成14位DAC和超高速內(nèi)置比較器，可產(chǎn)生高穩(wěn)定度的方波輸出。3超低功耗：1.8V供電的情況下，功耗小于250mW。4內(nèi)有可編程的相位/幅度抖動(dòng)電路；可以減小因?yàn)橄辔唤財(cái)嗪虳AC量化誤差帶來(lái)的雜散。5內(nèi)含1024x32位RAM，可實(shí)現(xiàn)內(nèi)部高速調(diào)制功能，還可以提供自定義的線性掃頻操作模式。6串行I/O口輸入控制字可實(shí)現(xiàn)快速變頻且具有良好的頻率分辨率。控制電路在上電復(fù)位后AD9954進(jìn)行配置，

6、寫入相應(yīng)控制字，在配置字正確的情況下，AD9954的輸出管腳輸出信號(hào)，經(jīng)過(guò)外部的無(wú)源濾波器及整形電路后就可以得到符合要求的波形。波形發(fā)生電路采用AD9954作為核心器件來(lái)產(chǎn)生原始的所需波形。AD9954應(yīng)用電路連接如圖2：I/OUPDATE：該引腳上升沿將內(nèi)部存儲(chǔ)器中內(nèi)容送至I/O存放器。引腳電平的建立和保持與SYNC-CLK輸出信號(hào)有關(guān)。RESET：芯片復(fù)位段IOSYNC：異步串行端口控制復(fù)位引腳。為1時(shí)當(dāng)前I/O操作立即停止；為0時(shí)開始新的I/O操作。CS：片選端，低電平有效，允許多芯片公用I/O總線。SCLK：I/O操作的串行數(shù)據(jù)時(shí)鐘輸入端。PS1和PS0：選擇4個(gè)RAM段控制字區(qū)中的一

7、個(gè)。圖2AD9954應(yīng)用電路由LPC2132產(chǎn)生的模式控制字、頻率控制字、相位控制字和幅度控制字按相應(yīng)的存放器地址通過(guò)上述七個(gè)端口寫入AD9954，使其輸出特定頻率、相位和幅值的信號(hào)。IOUT和IOUT*：DAC輸出端，后接上拉電阻，并轉(zhuǎn)化為單端電壓輸出。COMP-IN和COMP-IN*：高速比較輸入端。AD9954輸出波形經(jīng)低通濾波器濾波后分兩路，一路作為AD9954的輸入，經(jīng)其內(nèi)置的高速比較器比較輸出穩(wěn)定的方波。一路經(jīng)調(diào)理電路調(diào)理后輸出高頻正弦波最高160MHz。調(diào)理電路主要包括濾波、功放、衰減等幾局部。濾波由無(wú)源低通濾波器電路實(shí)現(xiàn)。無(wú)源低通濾波器是信號(hào)發(fā)生器中信號(hào)調(diào)理電路的重要組成局部，

8、其核心原理大多采用DDS技術(shù)。采用DDS技術(shù)的信號(hào)發(fā)生器具有良好的頻率分辨率和快速、連續(xù)的變頻性能，很寬的相對(duì)帶寬，但是，由于DDS有一個(gè)很明顯的缺點(diǎn)，輸出頻率越接近Nyquist帶寬的高端，采樣點(diǎn)數(shù)越少，其輸出的雜散干擾就越大，因此，DDS波形合成技術(shù)中低通濾波器的設(shè)計(jì)尤其重要，濾波特性的優(yōu)劣對(duì)輸出信號(hào)的性能起著重要的影響。本設(shè)計(jì)采用了一個(gè)截至頻率為160MHz橢圓低通無(wú)源濾波器，以滿足合成波形的需要，電路原理如圖3所示：圖3無(wú)源低通濾波電路功放即功率放大，初期設(shè)計(jì)時(shí)電路元件采用的是AD8330、AD8099，考慮到這兩個(gè)器件造價(jià)較高，經(jīng)屢次比較選用了同等功能的AD8130，而造價(jià)每臺(tái)儀器可

9、節(jié)省幾百元，有很高的性價(jià)比。衰減網(wǎng)絡(luò)由三組分別為2dB、4dB、16dBPAI型網(wǎng)絡(luò)級(jí)聯(lián)實(shí)現(xiàn)，實(shí)0dB12dB的衰減特性；衰減網(wǎng)絡(luò)設(shè)計(jì)中用到的非標(biāo)準(zhǔn)電阻均采用兩只1206封裝電阻并聯(lián)完成。3系統(tǒng)的軟件實(shí)現(xiàn)波形的產(chǎn)生由軟件完成，通過(guò)C語(yǔ)言編程，完成對(duì)ARM引腳的定義，ARM7對(duì)AD9954的控制，實(shí)現(xiàn)正弦波的發(fā)生，自定義線性掃頻，RAM模式的各種調(diào)諧波形的產(chǎn)生等。下面給出了ARM的SPI初始化和輸出正弦波時(shí)AD9954主存放器CFR1的初始化例程：/*SPI初始化程序*/voidSendData(unst16data)unst16i=0;for(i=0;iAD9954_DDSCLK_OFF;Delay_NS(1);if(data0 x80)!=0)AD9954_DDSSDI_ON;elseAD9954_DDSSDI_OFF;Delay_NS(1);AD9954_DDSCLK_ON;data4結(jié)束語(yǔ)該儀器已經(jīng)完成首輪調(diào)試，各項(xiàng)指標(biāo)到達(dá)預(yù)定設(shè)計(jì)要求，正弦波輸出頻率可到達(dá)160MHZ。系統(tǒng)基于ARM7和高性能DDS設(shè)計(jì)，儀器功能強(qiáng)大，性價(jià)比高，在研究所、高校實(shí)驗(yàn)室有著廣闊的應(yīng)用前景和市場(chǎng)價(jià)值。參考文獻(xiàn)2 金學(xué)哲,豈飛濤,高清遠(yuǎn)等. 一種寬帶Chirp DDS及其FPGA實(shí)現(xiàn) 微電子學(xué),2003,(4):36