山大數(shù)字電子技術(shù)基礎(chǔ)課件第3章門電路

1、第三章 門電路第二節(jié) CMOS門電路第三節(jié) TTL門電路第一節(jié) 半導(dǎo)體二極管門電路上 頁(yè)下 頁(yè)返 回2第一節(jié) 半導(dǎo)體二極管門電路 半導(dǎo)體二極管的開關(guān)特性 二極管與門 二極管或門 概述下頁(yè)總目錄推出3下頁(yè)返回一、概述1.門電路的概念 用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路，通稱為邏輯門電路，簡(jiǎn)稱門電路。常用的門電路在邏輯功能上有：與門、或門、非門、與非門、或非門、與或非門、異或門等。上頁(yè)4下頁(yè)返回上頁(yè)在二值邏輯中，邏輯變量的取值不是就是，在數(shù)字電路中，與之對(duì)應(yīng)的是： 電子開關(guān)的兩種狀態(tài)。半導(dǎo)體二極管 、三極管和MOS管，則是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。 2.邏輯變量與狀態(tài)開關(guān)5下頁(yè)返回

2、上頁(yè)高電平和低電平是兩種狀態(tài)，是兩個(gè)不同的可以截然區(qū)別開來(lái)的電壓范圍。 在電子電路中用高、低電平，分別表示二值邏輯的 1 和 0 兩種邏輯狀態(tài)。3.高、低電平與正、負(fù)邏輯控制開關(guān)SS斷開時(shí)，輸出高電平S接通時(shí)，輸出低電平輸入信號(hào)獲得高，低電平的基本原理輸出信號(hào)R vOSvIVcc6下頁(yè)返回上頁(yè)4. 正邏輯和負(fù)邏輯10正邏輯01負(fù)邏輯用表示高電平用表示低電平用0表示高電平用1表示低電平今后除非特別說(shuō)明，本書中一律采用正邏輯。7下頁(yè)返回上頁(yè)5. 門電路的發(fā)展在最初的數(shù)字邏輯電路中，每個(gè)門電路都是用若干個(gè)分立的半導(dǎo)體器件和電阻、電容連接而成的。用這種單元電路組成大規(guī)模的數(shù)字電路是非常困難的，這就嚴(yán)重

3、地制約了數(shù)字電路的普遍應(yīng)用。隨著數(shù)字集成電路的問(wèn)世和大規(guī)模集成電路工藝水平的不斷提高，今天已經(jīng)能把大量的門電路集成在一塊很小的半導(dǎo)體芯片上，構(gòu)成功能復(fù)雜的“片上系統(tǒng)”。從制造工藝上可以將目前使用的數(shù)字集成電路分為雙極型、單極型和混合型三種。8下頁(yè)返回上頁(yè)1961年美國(guó)得克薩斯儀器公司率先將數(shù)字電路的元、器件制作在同一硅片上，制成了數(shù)字集成電路（Integrated Circuits，簡(jiǎn)稱 IC）。由于集成電路體積小、重量輕、可靠性好，因而在大多數(shù)領(lǐng)域里迅速取代了分立器件組成的數(shù)字電路。直到20世紀(jì)80年代初，采用雙極型三極管組成的TTL型集成電路一直是數(shù)字集成電路的主流產(chǎn)品。TTL電路存在著一

4、個(gè)嚴(yán)重的缺點(diǎn)，這就是它的功耗比較大。因此，用TTL電路只能做成小規(guī)模集成電路(簡(jiǎn)稱SSI，其中僅包含10個(gè)以內(nèi)的門電路）和中規(guī)模集成電路(簡(jiǎn)稱MSI，其中包含10100個(gè)門電路） 。9下頁(yè)返回上頁(yè)CMOS集成電路出現(xiàn)于20世紀(jì)60年代后期，它最突出的優(yōu)點(diǎn)在于功耗極低，所以非常適合制作大規(guī)模集成電路。隨著CMOS制作工藝的不斷進(jìn)步，無(wú)論是在工作速度還是在驅(qū)動(dòng)能力上， CMOS電路都已經(jīng)不比TTL電路遜色。因此， CMOS電路便逐漸取代TTL電路而成為當(dāng)前數(shù)字集成電路的主流產(chǎn)品。但在現(xiàn)有的一些設(shè)備中仍舊在使用TTL電路。10下頁(yè)返回上頁(yè)二、半導(dǎo)體二極管的開關(guān)特性1.理想開關(guān)的開關(guān)特性 靜態(tài)：斷開時(shí)

5、，其等效電阻ROFF = ， 通過(guò)其中的電流 IOFF = 0。 閉合時(shí)，其等效電阻ROFF = 0， 其上的電壓 UAK = 0。動(dòng)態(tài)：開通時(shí)間tON = 0。 關(guān)斷時(shí)間tOFF = 0。11下頁(yè)返回上頁(yè)2. 半導(dǎo)體二極管的開關(guān)特性時(shí)，二極管導(dǎo)通時(shí)，二極管截止控制二極管的開關(guān)狀態(tài)二極管開關(guān)電路VCCRD+-+vOvI假定二極管D為理想二極管動(dòng)畫12下頁(yè)返回上頁(yè)二極管的伏安特性vio在分析各種實(shí)際的二極管電路時(shí)，由于二極管的特性并不是理想的開關(guān)特性，所以并不是任何時(shí)候都能假定二極管為理想二極管。反向電阻不是無(wú)窮大正向電阻不是0為簡(jiǎn)化分析和計(jì)算，常用近似的二極管特性。13下頁(yè)返回上頁(yè)+-3. 二

6、極管伏安特性的幾種近似方法RL+-VONrD+-VONOivVONOivVONVCC和RL都很小時(shí)VON和rD不能忽略O(shè)iv與VCC和RL相比VON不能忽略rD可以忽略與VCC和RL相比VON和rD均可忽略i+-+VCCv14返回三、二極管與門二極管與門的邏輯電平A/V0033B/V0303Y/V0.70.70.73.7D1、D2導(dǎo)通D1導(dǎo)通 D2截止D1截止 D2導(dǎo)通D1、 D2導(dǎo)通1. 電路組成及工作原理最簡(jiǎn)單的與門可以由二極管和電阻組成。圖中A、B為兩個(gè)輸入變量，Y為輸出變量。設(shè)輸入的高、低電平分別為3V、0V，二極管的正向?qū)▔航禐?.7V 。Y二極管與門VCC（5V）RD1D2AB下

7、頁(yè)上頁(yè)15下頁(yè)返回上頁(yè)A0011B0101Y0001二極管與門的真值表如果規(guī)定3V以上為高電平，用邏輯1 狀態(tài)表示，0.7V以下為低電平，用邏輯0狀態(tài)表示，則可得如下真值表。邏輯函數(shù)式2. 真值表這種與門電路雖然簡(jiǎn)單，但輸出的高、低電平數(shù)值和輸入的高、低電平數(shù)值不相等，負(fù)載電阻的改變有時(shí)會(huì)影響輸出高電平。僅用作集成電路內(nèi)部的邏輯單元。ABY邏輯符號(hào)仿真16下頁(yè)返回上頁(yè)四、二極管或門 A/V0033B/V0303Y/V02.32.32.3二極管或門的邏輯電平D1、D2截止D1截止D2導(dǎo)通 D1導(dǎo)通D2截止D1、 D2導(dǎo)通1. 電路組成及工作原理最簡(jiǎn)單的或門也是由二極管和電阻組成。圖中A、B為兩個(gè)

8、輸入變量，Y為輸出變量。設(shè)輸入的高、低電平分別為3V、0V，二極管的正向?qū)▔航禐?.7V 。D1 RD2ABY二極管或門17返回A0011B0101Y0111二極管或門的真值表邏輯函數(shù)式2. 真值表如果規(guī)定2.3V以上為高電平，用邏輯1 狀態(tài)表示，0.7V以下為低電平，用邏輯0狀態(tài)表示，則可得如下真值表。二極管或門同樣存在輸出電平偏移的問(wèn)題，也只用于集成電路內(nèi)部的邏輯單元。ABY邏輯符號(hào)下頁(yè)上頁(yè)仿真18返回上頁(yè)課堂練習(xí)19第二節(jié) CMOS門電路 CMOS反相器的工作原理 CMOS反相器的靜態(tài)輸入、輸出特性 CMOS反相器的動(dòng)態(tài)特性 其他類型的CMOS門電路 MOS管的開關(guān)特性CMOS電路的正

9、確使用下頁(yè)總目錄推出20下頁(yè)返回上頁(yè)一、MOS管的開關(guān)特性 1. MOS管的結(jié)構(gòu)和工作原理SGDBP型襯底(B)N+N+SGD+-+-iD當(dāng)vGS= 0 時(shí)，D-S間不導(dǎo)通， iD= 0 。當(dāng)vGS vGS(th) (MOS管的開啟電壓）時(shí)，柵極下面的襯底表面形成一個(gè)N型反型層。這個(gè)反型層構(gòu)成了D-S間的導(dǎo)電溝道，有 iD流通。21下頁(yè)返回上頁(yè)2. MOS管的輸入特性和輸出特性+-+-vGSvDSiD共源接法vGS=UTiD/mAvDS/VO輸出特性曲線共源接法下的輸出特性曲線又稱為MOS管的漏極特性曲線。表示iD與vGS關(guān)系的曲線稱為MOS管的轉(zhuǎn)移特性曲線。vGS/ViD/mAO轉(zhuǎn)移特性曲線

10、22下頁(yè)返回上頁(yè)可變電阻區(qū)恒流區(qū)vGS=UTiD/mAvDS/VO輸出特性曲線截止區(qū)截止區(qū)漏極和源極之間沒(méi)有導(dǎo)電溝道，iD0。漏極特性曲線分為三個(gè)工作區(qū)?？勺冸娮鑵^(qū)當(dāng)vGS一定時(shí)，iD與vDS之比近似等于一個(gè)常數(shù)，具有類似于線性電阻的性質(zhì)。恒流區(qū)iD的大小基本上由vGS決定，vDS的變化對(duì)iD的影響很小。23下頁(yè)返回上頁(yè)3. MOS管的基本開關(guān)電路若參數(shù)選擇合理輸入低電平時(shí)MOS管截止，輸出高電平。輸入高電平時(shí)MOS管導(dǎo)通，輸出低電平。+-+-vIvOiDVDDRD當(dāng)vI =vGS vGS(th) 并繼續(xù)升高， VOL 0，D-S間相當(dāng)于一個(gè)閉合的開關(guān)。24返回CIGDS截止?fàn)顟B(tài)4. MOS管

11、的開關(guān)等效電路CI代表柵極的輸入電容， CI的數(shù)值約為幾皮法。RON為MOS管導(dǎo)通狀態(tài)下的內(nèi)阻，約在1k以內(nèi)。下頁(yè)上頁(yè)CIGDSRON導(dǎo)通狀態(tài)25返回二、CMOS反相器的電路結(jié)構(gòu)和工作原理CMOS反相器的電路圖當(dāng)vI = VIL= 0時(shí)，輸出為高電平VOH VDD 。當(dāng)vI = VIH= VDD 時(shí)，輸出為低電平VOL 0。 輸入與輸出之間為邏輯非的關(guān)系。CMOS反相器的靜態(tài)功耗極小1. 電路結(jié)構(gòu)下頁(yè)上頁(yè)26T2的開啟電壓T1的開啟電壓閾值電壓VTHAB段：T1導(dǎo)通， T2截止，VO = VOH VDD。CD段：T2導(dǎo)通， T1截止，VO = VOL 0。BC段：T1 、T2同時(shí)導(dǎo)通，為轉(zhuǎn)折區(qū)

12、。2. 電壓傳輸特性下頁(yè)返回上頁(yè)VDDVDDOvIvOVGH(th)NVGH(th)PABCDCMOS反相器的電壓傳輸特性27下頁(yè)返回上頁(yè)3. 電流傳輸特性AB段：T2截止漏極電流幾乎為0CD段：T1截止漏極電流幾乎為0BC段：閾值電壓附近電流很大CMOS電路不應(yīng)長(zhǎng)時(shí)間工作在BC段。CBADO280IvOVDD=10VVDD=15V適當(dāng)提高VDD，可提高CMOS反相器的輸入噪聲容限。4. 輸入噪聲容限下頁(yè)返回上頁(yè)29下頁(yè)返回上頁(yè)三、CMOS反相器的靜態(tài)輸入、輸出特性1. 輸入特性因?yàn)镸OS管的柵極和襯底之間存在輸入電容，絕緣介質(zhì)又非常薄，極易被擊穿，所以必須采取保護(hù)措施。CC400系列的輸入保

13、護(hù)電路C1RSC2輸入保護(hù)電路C1RSC274HC系列的輸入保護(hù)電路輸入保護(hù)電路30下頁(yè)返回上頁(yè)74HC系列的輸入特性iI -0.7VOVDD+0.7VvI輸入特性曲線CC400系列的輸入特性iI -0.7VOVDD+0.7VvI31下頁(yè)返回上頁(yè)2. 輸出特性低電平輸出特性當(dāng)輸出為低電平時(shí)，工作狀態(tài)如下圖所示。VDD=5V 10V15VIOLVOLOCMOS反相器的低電平輸出特性32下頁(yè)返回上頁(yè)高電平輸出特性當(dāng)輸出為高電平時(shí)，工作狀態(tài)如下圖所示。VDD=5V15VIOHVOHOCMOS反相器的高電平輸出特性10VVDD33下頁(yè)返回上頁(yè)四、 CMOS反相器的動(dòng)態(tài)特性tPHLtPLHOtOtvov

14、I1. 傳輸延遲時(shí)間50%VIH50%VOH一般情況下，tPHL、 tPLH主要是由于負(fù)載電容的充放電所產(chǎn)生的，為了縮短傳輸延遲時(shí)間，必須減小負(fù)載電容和MOS管的導(dǎo)通電阻。34下頁(yè)返回上頁(yè)2.交流噪聲容限當(dāng)噪聲電壓的作用時(shí)間小于或接近于CMOS電路的傳輸延遲時(shí)間時(shí)，輸入噪聲容限將明顯提高。傳輸延遲時(shí)間越長(zhǎng)，交流噪聲容限也越大。35下頁(yè)返回上頁(yè)3. 動(dòng)態(tài)功耗定義：當(dāng)CMOS反相器從一種穩(wěn)定工作狀態(tài),突然轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)的過(guò)程中，將產(chǎn)生附加的功耗，稱之為動(dòng)態(tài)功耗。動(dòng)態(tài)功耗 PD = PT + PC其中PT ：T1和T2在短時(shí)間內(nèi)同時(shí)導(dǎo)通所產(chǎn)生的瞬時(shí)導(dǎo)通功耗。 PC ：對(duì)負(fù)載電容充、放電所消耗的

15、功率。36下頁(yè)返回上頁(yè)五、其他類型的CMOS門電路在CMOS門電路的系列產(chǎn)品中，除反相器外常用的還有：與非門、或非門、與門、或門、與或非門、異或門等幾種。1.其他邏輯功能的CMOS門電路37當(dāng)A，B兩個(gè)輸入端全為“1”時(shí)，T1和T2都導(dǎo)通，T3和T4都截止，輸出端為“0”。 當(dāng)輸入端有一個(gè)或全為“0”時(shí)，T1或T2（或都）截止，T3或T4 （或都）導(dǎo)通 ，輸出端Y為“1” 。（1）CMOS與非門電路 下頁(yè)返回上頁(yè)CMOS與非門ABT3T4T2T1YVDD缺點(diǎn)：1. 輸入端的工作狀態(tài)不同時(shí)影響電壓傳輸特性。 2. 輸出的高、低電平受輸入端數(shù)目的影響。 3. 它的輸出電阻受輸入狀態(tài)的影響。38當(dāng)A

16、，B兩個(gè)輸入端全為“1”或 其中一個(gè)為“1”時(shí)，輸出端為“0”。只有當(dāng)輸入端全為“0”時(shí)，輸出端才為“1”。 （2）CMOS“或非”門電路 下頁(yè)返回上頁(yè)BAVDDT3T4T2T1YCMOS或非門存在和與非門類似的問(wèn)題。39下頁(yè)返回上頁(yè)2.帶緩沖級(jí)的CMOS門電路電路構(gòu)成：在門電路的每個(gè)輸入端、輸出端各增設(shè)一級(jí)反相器，加進(jìn)的這些反相器具有標(biāo)準(zhǔn)參數(shù)，所以稱為緩沖器。優(yōu)點(diǎn)：這些帶緩沖級(jí)的門電路，其輸出電阻和輸出的高、低電平以及電壓傳輸特性將不受輸入端狀態(tài)的影響，電壓傳輸特性的轉(zhuǎn)折區(qū)也變得更陡。40下頁(yè)返回上頁(yè)3. 漏極開路的門電路（OD門）用途：輸出緩沖/驅(qū)動(dòng)器；輸出電平的變換；滿足大功率負(fù)載電流的

17、需要；實(shí)現(xiàn)線與邏輯。RLVDD2CC40107VDD1ABVSSABY41下頁(yè)返回上頁(yè)ABYABRLVDDY2Y1G1G2線與邏輯符號(hào)線與連接方法RLVDDG1ABY2G2CDY1Y42下頁(yè)返回上頁(yè)4. CMOS傳輸門和雙向模擬開關(guān)TG時(shí)，傳輸門導(dǎo)通。時(shí)，傳輸門截止。43下頁(yè)返回上頁(yè)利用 CMOS傳輸門和CMOS反相器可以組合成各種復(fù)雜的邏輯電路，如異或門、數(shù)據(jù)選擇器、寄存器、計(jì)數(shù)器等。TG1TG2用反相器和傳輸門構(gòu)成異或門電路44下頁(yè)返回上頁(yè)傳輸門的另一個(gè)用途是作模擬開關(guān)，用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)。TGSWSWC=0時(shí)開關(guān)截止。C=1時(shí)開關(guān)接通。模擬開關(guān)的導(dǎo)通內(nèi)阻為RTG。45下頁(yè)返回

18、5. 三態(tài)輸出的 CMOS門電路時(shí)，輸出呈現(xiàn)高阻態(tài)。時(shí)，反相器正常工作。上頁(yè)三態(tài)輸出的 CMOS反相器動(dòng)畫46下頁(yè)返回上頁(yè)用三態(tài)輸出反相器接成總線結(jié)構(gòu)總線總線用三態(tài)輸出反相器實(shí)現(xiàn)數(shù)據(jù)雙向傳輸47下頁(yè)返回6.改進(jìn)的 CMOS門電路(1) 高速 CMOS門電路由于在MOS管中存在著一些寄生電容，因而降低了MOS管的開關(guān)速度。為了減小這些寄生電容，在高速M(fèi)OS門電路中從工藝上做了改進(jìn)。首先盡量減小溝道的長(zhǎng)度，縮小整個(gè)MOS管的尺寸。其次采用了硅柵自對(duì)準(zhǔn)技術(shù)減小了柵極和漏極、柵極和源極的重疊區(qū)，使CGD和CGS的數(shù)值減小。上頁(yè)48下頁(yè)返回上頁(yè)用短溝道、硅柵自對(duì)準(zhǔn)工藝生產(chǎn)的高速CMOS門電路，其平均傳輸

19、延遲時(shí)間小于10ns。高速CMOS門電路的通用系列為54HC/74HC系列。該系列產(chǎn)品使用+5V電源，輸出的高、低電平與TTL電路兼容。如54HC/74HC 與54LS/74LS ，只要最后 表示的數(shù)字相同，則兩種器件的邏輯功能、外形尺寸、引腳排列順序也完全相同。但兩種器件不能簡(jiǎn)單地互換使用。49下頁(yè)返回(2) Bi- CMOS電路Bi-CMOS是雙極型-CMOS(Bipolar-CMOS)電路的簡(jiǎn)稱。這種門電路的特點(diǎn)是邏輯部分采用CMOS結(jié)構(gòu)，輸出極采用雙極型三極管。因此，它兼有CMOS電路的低功耗， 和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。目前Bi-CMOS反相器的傳輸延遲時(shí)間可減小到1ns以下。上

20、頁(yè)50下頁(yè)返回六、CMOS電路的正確使用1. 輸入電路的靜電防護(hù)為防止靜電電壓造成的損壞，應(yīng)注意以下幾點(diǎn)：1）在存儲(chǔ)和運(yùn)輸CMOS器件時(shí)，不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最好采用金屬屏蔽層作包裝材料。2）組裝、調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、工作臺(tái)臺(tái)面等良好接地。操作人員的服裝和手套等應(yīng)選用無(wú)靜電的原料制作。上頁(yè)3）不用的輸入端不應(yīng)懸空。51下頁(yè)返回2. 輸入電路的過(guò)流保護(hù)由于輸入保護(hù)電路中的鉗位二極管電流容量有限，所以在可能出現(xiàn)較大輸入電流的場(chǎng)合，必須采取以下保護(hù)措施：1）輸入端接低內(nèi)阻信號(hào)源時(shí)，應(yīng)在輸入端與信號(hào)源之間串進(jìn)保護(hù)電阻，保證輸入保護(hù)電路中的二極管導(dǎo)通時(shí)電流不超

21、過(guò)1mA。2）輸入端接有大電容時(shí)，應(yīng)在輸入端和電容之間接入保護(hù)電阻。上頁(yè)3）輸入端接長(zhǎng)線時(shí)，應(yīng)在門電路的輸入端接入保護(hù)電阻。52返回3. CMOS電路鎖定效應(yīng)的防護(hù)鎖定效應(yīng)或稱為可控硅效應(yīng)，是CMOS電路中的一個(gè)特有問(wèn)題。發(fā)生鎖定效應(yīng)以后往往會(huì)造成器件的永久失效，為防止發(fā)生鎖定效應(yīng)，可以采取以下防護(hù)措施： 1）在輸入端和輸出端設(shè)置鉗位電路。 2）在VDD可能出現(xiàn)瞬時(shí)高電壓時(shí),在CMOS電路的電源輸入端加去耦電路。 3）當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，各電源的開關(guān)順序必須合理。下頁(yè)上頁(yè)53返回上頁(yè)課堂練習(xí)54第三節(jié) TTL門電路 TTL反相器的電路結(jié)構(gòu)和工作原理 TTL反相器的靜態(tài)輸入、輸出特性 T

22、TL反相器的動(dòng)態(tài)特性 其他類型的TTL門電路 TTL門電路的改進(jìn)系列 半導(dǎo)體三極管的開關(guān)特性下頁(yè)總目錄推出55下頁(yè)返回上頁(yè)vBE VON 時(shí)三極管導(dǎo)通vBE VON 時(shí)三極管截止1. 三極管的輸入特性vBE+-iBOUBE/ViB/A實(shí)際特性理想特性VON一、半導(dǎo)體三極管的開關(guān)特性56下頁(yè)返回上頁(yè)飽和區(qū)：UCE很小深度飽和時(shí)在0.3V以下iC/mAOuCE/ViB=80A60402002. 三極管的輸出特性放大區(qū)截止區(qū)：iC幾乎為零ICEO通常在1A以下放大區(qū)：iC隨iB成正比地變化幾乎不受vCE變化的影響vce+-icvBE+-iB57下頁(yè)返回上頁(yè)若參數(shù)選擇合理三極管截止時(shí)相當(dāng)于開關(guān)斷開，輸

23、出高電平；三極管導(dǎo)通時(shí)相當(dāng)于開關(guān)閉合，輸出低電平。3. 三極管的基本開關(guān)電路vO+-iCRCRBvI+-VCC動(dòng)畫58下頁(yè)返回上頁(yè)4. 三極管的開關(guān)等效電路ebc截止?fàn)顟B(tài)ebc飽和狀態(tài)相當(dāng)于開關(guān)斷開。相當(dāng)于開關(guān)閉和。59下頁(yè)返回上頁(yè)T深度飽和T截止邏輯符號(hào)為保證在輸入低電平時(shí),三極管可靠截止，接入了電阻R2和負(fù)電源VEE。5. 三極管反相器三極管非門（反相器）-VEEVccRC R1 Y（vo）TR2A（vI）AY仿真60下頁(yè)返回上頁(yè) 例3.3.1 : 下圖所示反相器中，VCC= 5V，VEE = -8V， RC =1k， R1 =3.3k， R2 =10k，三極管的=20， 飽和壓降UCES

24、 =0.1V， VIH =5V， VIL =0V， （1）計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平； （2）說(shuō)明電路參數(shù)的設(shè)計(jì)是否合理。-VEEVccRC R1 Y（vo）TR2A（vI）61下頁(yè)返回上頁(yè) 解：三極管非門電路的化簡(jiǎn)vIR1R2beVEE+-RB+-VBbe62下頁(yè)返回上頁(yè)當(dāng)時(shí)加在發(fā)射結(jié)上的是反向電壓，三極管截止。RB+-VBbe63返回上頁(yè)三極管處于深度飽和狀態(tài)。當(dāng)時(shí)可知電路參數(shù)設(shè)計(jì)合理64下頁(yè)返回1961年美國(guó)得克薩斯儀器公司率先制成了集成電路。集成電路體積小、重量輕、可靠性好，因而在大多數(shù)領(lǐng)域里迅速取代了分立元件電路。按照集成度（即每一片硅片中所含元器件數(shù)）的高低，二、TTL反相

25、器的電路結(jié)構(gòu)和工作原理上頁(yè)根據(jù)制造工藝的不同，集成電路又分成雙極型和單極型兩類。TTL電路是目前雙極型數(shù)字集成電路中用得最多的一種。小規(guī)模集成電路（Small Scale Integration,簡(jiǎn)稱SSI）中規(guī)模集成電路（Medium Scale Integration,簡(jiǎn)稱MSI）大規(guī)模集成電路（Large Scale Integration,簡(jiǎn)稱LSI）超大規(guī)模集成電路（Very Large Scale Integration,簡(jiǎn)稱VLSI）集成電路分類65設(shè)：電源電壓 VCC = 5V輸入高電平VIH = 3.4V輸入低電平VIL = 0.2V開啟電壓 VON = 0.7V1.電路結(jié)構(gòu)

26、起保護(hù)作用反相器是TTL電路中電路結(jié)構(gòu)最簡(jiǎn)單的一種。因電路輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱為三極管-三極管邏輯電路，簡(jiǎn)稱TTL電路。下頁(yè)上頁(yè)返回TTL反相器的典型電路輸入級(jí)倒相級(jí)輸出級(jí)66下頁(yè)返回上頁(yè)vI = VIL = 0.2V時(shí)vB1 = VIL + VON = 0.9VT2、T5截止,T4、D2導(dǎo)通,輸出為高電平。工作原理T1工作在深度飽和狀態(tài)，TTL反相器的典型電路輸入級(jí)倒相級(jí)輸出級(jí)67下頁(yè)返回上頁(yè)vI = VIH = 3.4V時(shí)vB1 = VIH + VON = 4.1VT2、T5導(dǎo)通，vB1被鉗位在2.1V，T4、D2截止， T5飽和，輸出為低電平。輸入輸出之間是反相關(guān)系，即T

27、TL反相器的典型電路輸入級(jí)倒相級(jí)輸出級(jí)68AB段: 截止區(qū)，T2、T5截止，T4導(dǎo)通。BC段：線性區(qū)，T2導(dǎo)通、T5截止。CD段：轉(zhuǎn)折區(qū)，T2、T5同時(shí)導(dǎo)通。DE段: 飽和區(qū), vi 繼續(xù)升高時(shí) vo 不再變化。VTH稱為閾值電壓或門檻電壓，約1.4V。2. 電壓傳輸特性下頁(yè)上頁(yè)返回0ABCDE3.02.01.00.5 1.0 1.5vO/VvI/V仿真69下頁(yè)上頁(yè)3.輸入躁聲容限定義：在保證輸出高、低電平基本不變（或者說(shuō)變化的大小不超過(guò)允許限度）的條件下，輸入電平的允許波動(dòng)范圍，稱為輸入噪聲容限。返回70下頁(yè)上頁(yè)輸入為高電平時(shí)的噪聲容限為：輸入為低電平時(shí)的噪聲容限為：VNHVIH（min）V

28、IL（max）VNLvovi返回VOH（min）VOL（max）0輸出1輸出0輸入1輸入vovi71下頁(yè)上頁(yè)74系列門電路的標(biāo)準(zhǔn)參數(shù)為可得返回72下頁(yè)上頁(yè)輸入低電平電流為：三、TTL反相器的靜態(tài)輸入、輸出特性當(dāng)時(shí)當(dāng)時(shí)T1處于倒置狀態(tài)1.輸入特性返回TTL反相器的輸入端等效電路73TTL反相器的輸入特性曲線-1.0 -0.5 0.5 1.0 1.5 2.0 0-0.5 -1.0 -1.5 -2.0vI/ViI/mATTL反相器的輸入特性下頁(yè)上頁(yè)返回TTL反相器的輸入端等效電路74拉電流負(fù)載受功耗的限制，74系列規(guī)定iL不能超過(guò)0.4mA。2. 輸出特性(1)高電平輸出特性-15 -10 -5 0

29、3.02.01.0vOH/ViL/mATTL反相器高電平輸出特性下頁(yè)上頁(yè)返回R4T4D2VCCR2RLvOiL1.6k130TTL反相器高電平輸出等效電路75下頁(yè)上頁(yè)（2）低電平輸出特性帶灌電流負(fù)載能力IOL可達(dá)16mA。灌電流負(fù)載返回TTL反相器低電平輸出等效電路TTL反相器低電平輸出特性1051.02.0015vOH/V76下頁(yè)上頁(yè)例3.3.2 計(jì)算門G1最多可驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載。G1最多可驅(qū)動(dòng)10個(gè)同樣的門電路負(fù)載，這個(gè)數(shù)值叫做門電路的扇出系數(shù)。解：返回77若RP較小，相當(dāng)于輸入一個(gè)低電平信號(hào)。若RP較大，相當(dāng)于輸入一個(gè)高電平信號(hào)。3. 輸入端負(fù)載特性TTL反相器輸入端負(fù)載特性2

30、.01.01.02.003.0下頁(yè)上頁(yè)返回VCCR1be2be5vIT14kRPTTL反相器輸入端經(jīng)電阻接地時(shí)的等效電路78下頁(yè)上頁(yè)例3.3.3 為保證門G1輸出的高、低電平能正確地傳送到門G2的輸入端，要求vo1=VOH時(shí)vI2VIH(min), vO1=VOL時(shí)vI2 VIL(max)，試計(jì)算Rp的最大允許值是多少。已知G1 、 G2均為74系列反相器。解：vo1=VOH ，vI2VIH(min)時(shí)返回例3.3.3的電路Rp79下頁(yè)上頁(yè)vO1=VOL ，Vi2 VIL(max)時(shí)應(yīng)取返回VOLVCCR1be2be5T14kRP80下頁(yè)上頁(yè)四、TTL反相器的動(dòng)態(tài)特性返回1. 傳輸延遲時(shí)間在T

31、TL 電路中，由于二極管和三極管從導(dǎo)通變?yōu)榻刂够驈慕刂棺優(yōu)閷?dǎo)通都需要一定的時(shí)間，且有二極管、三極管以及電阻、連接線等的寄生電容存在，所以把理想的矩形電壓信號(hào)加到TTL反相器的輸入端時(shí)，輸出電壓的波形不僅要比輸入信號(hào)滯后，而且波形的上升沿和下降沿也將變壞。把輸出電壓波形滯后于輸入電壓波形的時(shí)間，叫做傳輸延遲時(shí)間。通過(guò)實(shí)驗(yàn)方法測(cè)定傳輸延遲時(shí)間的數(shù)值。81下頁(yè)上頁(yè)2.交流噪聲容限將輸出高電平降至2.0V時(shí)輸入正脈沖的幅度，定義為正脈沖噪聲容限。將輸出低電平上升至0.8V時(shí)輸入負(fù)脈沖的幅度，定義為負(fù)脈沖噪聲容限。當(dāng)輸入脈沖的寬度達(dá)到微秒數(shù)量級(jí)時(shí)，應(yīng)將輸入信號(hào)按直流信號(hào)處理。返回82下頁(yè)上頁(yè)3. 電源的

32、動(dòng)態(tài)尖峰電流輸出由低電平突然轉(zhuǎn)變?yōu)楦唠娖降倪^(guò)渡過(guò)程中，出現(xiàn)短時(shí)間內(nèi)T4和T5同時(shí)導(dǎo)通的狀態(tài)，有很大的瞬時(shí)電流流經(jīng)T4和T5 ，使電源電流出現(xiàn)尖峰脈沖。返回83下頁(yè)上頁(yè)1. 增加了電源的平均電流。 計(jì)算系統(tǒng)電源容量時(shí)需注意。2. 系統(tǒng)中有許多門電路同時(shí)轉(zhuǎn)換工作狀態(tài)時(shí)， 形成一個(gè)系統(tǒng)內(nèi)部的噪聲源。 系統(tǒng)設(shè)計(jì)時(shí)應(yīng)將噪聲抑制在允許的限度內(nèi)。尖峰電流帶來(lái)的影響：返回84下頁(yè)上頁(yè)五、其他類型的TTL門電路（1）與非門1. 其他邏輯功能的門電路返回多發(fā)射極三極管可看作兩個(gè)發(fā)射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三極管。把兩個(gè)輸入端并聯(lián)使用時(shí)，低電平輸入電流和反相器相同。輸入接高電平時(shí)，輸入端分別為兩倒置三極

33、管的等效集電極，總的輸入電流為單個(gè)輸入端的高電平輸入電流的兩倍。TTL與非門電路仿真85下頁(yè)上頁(yè)（2）或非門返回TTL或非門電路仿真86下頁(yè)上頁(yè)（3）與-或非門返回TTL與-或非門87下頁(yè)上頁(yè)（4）異或門返回TTL異或門88推拉式輸出電路結(jié)構(gòu)使用時(shí)有一定的局限性：a) 不能把它們的輸出端并聯(lián)使用。b) 在采用推拉式輸出級(jí)的門電路中， 電源一經(jīng)確定，輸出的高電平也就固定了， 因而無(wú)法滿足對(duì)不同輸出高低電平的需要。c) 推拉式電路結(jié)構(gòu)也不能滿足驅(qū)動(dòng)較大電流、 較高電壓的負(fù)載的要求。2. 集電極開路的門電路（OC門）下頁(yè)上頁(yè)返回89下頁(yè)上頁(yè)為克服上述局限性，輸出級(jí)改為集電極開路的三極管結(jié)構(gòu)。工作時(shí)需外接負(fù)載電阻和電源返回集電極開路與非門圖形符號(hào)90下頁(yè)上頁(yè)線與OC門輸出并聯(lián)的接法及邏輯圖返回91所有OC門同時(shí)截止時(shí)，輸出為高電平。為保證高電平不低于規(guī)定的VOH值，RL取值應(yīng)滿足：外接負(fù)載電阻RL的計(jì)算下頁(yè)上頁(yè)返回nm計(jì)算OC門負(fù)載電阻最大值的工作狀態(tài)92當(dāng)OC門中只有一個(gè)導(dǎo)通時(shí)，負(fù)載電流全部都流入那個(gè)導(dǎo)通的OC門，RL值不可能太小，以確保流入導(dǎo)通OC門的電流不至超過(guò)最大的負(fù)載電流ILM 。下頁(yè)上頁(yè)返回計(jì)算OC門負(fù)載電阻最小值的工作狀態(tài)93下頁(yè)上頁(yè)例3.3.4 為電阻RL選定合適的阻值。G1、G2為OC門，IOH