數(shù)字電子技術(shù)試卷和答案

1、-PAGE . z.數(shù)字電子技術(shù)試卷(1)填空161十進(jìn)制數(shù)123的二進(jìn)制數(shù)是 1111011；十六進(jìn)制數(shù)是 7B。21是8421BCD碼，其十進(jìn)制為861。3邏輯代數(shù)的三種根本運(yùn)算是 與， 或 和 非。4三態(tài)門的工作狀態(tài)是0， 1 ， 高阻。5描述觸發(fā)器邏輯功能的方法有 真值表，邏輯圖，邏輯表達(dá)式，卡諾圖，波形圖。6施密特觸發(fā)器的主要應(yīng)用是波形的整形 。7設(shè)4位D/A轉(zhuǎn)換器的滿度輸出電壓位30伏，則輸入數(shù)字量為1010時(shí)的輸出模擬電壓為。8實(shí)現(xiàn)A/D轉(zhuǎn)換的主要方法有 ， ， 。判斷題101BCD碼即8421碼 錯(cuò) 2.八位二進(jìn)制數(shù)可以表示256種不同狀態(tài)。 對(duì) 3TTL與非門與CMOS與非門

2、的邏輯功能不一樣。 4多個(gè)三態(tài)門的輸出端相連于一總線上，使用時(shí)須只讓一個(gè)三態(tài)門傳送信號(hào)，其他門處于高阻狀態(tài)。 對(duì) 5計(jì)數(shù)器可作分頻器。 對(duì) 三化簡邏輯函數(shù)141用公式法化簡，化為最簡與或表達(dá)式。解；2用卡諾圖化簡，化為最簡與或表達(dá)式。四電路如圖1所示，要求寫出輸出函數(shù)表達(dá)式，并說出其邏輯功能。15解；， ，全加器，Y為和，為進(jìn)位。五觸發(fā)器電路如圖2a,b所示，寫出觸發(fā)器的次態(tài)方程； 對(duì)應(yīng)給定波形畫出Q端波形設(shè)初態(tài)Q0(15)解；1，2、六試用觸發(fā)器和門電路設(shè)計(jì)一個(gè)同步的五進(jìn)制計(jì)數(shù)器。15七用集成電路定時(shí)器555所構(gòu)成的自激多諧振蕩器電路如圖3所示，試畫出VO，VC的工作波形，并求出振蕩頻率。1

3、5數(shù)字電子技術(shù)試卷(2)填空161十進(jìn)制數(shù)35.85的二進(jìn)制數(shù)是；十六進(jìn)制數(shù)是。2邏輯代數(shù)中邏輯變量得取值為 0、1。3組合邏輯電路的輸出狀態(tài)只與 當(dāng)前輸入有關(guān)而與電路 原狀態(tài)無關(guān)。4三態(tài)門的輸出有0、1、高阻，三種狀態(tài)，當(dāng)多個(gè)三態(tài)門的輸出端連在一根總線上使用時(shí)，應(yīng)注意只能有1個(gè)三態(tài)門被選通。 。5觸發(fā)器的根本性質(zhì)有有兩個(gè)穩(wěn)態(tài)，在觸發(fā)信號(hào)作用下狀態(tài)可相互轉(zhuǎn)變，有記憶功能6單穩(wěn)態(tài)觸發(fā)器的主要應(yīng)用是 延時(shí) 。7設(shè)6位D/A轉(zhuǎn)換器的滿度輸出電壓位6.3伏，則輸入數(shù)字量為110111，輸出模擬電壓為。8一個(gè)8K字節(jié)的EPROM芯片，它的地址輸入端的個(gè)數(shù)是 13 。 判斷題101數(shù)字電路中，化簡邏輯函數(shù)

4、的目的是為了所設(shè)計(jì)的邏輯電路更簡單，更經(jīng)濟(jì)，而且其功能不變。 對(duì) 2二進(jìn)制數(shù)1001和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)。 錯(cuò) 3觸發(fā)器的輸出狀態(tài)完全由輸入信號(hào)決定。 錯(cuò) 4模擬量送入數(shù)字電路前，須經(jīng)A/D轉(zhuǎn)換。 對(duì) 5多諧振蕩器常作為脈沖信號(hào)源使用。 對(duì) 三化簡邏輯函數(shù)141用公式法化簡，化為最簡與或表達(dá)式。2用卡諾圖化簡，化為最簡與或表達(dá)式。四設(shè)計(jì)一個(gè)8421碼的檢碼電路。要求當(dāng)輸入大于等于3、小于等于7時(shí)電路輸出為1，否則電路輸出為0。要求列出真值表，寫出邏輯函數(shù)式，畫出邏輯圖。15 五觸發(fā)器電路如圖1a,b所示，寫出觸發(fā)器的次態(tài)方程； 對(duì)應(yīng)給定波形畫出Q端波形設(shè)初態(tài)Q0。(15)六分析圖

5、2電路實(shí)現(xiàn)何種邏輯功能，其中*是控制端，對(duì)*0和*1分別分析，設(shè)初態(tài)為 。要求寫出電路方程，列出狀態(tài)轉(zhuǎn)換表或圖，說明其邏輯功能，并說明電路能否自啟動(dòng)15七試用8選1數(shù)據(jù)選擇器和74LS161芯片設(shè)計(jì)序列信號(hào)發(fā)生器。芯片引腳圖如圖3所示，序列信號(hào)為11001101左位為先。15數(shù)字電子技術(shù)試卷(3)填空161十進(jìn)制數(shù)86的二進(jìn)制數(shù)是；8421BCD碼是。2在Y=AB+CD的真值表中，Y1的狀態(tài)有 個(gè)。34位二進(jìn)制數(shù)碼可以編成個(gè)代碼，用這些代碼表示09十進(jìn)制輸?shù)氖畟€(gè)數(shù)碼，必須去掉 代碼。4描述觸發(fā)器邏輯功能的方法有 。5假設(shè)Q1，J=0，K=1，則。6設(shè)ROM地址為，輸出為，則ROM的容量為 。7

6、一個(gè)8位二進(jìn)制D/A轉(zhuǎn)換器的分辨率為0.025，則輸入數(shù)字量為11010011時(shí)，輸出模擬電壓為 。8和 是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。 答復(fù)以下問題101*Y=*Z，則Y=Z，正確嗎？為什么？2五位環(huán)形計(jì)數(shù)器的時(shí)鐘頻率為10KHz,其輸出波形的頻率是多少？三化簡邏輯函數(shù)141用公式法化簡，化為最簡與或表達(dá)式。2用卡諾圖化簡，化為最簡與或表達(dá)式。四由雙4選1數(shù)據(jù)選擇器組成的電路如圖1所示，寫出的表達(dá)式。列出的真值表。15五*室由3臺(tái)計(jì)算機(jī)工作站，請(qǐng)用紅、黃、綠3種指示燈設(shè)計(jì)一個(gè)監(jiān)視電路，要求：3臺(tái)計(jì)算機(jī)正常工作時(shí)，綠燈亮；只一臺(tái)出故障時(shí)黃燈亮；有兩臺(tái)出故障時(shí)，紅燈亮；假設(shè)3臺(tái)計(jì)

7、算機(jī)同時(shí)出故障時(shí)，則黃燈和紅燈都亮。試用門電路設(shè)計(jì)。要求：列出真值表，寫出邏輯函數(shù)式，畫出邏輯電路圖。15 六觸發(fā)器電路及輸入波形如圖2所示，要求：寫出電路方程，畫出與Y的對(duì)應(yīng)波形。(設(shè)的初態(tài)為11)15七試用中規(guī)模集成十六進(jìn)制計(jì)數(shù)器74LS161芯片設(shè)計(jì)一個(gè)十三進(jìn)制計(jì)數(shù)器，要求必須包括0000和1111狀態(tài)，利用C端左進(jìn)位輸出。芯片引腳圖如圖3所示。15數(shù)字電子技術(shù)試卷(4)填空161十進(jìn)制數(shù)3.5的二進(jìn)制數(shù)是；8421BCD碼是。2在的結(jié)果是 。3D觸發(fā)器的狀態(tài)方程為，如果用D觸發(fā)器來實(shí)現(xiàn)T觸發(fā)器的功能，則T、D間的關(guān)系為 。4一個(gè)64選1的數(shù)據(jù)選擇器，它的選擇控制端有 個(gè)。56位D/A轉(zhuǎn)

8、換器滿度輸出電壓為10伏，輸入數(shù)字為001010時(shí)對(duì)應(yīng)的輸出模擬電壓為伏。6一片64K8存儲(chǔ)容量的只讀存儲(chǔ)器ROM，有條地址線，有條數(shù)據(jù)線。7 由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，輸出脈寬。8和 是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)。 答復(fù)以下問題101*Y=*Z，則Y=Z，正確嗎？為什么？2*+Y=*Y，則*=Y，正確嗎？為什么？ 三化簡邏輯函數(shù)141用公式法化簡，化為最簡與或表達(dá)式。2用卡諾圖化簡，化為最簡與或表達(dá)式。四分析圖1所示電路，要求列出的邏輯表達(dá)式和真值表，并說出電路的邏輯功能指出輸入變量和輸出函數(shù)的含義。15五觸發(fā)器電路如圖2a,b所示，寫出觸發(fā)器的次態(tài)方程； 對(duì)應(yīng)給定波

9、形畫出Q端波形設(shè)初態(tài)Q0(15)六試用D觸發(fā)器及少量門器件設(shè)計(jì)，狀態(tài)轉(zhuǎn)換圖為模為3的同步計(jì)數(shù)器。要求有設(shè)計(jì)過程。15七用集成電路定時(shí)器555所構(gòu)成的自激多諧振蕩器電路如圖3所示，試畫出VO，VC的工作波形，并求出振蕩頻率。15 數(shù)字電子技術(shù)試卷5一選擇題從每題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其填在括號(hào)，每題2分，共20分1 將十進(jìn)制數(shù)3.510轉(zhuǎn)換成二進(jìn)制數(shù)是 11.11 10.1110.01 11.102. 三變量函數(shù)的最小項(xiàng)表示中不含以下哪項(xiàng) ( ) m2 m5 m3 m73.一片64k8存儲(chǔ)容量的只讀存儲(chǔ)器ROM，有 ( )64條地址線和8條數(shù)據(jù)線 64條地址線和16條數(shù)據(jù)線16

10、條地址線和8條數(shù)據(jù)線 16條地址線和16條數(shù)據(jù)線4. 在ADC工作過程中，包括保持a，采樣b，編碼c，量化d四個(gè)過程，他們先后順序應(yīng)該是 abcd bcda cbad badc5.以下各種ADC中，轉(zhuǎn)換速度最慢的是 ( ) 并聯(lián)比擬型 逐次逼進(jìn)型 雙積分型 以上各型速度一樣6. 一個(gè)時(shí)鐘占空比為1：4，則一個(gè)周期上下電平持續(xù)時(shí)間之比為 () 1：3 1：4 1：5 1：67. 當(dāng)三態(tài)門輸出高阻狀態(tài)時(shí)，輸出電阻為 () 無窮大 約100歐姆 無窮小 約10歐姆8.通常DAC中的輸出端運(yùn)算放大器作用是 ( ) 倒相 放大 積分 求和9.16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是 ( )

11、16 32 162 21610.一個(gè)64選1的數(shù)據(jù)選擇器有 個(gè)選擇控制信號(hào)輸入端。 ( ) 6 16 32 64二判斷題20分兩個(gè)二進(jìn)制數(shù)相加，并加上來自高位的進(jìn)位，稱為全加，所用的電路為全加器 2三態(tài)門輸出為高阻時(shí)，其輸出線上電壓為高電平 前進(jìn)位加法器比串行進(jìn)位加法器速度慢 4譯碼器哪個(gè)輸出信號(hào)有效取決于譯碼器的地址輸入信號(hào) 5五進(jìn)制計(jì)數(shù)器的有效狀態(tài)為五個(gè) 6施密特觸發(fā)器的特點(diǎn)是電路具有兩個(gè)穩(wěn)態(tài)且每個(gè)穩(wěn)態(tài)需要相應(yīng)的輸入條件維持。 7當(dāng)時(shí)序邏輯電路存在無效循環(huán)時(shí)該電路不能自啟動(dòng)8RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能 9D/A的含義是模數(shù)轉(zhuǎn)換 10構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要3個(gè)觸發(fā)器 三、簡答

12、題每題5分，共10分1用根本公式和定理證明以下等式：。2請(qǐng)寫出RS、JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程，并解釋為什么有的觸發(fā)器有約束方程。四用卡諾圖化簡以下邏輯函數(shù) 每題5分，共10分 1 2，給定約束條件為ABCD0五一個(gè)組合電路具有3個(gè)輸入端A,B,C，一個(gè)輸出端Y，其輸入和輸出波形如圖1所示，使用或非門設(shè)計(jì)電路。15分六8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表4.1所示。試寫出圖2所示電路輸出端Y的最簡與或形式的表達(dá)式。10分七如圖3所示電路的計(jì)數(shù)長度N是多少？能自啟動(dòng)嗎？畫出狀態(tài)轉(zhuǎn)換圖。15分?jǐn)?shù)字電子技術(shù)試卷(06)數(shù)制轉(zhuǎn)換、 、127 、原碼反碼=( )補(bǔ)碼二、選擇填空題、以下的說法中，是正

13、確的。a) 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于b一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于c一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于d一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于、假設(shè)將一個(gè)異或門輸入端為、當(dāng)作反相器使用，則、端應(yīng)連接。a 或有一個(gè)接 b或有一個(gè)接c和并聯(lián)使用d不能實(shí)現(xiàn) 、是或非門構(gòu)成的根本觸發(fā)器的輸入端，則約束條件為。a bcd 、用級(jí)觸發(fā)器可以記憶種不同的狀態(tài)。a bc d、由3級(jí)觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)模值依次為。a 和 b和c和 d和三、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式1、，給定約束條件為：證明以下邏輯恒等式方法不限、設(shè)計(jì)一位二進(jìn)制全減器邏輯電路。，：被減數(shù)，：減數(shù)，：借位輸入

14、，：差，另有：借位輸出六、分析如下時(shí)序電路的邏輯功能。、和是三個(gè)主從構(gòu)造的觸發(fā)器，下降沿動(dòng)作，輸入端懸空時(shí)和邏輯狀態(tài)等效。七、如下圖，用555定時(shí)器接成的施密特觸發(fā)器電路中，試求：當(dāng)，而且沒有外接控制電壓時(shí)，、及值。當(dāng)，外接控制電壓時(shí)，、及各為多少。電子技術(shù)試卷(07)數(shù)制轉(zhuǎn)換121、2、3、 4、5、原碼反碼=( )補(bǔ)碼二、選擇填空題121、以下的說法中，是正確的。a) 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于b一個(gè)邏輯函數(shù)全部最大項(xiàng)之和恒等于c一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于d一個(gè)邏輯函數(shù)全部最大項(xiàng)之積恒等于2、是與非門構(gòu)成的根本觸發(fā)器的輸入端，則約束條件為。a bc d3、假設(shè)觸發(fā)器的原狀態(tài)為，

15、欲在作用后仍保持為狀態(tài)，則鼓勵(lì)函數(shù)的值應(yīng)是。a =1， b，c， d，4、同步計(jì)數(shù)器是指的計(jì)數(shù)器。a 由同類型的觸發(fā)器構(gòu)成。b各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制。c可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘。d可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)鐘。、同步四位二進(jìn)制計(jì)數(shù)器的借位方程是，則可知的周期和正脈沖寬度為。a 個(gè)周期和個(gè)周期。b個(gè)周期和個(gè)周期。c個(gè)周期和個(gè)周期。d個(gè)周期和個(gè)周期。三、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式121、2、Y，=m，m，m，m，m，給定約束條件為：mmmmm證明以下邏輯恒等式方法不限121、2、五、分析以下圖所示電路中當(dāng)A、單獨(dú)一個(gè)改變狀態(tài)時(shí)是否存在競爭冒險(xiǎn)現(xiàn)象？

16、如果存在，則都發(fā)生在其它變量為何種取值的情況下？16六、分析如下時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖20。七、如下圖，用反相器組成的施密特觸發(fā)器電路中，假設(shè)，試求電路的輸入轉(zhuǎn)換電平、以及回差電壓。16數(shù)字電子技術(shù)試卷(08)數(shù)制轉(zhuǎn)換：1、2、3、 4、原碼反碼=( )補(bǔ)碼5、原碼反碼=( )補(bǔ)碼二、選擇填空題、主從觸發(fā)器是。a 在上升沿觸發(fā) b在下降沿觸發(fā)c在穩(wěn)態(tài)觸發(fā)d與無關(guān) )、觸發(fā)器的特性方程是。a bcd) 、用級(jí)觸發(fā)器可以記憶種不同的狀態(tài)。a bc d、存在約束條件的觸發(fā)器是。a 根本觸發(fā)器 bD鎖存器c觸發(fā)器 d觸發(fā)器、構(gòu)成模值為的二進(jìn)制計(jì)

17、數(shù)器，需要級(jí)觸發(fā)器。a bc d三、判斷題：判斷以下說法是否正確，正確的打“，錯(cuò)誤的打“。、個(gè)“連續(xù)異或的結(jié)果是。、邏輯，則。、邏輯，則。、函數(shù)連續(xù)取次對(duì)偶，不變。 、正“與非門也就是負(fù)“或非門。四、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式、，給定約束條件為：證明以下邏輯恒等式方法不限1、六、試畫出用線線譯碼器和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯電路圖。：輸入、；輸出七、分析如下時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。八、試表達(dá)施密特觸發(fā)器的工作特點(diǎn)及主要用途。數(shù)字電子技術(shù)試卷(09)數(shù)制轉(zhuǎn)換(10)：、0 、原碼反碼=( )補(bǔ)碼、原碼反碼=( )

18、補(bǔ)碼二、選擇填空題、同步計(jì)數(shù)器是指的計(jì)數(shù)器。a 由同類型的觸發(fā)器構(gòu)成。b各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制。c可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘。d可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)鐘。、是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出，假設(shè)以做進(jìn)位，則其周期和正脈沖寬度是。a 個(gè)周期和個(gè)周期。b個(gè)周期和個(gè)周期。c個(gè)周期和個(gè)周期。d個(gè)周期和個(gè)周期。、假設(shè)四位同步二進(jìn)制計(jì)數(shù)器當(dāng)前的狀態(tài)是，下一個(gè)輸入時(shí)鐘脈沖后，其容變?yōu)?。a bcd、假設(shè)四位二進(jìn)制加法計(jì)數(shù)器正常工作時(shí)，由狀態(tài)開場(chǎng)計(jì)數(shù)，則經(jīng)過個(gè)輸入計(jì)數(shù)脈沖后，計(jì)數(shù)器的狀態(tài)應(yīng)是。a bcd、在以下功能表示方法中，不適合用于時(shí)序邏輯電路功能表示方法的是。a 狀態(tài)轉(zhuǎn)換圖

19、b特性方程c卡諾圖d數(shù)理方程三、用邏輯代數(shù)的根本公式和常用公式將以下邏輯函數(shù)化為最簡與或形式101、2、四、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式101、2、Y，=m，m，m，m，給定約束條件為：mmmm證明以下邏輯恒等式方法不限101、2、六、試用四位并行加法器74LS283設(shè)計(jì)一個(gè)加/減運(yùn)算電路。當(dāng)控制信號(hào)時(shí)它將兩個(gè)輸入的四位二進(jìn)制數(shù)相加，而時(shí)它將兩個(gè)輸入的四位二進(jìn)制數(shù)相減。允許附加必要的門電路。74LS283：輸入變量(A3A2A1A0)、(B3B2B1B0)及，輸出變量(S3S2S1S0)及(15)七、對(duì)*同步時(shí)序電路，狀態(tài)表如下表所示，假設(shè)電路的初始狀態(tài)，輸入信號(hào)波形如下圖，試

20、畫出、 的波形設(shè)觸發(fā)器響應(yīng)于負(fù)跳變(15)。 * 01110 0011 01 1八、在圖所示的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，假設(shè)取，試求當(dāng)輸入數(shù)字量為d3d2d1d0=0101時(shí)輸出電壓的大小(15)。數(shù)字電子技術(shù)試卷(10)數(shù)制轉(zhuǎn)換：、17 、原碼反碼=( )補(bǔ)碼、原碼反碼=( )補(bǔ)碼二、選擇填空題1、假設(shè)將一個(gè)異或門輸入端為、當(dāng)做反相器使用，則、端應(yīng)連接。a 或有一個(gè)接 b或有一個(gè)接c和并聯(lián)使用d不能實(shí)現(xiàn) 2、由級(jí)觸發(fā)器構(gòu)成的二進(jìn)制計(jì)數(shù)器，其模值。a bcd3、是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出，假設(shè)以做進(jìn)位，則其周期和正脈沖寬度是。a 個(gè)周期和個(gè)周期。b個(gè)周期和個(gè)周期。c個(gè)周期和個(gè)周期。d個(gè)周期

21、和個(gè)周期。4、在以下功能表示方法中，不適合用于時(shí)序邏輯電路功能表示方法的是。a 狀態(tài)轉(zhuǎn)換圖b特性方程c卡諾圖d數(shù)理方程5、用反應(yīng)復(fù)位法來改變位二進(jìn)制加法計(jì)數(shù)器的模值，可以實(shí)現(xiàn)模值圍的計(jì)數(shù)器。a bcd三、用邏輯代數(shù)的根本公式和常用公式將以下邏輯函數(shù)化為最簡與或形式 、四、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式、Y，=m，m，m，m，m，m，給定約束條件為：mmmm五、證明以下邏輯恒等式方法不限1、六、分析以下圖所示電路中當(dāng)A、單獨(dú)一個(gè)改變狀態(tài)時(shí)是否存在競爭冒險(xiǎn)現(xiàn)象？如果存在，則都發(fā)生在其它變量為何種取值的情況下？七、試分析以下圖所示時(shí)序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài)為，畫出

22、在圖示波形圖作用下，和 的波形圖。八、比擬并聯(lián)比擬型A/D轉(zhuǎn)換器、逐次漸近型A/D轉(zhuǎn)換器和雙積分型A/D轉(zhuǎn)換器的優(yōu)缺點(diǎn)，指出它們各適于哪些情況下采用。數(shù)字電子技術(shù)試卷(11)選擇20分1、一個(gè)四輸入端與非門，使其輸出為0的輸入變量取值組合有種。A.15 B.7 C.3 D.12、對(duì)于JK觸發(fā)器，假設(shè)J=K，則可完成觸發(fā)器的邏輯功能。A.RS B.D C.T D.T3、為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 。A.J=D,K= B. K=D,J=C.J=K=D D.J=K=4、多諧振蕩器可產(chǎn)生。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波5、石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是。A.速度高 B.電

23、路簡單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭6、把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到進(jìn)制計(jì)數(shù)器。 A.4 B.5 C.9 D.207、N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長度進(jìn)制數(shù)為的計(jì)數(shù)器。A.N B.2N C. D. 2N8、同步時(shí)序電路和異步時(shí)序電路比擬，其差異在于后者 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與部狀態(tài)有關(guān)9、五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長度為。A.5 B.10 C.25 D.3210、一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。A.3 B.4 C.5 D.10填空題20分1、邏輯函數(shù)F=+B+D的反函數(shù)=。2、邏輯函數(shù)F=AB+C

24、1的對(duì)偶函數(shù)是。3、函數(shù)的對(duì)偶式為+，則它的原函數(shù)為。4、時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序電路和時(shí)序電路。5、如以下圖題2-5a和圖題2-5b所示的電路，寫出對(duì)應(yīng)的邏輯關(guān)系表達(dá)式圖題2-5b圖題2-5aY1= ， Y2=6、完成數(shù)制轉(zhuǎn)換11011.1102 =10 = 162910 =2 = 1612分用卡諾圖法化簡以下函數(shù)為最簡與或式，并用與非門實(shí)現(xiàn)電路F1A，B，C，D=m2，3，6，7，8，10，12，14F2A，B，C，D=15分試畫出用3線-8線譯碼器74LS138和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖74LS138功能表如表題4，74LS138邏輯電路圖如

25、圖題4表題4S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110圖題413分施密特觸發(fā)器CT1014組成圖題5a所示電路，圖題5b為CT1014的電壓傳輸特性曲線，試定性畫出Va和Vo處的波形。圖題5a圖題5b20分分析圖題6所示電路的功能，畫出電路的轉(zhuǎn)換圖和時(shí)序圖。說明電路能否自啟動(dòng)。圖題6數(shù)字電子技術(shù)試卷(12)選擇題20分1. 一個(gè)四輸入端與非門，使其輸出為0的輸入變量取值組合有種A

26、.15，B.7 C.3 D.12. 111*=105710，則*=。A.4 B.8C.16D.323. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有個(gè)變量取值組合？ A.n B.2n C. n2 D.2n4. 在何種輸入情況下，“與非運(yùn)算的結(jié)果是邏輯0。 A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是15. 一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有個(gè)穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.46存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。A.2 B.3 C.4 D.87對(duì)于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D=。A.0 B.1 C.Q D.8以下觸發(fā)器中，沒有約束條件的是。A.根本RS觸發(fā)器 B.主從R

27、S觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器9假設(shè)在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 位。 A.5 B.6 C.10 D.5010.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用級(jí)觸發(fā)器。A.2 B.3 C.4 D.8填空題20分1一個(gè)根本RS觸發(fā)器在正常工作時(shí)，它的約束條件是+=1，則它不允許輸入=且=的信號(hào)。2.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?、。3時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序電路和時(shí)序電路。4. 描述同步時(shí)序電路有三組方程，指的是、和5. 寫出圖2-5所示函數(shù)Y1和Y2的邏輯表達(dá)

28、式。設(shè)電路元件參數(shù)的選取滿足邏輯要求。圖題2-5Y1=Y2=6、完成數(shù)制轉(zhuǎn)換 78.816=1076543.218=16 1101101112=10=1610分用卡諾圖法將邏輯函數(shù)化為最簡與或式。Y1ABCD=m0，1，2，3，4，6，8，9，10，11，14Y2=15分試?yán)?線-8線譯碼器74LS138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為Z1=Z2=ZZ3=Z4=74LS138功能表如表題4，74LS138邏輯電路圖如圖題4表題4S1A2A1A00111111111111111111000001111111100011011111110010110111111001111101

29、1111010011110111101011111101110110111111011011111111110圖題415分圖5a是5G555部原理框圖，圖5b為它的符號(hào)，圖中為低觸發(fā)端，TH為高觸發(fā)端，為清零端，C-V為控制電壓端，DIS為放電端，OUT為輸出端。試討論=1，C-V經(jīng)0.01uF電容接地時(shí)， TH和兩端輸入不同電壓，5G555的OUT的輸出情況，即劃出5G555的功能表圖5c中，假設(shè)VCC=+5V，則電路的VT+，VT-，V各為多少伏？畫出圖5c電路的電壓傳輸特性曲線Vo=fVi。假設(shè)在Vi端加三角波，峰-峰值為+5V -5V，定性劃出Vo的波形。圖題5a圖題5c圖題5b20分

30、J-KFF觸發(fā)器構(gòu)成的計(jì)數(shù)器電路如圖題6所示。分析電路功能，說明電路是幾進(jìn)制計(jì)數(shù)器，能否自啟動(dòng)。畫出其狀態(tài)轉(zhuǎn)換圖。圖題6數(shù)字電子技術(shù)試卷1參考答案填空1111011，7B 861與，或，非0，1，高阻真值表，邏輯圖，邏輯表達(dá)式，卡諾圖，波形圖時(shí)序圖波形的整形20伏并行A/D，串并行A/D，逐次比擬A/D，雙積分A/D寫出三種判斷題12345三化簡邏輯函數(shù)12四， ，全加器，Y為和，為進(jìn)位。五，六采用D觸發(fā)器，電路圖略。將非工作狀態(tài)101，110，111帶入方程得次態(tài)，101001，110101001，111001，電路可以自啟動(dòng)。七f =65Hz數(shù)字電子技術(shù)2參考答案填空題16100011.1

31、10，23.C0，1當(dāng)前輸入，原狀態(tài)0，1，高阻；任何時(shí)候，只能有1個(gè)三態(tài)門被選通。有兩個(gè)穩(wěn)態(tài)，在觸發(fā)信號(hào)作用下狀態(tài)可相互轉(zhuǎn)變，有記憶功能延時(shí)5.5v13判斷題1012345化簡題14四15五15 ， 六15驅(qū)動(dòng)方程：， 邏輯功能：*=0時(shí)，同步三進(jìn)制計(jì)數(shù)器；*1時(shí)，同步三進(jìn)制減法計(jì)數(shù)器。 該電路為同步三進(jìn)制可逆計(jì)數(shù)器，并且能自啟動(dòng)。七(15) 數(shù)字電子答案3填空題161010110，10000110716，6狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，特性方程02564bit5.275伏轉(zhuǎn)換精度，轉(zhuǎn)換速度答復(fù)以下問題10不正確。當(dāng)*=0時(shí)，YZ，等式成立。五進(jìn)制計(jì)數(shù)器，10000/52KHz化簡函數(shù)14A+C四

32、(15)五(15)1表示正常工作，0表示出故障；設(shè)用R,Y,G表示紅，黃，綠燈：1表示燈亮，0表示燈滅。六(15) 驅(qū)動(dòng)方程：; 狀態(tài)方程：，輸出方程：七數(shù)字電子試卷答案4填空題16111.1023,4651伏616，871.1RC8轉(zhuǎn)換速度，轉(zhuǎn)換精度答復(fù)以下問題10不正確。當(dāng)*=0時(shí)，YZ，等式仍然成立。正確。只有*=Y=0或*=Y=1時(shí)，等式*+Y=*Y才成立?；喓瘮?shù)12四功能：全減器，A為被減數(shù)，B為減數(shù)，C為低位的借位；位本位差，為向高位的借位。五 ， 六M=3,使用2個(gè)D觸發(fā)器，電路自啟動(dòng)檢查：設(shè)00，代入方程求次態(tài)為10，該電路能自啟動(dòng)。七f =65Hz數(shù)字電子技術(shù)試卷答案5一、

33、選擇題從每題的四個(gè)備選答案中，選出一個(gè)正確答案，并將其填在括號(hào)，每題2分，共20分 1. 2. 3. 4. 5.6. 7. 8. 9. 10. 二判斷題20分1 2345678910三簡答10分1答：RS觸發(fā)器: JK觸發(fā)器: 其中RS觸發(fā)器有約束方程，因?yàn)镽S觸發(fā)器有不允許的輸入條件。2證：右= 左=右， 證畢！四用卡諾圖化簡10分五15分根據(jù)圖1，可列出Y得真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 0 1 0 1 1 1 由真值表可得Y得卡諾圖，化簡得六10分解：根據(jù)數(shù)據(jù)選擇器的工作原理，由圖可得：七15分解：電路狀態(tài)方程為

34、：狀態(tài)圖如下： 可見N=5, 能自啟動(dòng)。數(shù)字電子技術(shù)試卷參考答案06數(shù)制轉(zhuǎn)換答案：、127、原碼反碼=( )補(bǔ)碼二、選擇填空題答案： 1)d 2)a 3)a 4)d 5)d三、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式答案：1、證明以下邏輯恒等式方法不限答案：用公式法或卡諾圖法以及其他方法均可。設(shè)計(jì)一位二進(jìn)制全減器邏輯電路。答案：列出真值表，得邏輯表達(dá)式并化簡，畫出邏輯電路圖。上式可化簡：據(jù)上式用邏輯電路實(shí)現(xiàn)。六、分析如下時(shí)序電路的邏輯功能。答案：據(jù)邏輯圖寫出電路的驅(qū)動(dòng)方程：求出狀態(tài)方程：寫出輸出方程：) 列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖：Y0 0 00 0 10 1 00 1 11 0

35、01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 00 0 00 0 0000000115)從以上看出，每經(jīng)過個(gè)時(shí)鐘信號(hào)以后電路的狀態(tài)循環(huán)變化一次；同時(shí)，每經(jīng)過個(gè)時(shí)鐘脈沖作用后輸出端輸出一個(gè)脈沖，所以，這是一個(gè)七進(jìn)制記數(shù)器，端的輸出就是進(jìn)位。七、如下圖，用555定時(shí)器接成的施密特觸發(fā)器電路中，試求：解：(2/3)=8，(1/3)=4，(/3)=，/5，/數(shù)字電子技術(shù)試卷參考答案(07)數(shù)制轉(zhuǎn)換12答案：1、2、3、 4、5、原碼反碼=( )補(bǔ)碼二、選擇填空題12答案：1)d 2)d 3)c 4)b 5)b三、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式1

36、2答案：1、2、四、證明以下邏輯恒等式方法不限12答案：用公式法或卡諾圖法以及其他方法均可。五、分析以下圖所示電路中當(dāng)A、單獨(dú)一個(gè)改變狀態(tài)時(shí)是否存在競爭冒險(xiǎn)現(xiàn)象？如果存在，則都發(fā)生在其它變量為何種取值的情況下？16答案： 當(dāng)，即，時(shí)，將出現(xiàn)競爭冒險(xiǎn)現(xiàn)象。當(dāng)，即，時(shí)，將出現(xiàn)競爭冒險(xiǎn)現(xiàn)象。當(dāng)，即，時(shí)，將出現(xiàn)競爭冒險(xiǎn)現(xiàn)象。當(dāng)，即，即，、不全為時(shí)，將出現(xiàn)競爭冒險(xiǎn)現(xiàn)象。六、分析如下時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖20。答案：據(jù)邏輯圖寫出電路的驅(qū)動(dòng)方程：求出狀態(tài)方程：寫出輸出方程：) 列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖：從狀態(tài)轉(zhuǎn)換圖可得出：該電路作為四進(jìn)制可控計(jì)數(shù)器

37、使用。當(dāng)時(shí)，是一個(gè)加法計(jì)數(shù)器，當(dāng)時(shí)，是一個(gè)減法計(jì)數(shù)器。七、16解：(1+R1/R2) =(1+R1/R2) =3(1R1/R2) =(1R1/R2) =。數(shù)字電子技術(shù)試卷參考答案(08)數(shù)制轉(zhuǎn)換：答案：1、2、3、 4、原碼反碼=( )補(bǔ)碼5、原碼反碼=( )補(bǔ)碼二、選擇填空題答案：1)b 2)c 3)d 4)a 5)c三、判斷題：判斷以下說法是否正確，正確的打“，錯(cuò)誤的打“。答案：1) 2) 3) 4 5) 四、用卡諾圖化簡法將以下邏輯函數(shù)化為最簡與或形式答案：、證明以下邏輯恒等式方法不限答案：用公式法或卡諾圖法以及其他方法證明均可。六、答案：設(shè)、，則畫出邏輯電路圖。七、分析如下時(shí)序電路的邏

38、輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。答案： 據(jù)邏輯圖寫出電路的驅(qū)動(dòng)方程：求出狀態(tài)方程：寫出輸出方程：C列出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時(shí)序圖：5) 從以上看出，每經(jīng)過16個(gè)時(shí)鐘信號(hào)以后電路的狀態(tài)循環(huán)變化一次；同時(shí)，每經(jīng)過16個(gè)時(shí)鐘脈沖作用后輸出端C輸出一個(gè)脈沖，所以，這是一個(gè)十六進(jìn)制記數(shù)器，C端的輸出就是進(jìn)位。 CP Q3 Q2 Q1 Q0 等效十進(jìn)制數(shù) C 0 0 0 0 0 0 0 1 0 0 0 1 1 0 2 0 0 1 0 2 015 1 1 1 1 15 016 0 0 0 0 0 0八、試表達(dá)施密特觸發(fā)器的工作特點(diǎn)及主要用途。 答案：輸入信號(hào)從低電平上升的過程中，電路狀態(tài)轉(zhuǎn)換時(shí)對(duì)應(yīng)的輸入電平，與輸入信號(hào)從高電平下降過程中對(duì)應(yīng)的輸入轉(zhuǎn)換電平不同。在電路狀態(tài)轉(zhuǎn)換時(shí)，由于電路部負(fù)反應(yīng)的存在，輸出電壓波形的邊沿很陡。主要用途：波形變換，脈沖整形，脈沖鑒幅。數(shù)字電子技術(shù)試卷參考答案(09)數(shù)制轉(zhuǎn)換(10)：、0 、原碼反碼=( )補(bǔ)碼、原碼反碼=( )補(bǔ)碼二、選擇填空題答案：1)b 2)b 3