組合邏輯電路作業(yè)解答詳解演示文稿

1、組合邏輯電路作業(yè)解答詳解演示文稿第一頁，共五十六頁。（優(yōu)選）組合邏輯電路作業(yè)解答第二頁，共五十六頁。3解: 逐級寫出邏輯函數(shù)表達式：=1=1&ABCY1Y2P2P1P3 將上式中的A、B、C取值 000111 ，分別求出Y1和Y2，可得出真值表如下頁。第三頁，共五十六頁。4A B CY1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111由表可以看出： 該電路實現(xiàn)了一位二進制數(shù)全加器功能。其中, A和B分別是被加數(shù)和加數(shù)，C為相鄰低位來的進位數(shù)；Y1為本位和數(shù)，Y2為相鄰高位的進位數(shù)。第四頁，共五十六頁。53-2 分析題圖3-2所

2、示電路，要求：寫出輸出邏輯函數(shù)表 達式，列出真值表，并總結(jié)電路功能。=1=1ABCF=1D第五頁，共五十六頁。6P1P3=1=1ABCF=1D解：逐級寫出邏輯函數(shù)表達式： 將上式中的 A、B、C、D 取值 0000 1111，求出F，可得出真值表如下頁表。由表可見： 當輸入 A、B、C、D 中含有偶數(shù)個 “0” 時，輸出F=1；而當輸入 A、B、C、D 中含有奇數(shù)個 “0” 時,輸出F=0。即該電路完成輸入二進制序列中 “0” 碼個數(shù)的奇偶性。第六頁，共五十六頁。7ABCDABCDFABCDABCDF00001111000010000110010010010010100101000100111

3、11101101001000101100111010100111011000110001111010001110101111111第七頁，共五十六頁。83-3 分析題圖3-3所示電路，要求：寫出X、Y、Z邏輯表 達式，列出真值表，畫出卡若圖，并總結(jié)電路功能。11&1&ABXYZ第八頁，共五十六頁。9解：由圖從輸入信號出發(fā)，寫出輸出 X、Y、Z的邏輯函數(shù)表達式：11&1&ABXYZ 將上式中的A、B取值 00 11，分別求出X、Y、Z，可得出真值表如下頁表。第九頁，共五十六頁。10輸 入輸 出ABX=ABY=ABZ=AB00010011001000111010由表可以看出： 該電路實現(xiàn)了一位數(shù)值

4、比較器的功能： 當AB時，輸出Z=1。第十頁，共五十六頁。113-5 用與非門設(shè)計下列函數(shù)，允許反變量輸入。 F(A,B,C,D) =m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13) F(A,B,C,D) = M(0, 2, 4, 5, 9, 10, 13, 14) F(A,B,C,D) = AB + ACD + AC + BC第十一頁，共五十六頁。12解：F(A,B,C,D) = m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13)0001111000101111111101AB FCD&第十二頁，共五十六頁。13解： F(

5、A,B,C,D) = M(0, 2, 4, 5, 9, 10, 13, 14) 00011110000011011000111111100100AB FCD&第十三頁，共五十六頁。14解： F(A,B,C,D) = AB + ACD + AC + BC000111100010111111111101111AB FCD&第十四頁，共五十六頁。153-6 用與非門設(shè)計能實現(xiàn)下列功能的組合電路。 三變量表決電路 輸出與多數(shù)變量的狀態(tài)一致； 四變量判奇電路 4個變量中有奇數(shù)個1時，輸出 為1，否則輸出為0； 運算電路 當K=1時，實現(xiàn)一位全加器功能，當 K=0時，實現(xiàn)一位全減器功能。 注意：三變量表決

6、電路在課件上已有例子。略第十五頁，共五十六頁。16解: 四變量判奇電路 ABCDFABCDF00000100010001110010001011010000110101110100111000010101101101100111010111111110000111100011011111111011AB FCD第十六頁，共五十六頁。17第十七頁，共五十六頁。18&F&第十八頁，共五十六頁。19解： 運算電路：當K=1時，設(shè)變量A,B,C分別代表被加數(shù)、和數(shù)及進位數(shù)，變量F,Y分別代表和數(shù)及進位數(shù)；當K=0時，設(shè)A,B, C三個變量分別代表被減數(shù)、減數(shù)及借位數(shù)，變量F,Y分別代表商數(shù)及借位數(shù)。K

7、ABCFYKABCFY000000100000000111100110001011101010001101101101010010110010010100110101011000111001011111111111第十九頁，共五十六頁。20000111100011011111111011KA FBC000111100001111111111011KA YBC第二十頁，共五十六頁。21&F&Y&第二十一頁，共五十六頁。223-7 用或非門設(shè)計能實現(xiàn)下列功能的組合電路，允許反 變量輸入。 F(A,B,C,D) = m(4, 5, 6, 7, 12, 13) + d(8, 9) F(A,B,C,D)

8、 = M(1, 3, 4, 6, 9, 11, 12, 14) F(W,X,Y,Z) = ( W+X+Y+Z )( W+X+Y+Z )( W+Y+Z ) ( W+X+Y+Z ) ( W+X+Y+Z ) 第二十二頁，共五十六頁。23解: 0001111000110111111101AB FCD11F(A,B,C,D) = m(4, 5, 6, 7, 12, 13) + d(8, 9)第二十三頁，共五十六頁。24解: F(A,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14) 000111100000010011001000AB FCD111第二十四頁，共五十六頁。25解:

9、 0001111000000111001000WX FYZF(W,X,Y,Z) = ( W+X+Y+Z )( W+X+Y+Z ) ( W+Y+Z )( W+X+Y+Z ) ( W+X+Y+Z ) 1111第二十五頁，共五十六頁。263-8 已知輸入信號A、B、C、D的波形如題圖3-5所示， 用或非門設(shè)計產(chǎn)生輸出F波形的組合電路，允許反 變量輸入。ABCDF第二十六頁，共五十六頁。27ABCDF解：由波形圖直接可得輸入A、B、C、D在各種組合下 的輸出F，填入卡若圖，可得邏輯函數(shù)表達式。00000100010100001110000111100000110111111000101001AB FC

10、D1111第二十七頁，共五十六頁。283-9 設(shè)計能一個如題圖3-6所示的優(yōu)先排隊系統(tǒng)，其優(yōu)先 順序為 當A=1時，不論B、C、D為何值，W燈亮，其余燈 不亮； 當A=0, B=1時，不論C、D為何值，X燈亮，其余燈 不亮； 當A=B=0, C=1時，不論D為何值，Y燈亮，其余燈 不亮； 當A=B=C=1, D=1時，Z燈亮，其余燈不亮； 當A=B=C=D=0時，所以燈都不亮。第二十八頁，共五十六頁。29ABCDWXYZ解：以“1”表示燈亮，以“0”表示燈不 亮，根據(jù)題意可以得到四個輸出 W、X、Y、Z的的卡若圖，由此 寫出邏輯函數(shù)表達式0001111000001101001111001110

11、0011AB WCD00011110000100010100110100100100AB XCD第二十九頁，共五十六頁。3000011110000000010000111000101000AB YCD00011110000000011000110000100000AB ZCD&1&11WXYZABCD由表達式畫出邏輯電路第三十頁，共五十六頁。313-10 分析如題圖3-7所示由集成8選1數(shù)據(jù)選擇器CT74151構(gòu)成的電路，寫出電路輸出F1和F2的最簡邏輯函數(shù)表達式，列出真值表。F1ABC1 Y CT74151 D7 D6 D5 D4 D3 D2 D1 D0A2A1A0ST0G7F21 Y CT

12、74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC第三十一頁，共五十六頁。32解1：由題圖可分別寫出輸出邏輯函數(shù)的表達式填出兩個邏輯函數(shù)的卡若圖00011110 011 111AB F1CD0001111000111011111111101AB F2CD第三十二頁，共五十六頁。33A B CF10 0 000 0 110 1 000 1 111 0 011 0 101 1 011 1 10兩個邏輯函數(shù)的真值表ABCDF2ABCDF200001100000001010011001001010000111101110100111001010111101101

13、101111000111011110第三十三頁，共五十六頁。34解2：由題圖可填出邏輯函數(shù)F2的降維卡若圖如下026413751010110100ABCDDD01DF21 Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABCD10001111000111011111111101ABCD由卡若圖也可得如上頁的真值表。第三十四頁，共五十六頁。353-11 分析如題圖3-8所示由集成3線-8線譯碼器CT74138 構(gòu)成的電路，寫出電路輸出F的表達式，列出真值 表，并找出在控制信號K的作用下，該電路功能。F&1K A B BIN/OCT A2 A1 A0

14、STA STB STC第三十五頁，共五十六頁。36解：由題圖可寫出輸出邏輯函數(shù)的表達式K A BF0 0 010 0 100 1 000 1 111 0 001 0 111 1 011 1 10 由輸出邏輯函數(shù)的表達式和卡若圖都可以看出：當K=0時，電路實現(xiàn)同或邏輯運算；而當K=1時，電路實現(xiàn)異或邏輯運算。第三十六頁，共五十六頁。373-12 采用降維法用一片集成8選1數(shù)據(jù)選擇器CT74151和 必要的門電路實現(xiàn)下列邏輯函數(shù)。 F(A,B,C,D) = m(0, 2, 8, 10, 11, 13, 14, 15) F(A,B,C,D) = m(1, 5, 6, 7, 9, 11, 12, 13

15、, 14) F(A,B,C,D) = M(0, 2, 3, 4, 8, 10, 15) 第三十七頁，共五十六頁。38解： 由表達式作卡若圖，以D為記圖變量進行降維00011110001001010010110011101011ABCD00011110 00D 1011ABC1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC 由降維卡若圖可畫出邏輯電路圖。第三十八頁，共五十六頁。39解： 由表達式作卡若圖，以D為記圖變量進行降維00011110000010011111110101100110ABCD00011110 0DD1D 101DABC

16、 由降維卡若圖可畫出邏輯電路圖。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC第三十九頁，共五十六頁。40解： 由表達式作卡若圖，以D為記圖變量進行降維00011110000010011111110101100110ABCD00011110 0DD1D 101DABC 由降維卡若圖可畫出邏輯電路圖。與小題完全一樣。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC第四十頁，共五十六頁。41解： 由表達式作卡若圖，以D為記圖變量進行降維0001111000001001010111111

17、1100110ABCD00011110 00DD 1D11DABC 由降維卡若圖可畫出邏輯電路圖。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC第四十一頁，共五十六頁。423-13 采用降維法用一片集成雙4選1數(shù)據(jù)選擇器CC14539和必要的門電路設(shè)計一位全加器，當K=1時，全加器工作;當K=0時，全加器不工作。第四十二頁，共五十六頁。43解：當K=1時，全加器工作，此時可列出真值表如下A B CiSCo0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 11100011110 00

18、101 11010AB SCi01 0Ci 1CiA SB00011110 00010 10111AB CoCi01 00Ci 1Ci1A CoB第四十三頁，共五十六頁。44由降維卡若圖可得實現(xiàn)全加器的電路圖1S1CiCoK1 Y1 0 1 2 3A1A0ST0G3AB Y2 CC14539 0 1 2 3ST第四十四頁，共五十六頁。453-14 用一片集成8選1數(shù)據(jù)選擇器CT74151和必要的門電 路設(shè)計實現(xiàn)一個函數(shù)發(fā)生器電路，其功能如下表所示?？刂菩盘栞敵鯩1M2F00011011第四十五頁，共五十六頁。46解：根據(jù)題意列出真值表如下M1M2ABFM1M2ABF00000100000001

19、11001000101101000011110111010011100001010110110110011101011111111000011110000100011010111101101010M1M2AB00011110 0BB0 11BBM1M2A第四十六頁，共五十六頁。47由降維卡若圖可得電路圖1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71BM1M2A第四十七頁，共五十六頁。483-15 用一片集成3線-8線譯碼器CT74138和必要的門電路 實現(xiàn)下列多輸出組合邏輯函數(shù)。第四十八頁，共五十六頁。49解：其對應(yīng)的卡若圖如下00011110 01 1111AB F1C其對應(yīng)的卡若圖如下00011110 011 111AB F2C第四十九頁，共五十六頁。50其對應(yīng)的卡若圖如下00011110 00111 10100AB F3C實現(xiàn)多輸出組合邏輯函數(shù)的邏輯電路如下頁。第五十頁，共五十六頁。51F1F2F3F41A B C BIN/OCT A2 A1 A0 STA STB STC&第五十一頁，共五十六頁。523-16 用一片集成4線-10線譯碼器CT7442和必要的門電路 實現(xiàn)一位全減器，當K=0時，全減器工作；當K=1 時，