數(shù)電輔導(dǎo)班ch3組合邏輯電路

1、第3一、集成電路的主要電氣指TTL“與非”門輸入電壓VI與輸出電壓VO之間的關(guān)系曲線，=VH第3一、集成電路的主要電氣指TTL“與非”門輸入電壓VI與輸出電壓VO之間的關(guān)系曲線，=VH VH輸入極限值： VIH=2.0V，開門電平VIL=0.8V, 關(guān)門電平TTL標(biāo)稱值：V =3.6V，V HLCMOS標(biāo)稱值：VH=VDD，VL=0V （一般CMOS標(biāo)稱值：VH=VDD，VL=0V （一般輸入極限值： VIH=3.5V，開門電平VIL=1.5V, 關(guān)門電平VNH=V0H-容VNL=VIL-容VNH=V0H-容VNL=VIL-容低電灌電IOL TTL典型值IIH=20低電灌電IOL TTL典型值

2、IIH=20A 定義= N0扇出系平均傳輸延遲時(shí)間tpdH tpdLt2平均傳輸延遲時(shí)間tpdH tpdLt2TTL不同門電路的延遲及功TTL不同門電路的延遲及功例1: 某數(shù)字集成電路具有如下電氣特性0.8V，例1: 某數(shù)字集成電路具有如下電氣特性0.8V，VIH1.8V，IOL=10mA，IOH=800A，IIL=1.2mA，IIH=100A，該電路的扇出系數(shù)8 ，噪聲容限VNH= 及VNL= 0.4V 例2: 在數(shù)字系統(tǒng)設(shè)計(jì)中，對(duì)于數(shù)字集的選擇除了考慮其邏輯功外，還需要考慮其電氣指標(biāo)，數(shù)字集成電路的主要電氣指標(biāo)有哪些？在計(jì)某個(gè)數(shù)字系統(tǒng)時(shí)需要用到一個(gè)4位雙向移位寄存器，現(xiàn)知74194和541

3、94是4位雙向移位寄存器，且邏輯功能完全一樣，試問它們之間區(qū)別在哪里如何做出選擇答：（1）集成電路的主要電氣指標(biāo)有：輸入/輸出電壓、噪聲容限、入/輸出電流（扇出系數(shù)）、平均傳輸延遲時(shí)間、功耗等（2）74194是屬于74系列數(shù)字集成電路，54194則屬于54系列，兩區(qū)別于分別適用于不同的工作環(huán)境。前者一般用于溫度變化不大的場(chǎng)合，如用產(chǎn)品；后者適用于溫度變化較大，環(huán)境惡劣的場(chǎng)合，如軍事產(chǎn)品，但者價(jià)格昂貴二、邏輯電路的輸出結(jié)（即集成電的輸出電路構(gòu)，有三種類型二、邏輯電路的輸出結(jié)（即集成電的輸出電路構(gòu)，有三種類型等效模開路輸出結(jié)構(gòu)（Open邏輯符等效模集電極開路與非開路輸出結(jié)構(gòu)（Open邏輯符等效模集

4、電極開路與非邏輯OC門輸出的并聯(lián)接邏輯OC門輸出的并聯(lián)接eOutput，TS門真值功能邏輯符eOutput，TS門真值功能邏輯符三、常用組合邏輯模1. 4位并行加法三、常用組合邏輯模1. 4位并行加法邏輯符框加法器的級(jí)加法器的級(jí)加法器的應(yīng)例1位余3碼到1位8421BCD加法器的應(yīng)例1位余3碼到1位8421BCD數(shù)值比較邏輯符輸入A（a3a2a1a0）B(b3b2b1b數(shù)值比較邏輯符輸入A（a3a2a1a0）B(b3b2b1b0)：輸出（AB）A（a3a2a1a0）BA（a3a2a1a0）=B（AB）=由級(jí)聯(lián)輸入決44數(shù)值比較器的級(jí)數(shù)值比較器的級(jí)數(shù)值比較器的應(yīng)例試設(shè)計(jì)一位8421BCD碼加法器（

5、1）給出一位8421BCD碼加法的運(yùn)算規(guī)則（2）畫出其運(yùn)算的邏輯電路框圖（3）選擇適當(dāng)?shù)钠骷米畋憬莸脑O(shè)計(jì)方式實(shí)現(xiàn)該運(yùn)算電路解（1）8421BCD碼的則：當(dāng)計(jì)算的結(jié)果產(chǎn)生進(jìn)位或產(chǎn)碼（即和大于9）時(shí)，要進(jìn)行加6修正，同時(shí)也產(chǎn)生的進(jìn)位信號(hào)（2）1位8421BCD數(shù)值比較器的應(yīng)例試設(shè)計(jì)一位8421BCD碼加法器（1）給出一位8421BCD碼加法的運(yùn)算規(guī)則（2）畫出其運(yùn)算的邏輯電路框圖（3）選擇適當(dāng)?shù)钠骷米畋憬莸脑O(shè)計(jì)方式實(shí)現(xiàn)該運(yùn)算電路解（1）8421BCD碼的則：當(dāng)計(jì)算的結(jié)果產(chǎn)生進(jìn)位或產(chǎn)碼（即和大于9）時(shí)，要進(jìn)行加6修正，同時(shí)也產(chǎn)生的進(jìn)位信號(hào)（2）1位8421BCD碼加法運(yùn)算的邏輯框圖（3）最便捷的

6、設(shè)計(jì)方式是選用兩個(gè)4加法計(jì)數(shù)器和4位比較器加以實(shí)現(xiàn)二進(jìn)加法修正信產(chǎn)生電C4A 000331Q3例5: 現(xiàn)有兩個(gè)4位無符號(hào)二進(jìn)制數(shù)A和B，試設(shè)計(jì)一個(gè)大數(shù)減小數(shù)電路，當(dāng)B時(shí)，輸出A-B，當(dāng)AB時(shí)，輸出B-A，畫出邏輯電路圖，并用簡文字說明設(shè)計(jì)思路（電路工作原理）邏輯電路圖 0P 03A3P00 30103Q 03例5: 現(xiàn)有兩個(gè)4位無符號(hào)二進(jìn)制數(shù)A和B，試設(shè)計(jì)一個(gè)大數(shù)減小數(shù)電路，當(dāng)B時(shí)，輸出A-B，當(dāng)AB時(shí)，輸出B-A，畫出邏輯電路圖，并用簡文字說明設(shè)計(jì)思路（電路工作原理）邏輯電路圖 0P 03A3P00 30103Q 03Q13文字說明A、B兩數(shù)先進(jìn)行數(shù)值比較，如A大于B，則比較器PQ端輸出為1

7、，這時(shí)到后面A組數(shù)據(jù)異或門一端為0，所以加到4位并行加法器A組數(shù)據(jù)應(yīng)為原碼而加到后面B組數(shù)據(jù)異或門一端因?yàn)闉?，則加到4位并行加法器B組數(shù)據(jù)為反碼，再加上4位并行加法器進(jìn)位信號(hào)CI=1，就相當(dāng)于A加上B的補(bǔ)碼，實(shí)了AB功能；如果A小于等于B，則PQ端輸出為0，這時(shí)加到后面B組數(shù)異或門一端為0，所以加到4位并行加法器B組數(shù)據(jù)為其原碼，而加到后面A數(shù)據(jù)異或門一端由于為1，則加到4位并行加法器A組數(shù)據(jù)就為其反碼，再加4位并行加法器進(jìn)位信號(hào)CI=1，就相當(dāng)于B加上A的補(bǔ)碼，實(shí)現(xiàn)了BA功能譯：把二進(jìn)制代碼（如BCD碼）“翻譯”0101譯當(dāng)當(dāng)n-m-(m2n譯：把二進(jìn)制代碼（如BCD碼）“翻譯”0101譯

8、當(dāng)當(dāng)n-m-(m2n3線8線Yi 3線8線Yi 譯的應(yīng)用（用變量實(shí)現(xiàn)任意組合邏輯電路例用3線-8線74138和與非門實(shí)現(xiàn)下列多輸出函1,C=C+CF F 12F 3&CBA&100&34&57譯的應(yīng)用（用變量實(shí)現(xiàn)任意組合邏輯電路例用3線-8線74138和與非門實(shí)現(xiàn)下列多輸出函1,C=C+CF F 12F 3&CBA&100&34&57例7: 試用3-8線實(shí)現(xiàn)一個(gè)自然數(shù)e=2.7182818（8位）的并行信號(hào)發(fā)生器框圖如圖1所示，設(shè)輸入是從000開始依次遞增的3位二進(jìn)制數(shù)，其相應(yīng)輸出依次為2、7、1、等數(shù)的8421BCD碼解邏輯表達(dá)式Y(jié)8=m3+m5+m7 m3m5m7Y4=m1 =例7: 試用

9、3-8線實(shí)現(xiàn)一個(gè)自然數(shù)e=2.7182818（8位）的并行信號(hào)發(fā)生器框圖如圖1所示，設(shè)輸入是從000開始依次遞增的3位二進(jìn)制數(shù)，其相應(yīng)輸出依次為2、7、1、等數(shù)的8421BCD碼解邏輯表達(dá)式Y(jié)8=m3+m5+m7 m3m5m7Y4=m1 =4. 數(shù)據(jù)選擇8選1數(shù)據(jù)選擇雙4. 數(shù)據(jù)選擇8選1數(shù)據(jù)選擇雙4選1數(shù)據(jù)選擇功能表8選1數(shù)據(jù)選擇7YmiST 功能表8選1數(shù)據(jù)選擇7YmiST MUX 實(shí)現(xiàn)組合函若令同時(shí)有 A2=xMUX 實(shí)現(xiàn)組合函若令同時(shí)有 A2=x2，A1=x1，A0=x0 7Y(A2,A1,A0)miF(x2,x1,x0)m(0,1,3,m0 1m1 1m2 0m3 1m4 0m5 0

10、m6 1m7 a0a2a3a4a5a6a77mi ai MUX 實(shí)現(xiàn)組合函例8：電路的輸出F與輸入A、B、C的關(guān)，試用一片8選1 數(shù)據(jù)擇器74151實(shí)現(xiàn)之（不允許添加任何其它器件）邏輯列出真值解FMUX 實(shí)現(xiàn)組合函例8：電路的輸出F與輸入A、B、C的關(guān)，試用一片8選1 數(shù)據(jù)擇器74151實(shí)現(xiàn)之（不允許添加任何其它器件）邏輯列出真值解F11001010例9： 試用中規(guī)模組合邏輯器74153（推拉式輸出的雙4選1數(shù)據(jù)擇器）和74138（3線8線）及少量門電路設(shè)計(jì)一個(gè)數(shù)據(jù)傳輸路，其功能是將從輸入端I0I7中輸擇信個(gè)輸出端中任意一端輸出，其示圖。解例9： 試用中規(guī)模組合邏輯器74153（推拉式輸出的雙

11、4選1數(shù)據(jù)擇器）和74138（3線8線）及少量門電路設(shè)計(jì)一個(gè)數(shù)據(jù)傳輸路，其功能是將從輸入端I0I7中輸擇信個(gè)輸出端中任意一端輸出，其示圖。解的8個(gè)數(shù)據(jù)有選擇性地傳送到Z0 Z7 通道選擇信通道G例10： 由和數(shù)據(jù)選擇的組合電B如圖(a)所示0BG輸17（1）分析其工作原理，簡述其邏輯功能入20123（2）當(dāng)輸入A、B兩組信號(hào)如圖(b)所A 12301234567YY組D1時(shí)，畫出輸出端Y的波形入W4&5167解：（1）這是一個(gè)兩個(gè)三位數(shù)組輸一致性檢測(cè)電路，其工作原理是當(dāng)A組輸入一組數(shù)據(jù)，A2A1A0=000，輸出端只D0=0，這時(shí)如B組也輸入數(shù)B2B1B0=000，則輸出Y=0，意味著兩組信號(hào)

12、相同；反之，Y=1就意味AB兩組信號(hào)不一致例10： 由和數(shù)據(jù)選擇的組合電B如圖(a)所示0BG輸17（1）分析其工作原理，簡述其邏輯功能入20123（2）當(dāng)輸入A、B兩組信號(hào)如圖(b)所A 12301234567YY組D1時(shí)，畫出輸出端Y的波形入W4&5167解：（1）這是一個(gè)兩個(gè)三位數(shù)組輸一致性檢測(cè)電路，其工作原理是當(dāng)A組輸入一組數(shù)據(jù)，A2A1A0=000，輸出端只D0=0，這時(shí)如B組也輸入數(shù)B2B1B0=000，則輸出Y=0，意味著兩組信號(hào)相同；反之，Y=1就意味AB兩組信號(hào)不一致四、險(xiǎn)象與競(jìng)例X四、險(xiǎn)象與競(jìng)例X險(xiǎn)象：又稱 ，毛刺。是由于電路元件自身（設(shè)邏輯險(xiǎn)象的類當(dāng)A=B=0F（設(shè)邏輯險(xiǎn)

13、象的類當(dāng)A=B=0F2 CC當(dāng)D1=D0=1 當(dāng)A從1變到0，由于A要延遲個(gè)非門時(shí)間才從0變化到1。故F1有間的0出現(xiàn)，稱為0型險(xiǎn)象X邏輯險(xiǎn)象的判F(AD)(BC)(A例邏輯險(xiǎn)象的判F(AD)(BC)(A例FBCABBCF(AD)(BC)(AB)(BD)(A上式，當(dāng)A=1，C=1時(shí)上式，當(dāng)A=0，C=0時(shí)功能險(xiǎn)例如若A先于C變功能險(xiǎn)例如若A先于C變?nèi)鬋先于A變功能險(xiǎn)例13：D0先變，A后A先變，D0后由多個(gè)輸入信號(hào)變化的先后引起的險(xiǎn)象稱之為功能險(xiǎn)象X功能險(xiǎn)例13：D0先變，A后A先變，D0后由多個(gè)輸入信號(hào)變化的先后引起的險(xiǎn)象稱之為功能險(xiǎn)象X功能險(xiǎn)象的判功能險(xiǎn)象的判功能險(xiǎn)象的消功能險(xiǎn)象的消例1已知函數(shù)F(A,B,C,D)=m（2，69，1215），試判