基礎(chǔ)類(lèi)詳細(xì)設(shè)計(jì)方案_第1頁(yè)
基礎(chǔ)類(lèi)詳細(xì)設(shè)計(jì)方案_第2頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

與門(mén)詳細(xì)設(shè)計(jì)方案1. nd_gate，就是與門(mén)，又稱(chēng)“與電路”。執(zhí)行“與”與門(mén)詳細(xì)設(shè)計(jì)方案1. nd_gate，就是與門(mén)，又稱(chēng)“與電路”。執(zhí)行“與”運(yùn)算的基本門(mén)電路。有幾個(gè)輸入端，只有一個(gè)輸出端。當(dāng)所有的輸入同時(shí)為“1”電平時(shí)，輸出才為“1”電平，否則輸出為“0”電平。2 12KEY2 A B LED（LED1）表示輸出結(jié)果，下 LED1 發(fā)光，代表輸出為 1，當(dāng) 載到 FPGA 上面，可以看到默認(rèn)時(shí)候Y2 或者 KEY1 按下時(shí)候 LED1 滅掉，代表輸出為 05. 5. 與門(mén)表達(dá)式：F=A&B“與”門(mén) 用“AND”VerilogHDL與門(mén)表達(dá)式：F=A&B“與”門(mén) 用“AND”VerilogHDLmodule and_gate ,yMainassign y =a& 8. 思考非門(mén)如何實(shí)現(xiàn)9. 2013-06-02 2009-10-25 ：DongDongStduio9. 2013-06-02 2009-10-25 ：DongDongStduio& / ：

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論