組合邏輯精品課件

1、關(guān)于組合邏輯第一張，PPT共八十二頁，創(chuàng)作于2022年6月3.1 組合邏輯電路的分析和設(shè)計3.1.1組合邏輯電路定義和特點3.1.2 組合邏輯電路的分析3.1.3 組合邏輯電路的設(shè)計第二張，PPT共八十二頁，創(chuàng)作于2022年6月1.組合邏輯電路概念輸入：邏輯關(guān)系：Li = Fi (X0，X1，、Xn) i = (0、1、，2、m)2.組合邏輯電路的結(jié)構(gòu)特點 電路由邏輯門構(gòu)成，不含記憶元件輸出：X0、X2、XnL0、L2、Lm3.1.1組合邏輯電路的定義和特點 組合邏輯電路任一時刻的輸出僅僅取決于該時刻的輸入，而與過去的輸入無關(guān)。LmXnX0L0組合邏輯電 路第三張，PPT共八十二頁，創(chuàng)作于20

2、22年6月3.1.2 組合邏輯電路的分析方法1. 任務(wù)：已知邏輯電路，分析其邏輯功能寫函數(shù)表達(dá)式真值表描述電路功能已知組合電路2. 分析步驟第四張，PPT共八十二頁，創(chuàng)作于2022年6月結(jié)論：電路為少數(shù)服從多數(shù)電路， 稱表決電路。解：（1）邏輯表達(dá)式（2）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1（3）分析電路的邏輯功能多數(shù)輸入變量為1，輸出F為1；例1：分析如圖所示電路的邏輯功能。3.1.2 組合邏輯電路的分析方法第五張，PPT共八十二頁，創(chuàng)作于2022年6月例2：試分析圖示邏輯電路的功能。（2）列真

3、值表解：（1）寫表達(dá)式3.1.2 組合邏輯電路的分析方法第六張，PPT共八十二頁，創(chuàng)作于2022年6月二進制碼格雷碼 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2

4、） 列真值表二進制碼至格雷碼的轉(zhuǎn)換電路。B3B2B1B0G3G2G1G00 0 0 00 0 0 0（3）邏輯功能（1）表達(dá)式3.1.2 組合邏輯電路的分析方法第七張，PPT共八十二頁，創(chuàng)作于2022年6月3.1.3 組合邏輯電路的設(shè)計方法1.任務(wù)：根據(jù)實際邏輯問題，設(shè)計實現(xiàn)其功能的邏輯電路.列真值表簡化函數(shù)式畫邏輯圖實際邏輯問題公式法圖形法表達(dá)式變換根據(jù)設(shè)計所用芯片要求2.設(shè)計步驟：第八張，PPT共八十二頁，創(chuàng)作于2022年6月例1在舉重比賽中，有3名裁判，其中1名為主裁判。當(dāng)有兩名以上裁判（其中必須有1名主裁判）認(rèn)為運動員舉杠鈴合格，就按動電鈕，可發(fā)出成績有效的信號。請設(shè)計該組合邏輯電路。

5、（1）作出邏輯規(guī)定：輸入：合格為1，不合格為0輸出：成績有效為1，無效為0 （2）列出真值表 A B C Y 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 00000111 ABAC（3）求邏輯函數(shù)表達(dá)式Y(jié)=AB+AC3.1.3 組合邏輯電路的設(shè)計方法第九張，PPT共八十二頁，創(chuàng)作于2022年6月（4）畫出邏輯電路圖 （5）化成與非-與非式3.1.3 組合邏輯電路的設(shè)計方法第十張，PPT共八十二頁，創(chuàng)作于2022年6月例2：L1和L2都是邏輯變量A、B、C、D的函數(shù)，即L1=F1（A，B，C，D）=m（4，5，7，12，13，15） L2=F2（A，B，C，

6、D）=m（4，6，7，12，14，15） 試用與非門實現(xiàn)L1和L2的電路。 解：方案一：L1和L2采用如圖所示的卡諾圖進行化簡第十一張，PPT共八十二頁，創(chuàng)作于2022年6月方案二：L1和L2采用如圖所示的卡諾圖進行化簡第十二張，PPT共八十二頁，創(chuàng)作于2022年6月 對于具有多個輸出變量的組合邏輯電路設(shè)計，不應(yīng)該單純追求每個輸出與-或表達(dá)式最簡，而應(yīng)該在各個輸出與-或表達(dá)式中盡可能多用公共項，達(dá)到整體最簡的目的。3.1.3 組合邏輯電路的設(shè)計方法第十三張，PPT共八十二頁，創(chuàng)作于2022年6月3.1.3 組合邏輯電路的設(shè)計方法例3 設(shè)計一個水位報警器。水位高度用四位二進制數(shù)A3A2A1A0表

7、示。當(dāng)水位上升至7m時只有白燈W亮；當(dāng)水位上升至9m時只有黃燈Y亮；當(dāng)水位上升至11m時只有紅燈R亮。水位不可能達(dá)到14m。A3A2A1A0WYRA3A2A1A0WYR0000000100010000010001001010001000010100100011000101100101000001100001010100011010010110000111001111001111第十四張，PPT共八十二頁，創(chuàng)作于2022年6月3.1.3 組合邏輯電路的設(shè)計方法，第十五張，PPT共八十二頁，創(chuàng)作于2022年6月3.2 組合邏輯電路的競爭與冒險冒險現(xiàn)象的識別競爭、冒險及其產(chǎn)生原因冒險現(xiàn)象的消除第十六

8、張，PPT共八十二頁，創(chuàng)作于2022年6月3.2.1競爭、冒險及其產(chǎn)生原因在輸出端產(chǎn)生尖峰干擾第十七張，PPT共八十二頁，創(chuàng)作于2022年6月在輸出端產(chǎn)生尖峰干擾競爭：冒險：信號經(jīng)由不同的途徑到達(dá)某一會合點的時間有先有后由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象。3.2.1競爭、冒險及其產(chǎn)生原因第十八張，PPT共八十二頁，創(chuàng)作于2022年6月3.2.2 冒險的識別代數(shù)法當(dāng)函數(shù)表達(dá)式可以化成：即含有互補變量，A變量變化可能引起冒險?？ㄖZ圖法ABC0100011110 000 0 1 1 11如函數(shù)卡諾圖上有包圍圈相切，且相切處又無其他圈包含，則可能有險象。第十九張，PPT共八十二頁，創(chuàng)作于2022年

9、6月3.2.3 冒險現(xiàn)象的消除1. 利用冗余項只要在卡諾圖兩圈相切處增加一個圈（冗余），就能消除冒險。由此得函數(shù)表達(dá)式為： 000 0ABC0100011110 1 1 11有一邏輯函數(shù)F=AC+BC，其卡諾圖為：冗余項第二十張，PPT共八十二頁，創(chuàng)作于2022年6月. 吸收法 在輸出端加小電容C可以消除由于競爭冒險產(chǎn)生的毛刺。但是輸出波形的前后沿將變壞, 在對波形要求較嚴(yán)格時，應(yīng)再加整形電路。3.2.3 冒險現(xiàn)象的消除第二十一張，PPT共八十二頁，創(chuàng)作于2022年6月.取樣法 電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有效，可以避免毛刺影響輸出波形。 加取樣脈沖原則：輸出級為或（

10、非）門，采用負(fù)脈沖；輸出級為與（非）門，采用正脈沖。3.2.3 冒險現(xiàn)象的消除第二十二張，PPT共八十二頁，創(chuàng)作于2022年6月3.4 常用組合邏輯電路編碼器譯碼器數(shù)據(jù)選擇器數(shù)值比較器加法器第二十三張，PPT共八十二頁，創(chuàng)作于2022年6月3.4.1 編碼器二進制代碼某種控制信息、符號等編 碼編碼器 把每一輸入信號轉(zhuǎn)化為對應(yīng)的編碼，這種組合邏輯電路稱為編碼器。 第二十四張，PPT共八十二頁，創(chuàng)作于2022年6月 有一鍵盤輸入電路，一共有8個按鍵，鍵按下時，對應(yīng)的輸入信號為高電平。 編碼器的作用就是把每一個鍵信號轉(zhuǎn)化成相應(yīng)的編碼（鍵碼）。 3.4.1 編碼器第二十五張，PPT共八十二頁，創(chuàng)作于2

11、022年6月真值表： I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 假設(shè)任何時刻有且只有一個鍵按下邏輯表達(dá)式： 如何化簡？ 3.4.1 編碼器第二十六張，PPT共八十二頁，創(chuàng)作于2022年6月以此類推： 令 代入Y2的表達(dá)式就得到：同理 則滿足定理：若兩個

12、邏輯變量X、Y 同時滿足X+Y=1、XY=0， 則有X=Y。3.4.1 編碼器第二十七張，PPT共八十二頁，創(chuàng)作于2022年6月思考：當(dāng)有兩個輸入信號同時有效時，如I2和I4同時有效時，將出現(xiàn)什么情況？1Y21Y01Y1I1I2I3I4I5I6I73.4.1 編碼器第二十八張，PPT共八十二頁，創(chuàng)作于2022年6月優(yōu)先編碼器：對輸入信號規(guī)定不同的優(yōu)先級，當(dāng)有多個信號同時有效時，只對優(yōu)先級高的信號進行編碼。 真值表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1

13、 1 10 1 1 1 1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 Y2Y1Y03.4.1 編碼器第二十九張，PPT共八十二頁，創(chuàng)作于2022年6月邏輯函數(shù)表達(dá)式 利用公式A+AB=A+B3.4.1 編碼器第三十張，PPT共八十二頁，創(chuàng)作于2022年6月EO=I0 I1I7 EI GS=I0 I1I7 EI EI 使能輸入邏輯圖 1EI&GS&EOI0&111Y0Y2Y11111111111I2I3I4I1I7I6I53.4.1 編碼器第三十一張，PPT共八十二頁，創(chuàng)作于2022年6月簡化邏輯符號邏輯符號 國標(biāo)符號3.4.1 編碼器第三十二張，PPT共八十二頁，創(chuàng)作于202

14、2年6月：輸入，低電平有效。：編碼輸出端：輸入使能端：輸出使能端，：擴展輸出端，I0 I7 Y2Y0EIEI=0時，允許編碼； EI1時，禁止編碼EOGSEO =0，表示無輸入信號GS=0，表示有輸入信號引腳功能說明 3.4.1 編碼器第三十三張，PPT共八十二頁，創(chuàng)作于2022年6月（1）單片使用，EI 端應(yīng)接地。 應(yīng)用3.4.1 編碼器第三十四張，PPT共八十二頁，創(chuàng)作于2022年6月（2）級聯(lián)使用 用兩片74HC148構(gòu)成16線4線優(yōu)先編碼器。 高優(yōu)先級應(yīng)用低優(yōu)先級有效11110000111113.4.1 編碼器第三十五張，PPT共八十二頁，創(chuàng)作于2022年6月編碼器的VHDL語言描述

15、應(yīng)用library IEEE；use IEEE.std_logic_1164.all；use IEEE.std_logic_unsigned.all；entity ENCODE isport（I0，I1，I2，I3，I4，I5，I6，I7：in std_logic； Y:out std_logic-vector(2 downto 0）；end ENCODE；3.4.1 編碼器第三十六張，PPT共八十二頁，創(chuàng)作于2022年6月應(yīng)用architecture one of ENCODE isbeginprocess（I0，I1，I2，I3，I4，I5，I6，I7）beginif （I7=0） the

16、n Y=“000”；elsif （I6=0） then Y=“001”；elsif （I5=0） then Y=“010”；elsif （I4=0） then Y=“011”；elsif （I3=0） then Y=“100”；elsif （I2=0） then Y=“101”；elsif （I1=0） then Y=“110”；else Y=“111”； end if；end process；end；3.4.1 編碼器第三十七張，PPT共八十二頁，創(chuàng)作于2022年6月3.4.2 譯 碼 器某種編碼某種控制信息、符號等譯 碼譯碼器 把某種編碼轉(zhuǎn)化為對應(yīng)的信息，這種組合邏輯電路稱為譯碼器。 譯碼

17、器常見的有二進制譯碼器和顯示譯碼器兩種第三十八張，PPT共八十二頁，創(chuàng)作于2022年6月1. 二進制譯碼器譯碼輸入：n位二進制代碼譯碼輸出：m位輸出信號，m=2n譯碼規(guī)則：對應(yīng)輸入的一組二進制代碼有且僅有一個輸出端為有效電平，其余輸出端為相反電平。3.4.2 譯 碼 器第三十九張，PPT共八十二頁，創(chuàng)作于2022年6月1.真值表 2. 邏輯函數(shù)表達(dá)式 二進制譯碼器74HC1381111111011111111101011111110111011111011100111101111110110111110101011111110001111111000A0A1A2第四十張，PPT共八十二頁，創(chuàng)作

18、于2022年6月思考：輸入電路中為什么用了6只反相器？使能控制端的作用？二進制譯碼器74HC1383.邏輯電路圖 第四十一張，PPT共八十二頁，創(chuàng)作于2022年6月二進制譯碼器74HC138邏輯符號 國標(biāo)符號簡化邏輯符號第四十二張，PPT共八十二頁，創(chuàng)作于2022年6月由74HC138譯碼器構(gòu)成的地址譯碼器 二進制譯碼器74HC138應(yīng)用第四十三張，PPT共八十二頁，創(chuàng)作于2022年6月由74HC138譯碼器構(gòu)成的數(shù)據(jù)分配器 000100010110001101011111思考：為什么數(shù)據(jù)從E2 輸入？二進制譯碼器74HC138應(yīng)用 由總線來的數(shù)字信號輸送到不同的下級電路中去。 第四十四張，P

19、PT共八十二頁，創(chuàng)作于2022年6月 邏輯函數(shù)最小項發(fā)生器 如果將一邏輯函數(shù)的輸入變量加到譯碼器的譯碼輸入端，則譯碼輸出的每一個輸出端都對應(yīng)一個邏輯函數(shù)的最小項。 輸入變量m0二進制譯碼器74HC138應(yīng)用m1m2m3m4m5m6m7第四十五張，PPT共八十二頁，創(chuàng)作于2022年6月例 用譯碼器實現(xiàn)組合邏輯電路L（A,B,C）=m(0,2,4,6) 二進制譯碼器74HC138應(yīng)用第四十六張，PPT共八十二頁，創(chuàng)作于2022年6月1. 七段LED數(shù)碼管的結(jié)構(gòu)及顯示原理 LED數(shù)碼管有兩種類型：共陰和共陽，共陰數(shù)碼管的外形和內(nèi)部結(jié)構(gòu)為： 顯示譯碼器第四十七張，PPT共八十二頁，創(chuàng)作于2022年6月

20、2. 顯示原理 七段LED數(shù)碼管中的ag實際上為發(fā)光二極管，利用點亮其中某幾段來構(gòu)成09字形。如 當(dāng)af=1 ，g=0時，顯示字形0當(dāng)b=c=1，a=d=e=f=g=0時，顯示字形1當(dāng)a=b=d=e=g=1，c=f=0時，顯示字形2顯示譯碼器0abdcef1cb2baged第四十八張，PPT共八十二頁，創(chuàng)作于2022年6月3. 顯示譯碼器的邏輯功能 顯示譯碼器顯示譯碼器abcdfegACBD8421BCD碼七段顯示碼第四十九張，PPT共八十二頁，創(chuàng)作于2022年6月4. 真值表 A3 A2 A1 A0 a b c d e f g 字 型 0 0 0 00 0 0 10 0 1 00 0 1 1

21、0 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0123

22、456789消 隱消 隱消 隱消 隱消 隱 消 隱 根據(jù)真值表和卡諾圖，可推導(dǎo)出a、b、c、d、e、f、g的邏輯表達(dá)式，由同學(xué)課后自行推導(dǎo)。 顯示譯碼器第五十張，PPT共八十二頁，創(chuàng)作于2022年6月A3A0 ：BCD碼輸入信號YaYg：譯碼輸出，高電平有效顯示譯碼器-CD4511BI 熄滅信號輸入低電平時， YaYg輸出均為低電平（全滅）； LE為鎖存信號，LE=0，輸出隨輸入變化，LE=1，處于鎖存狀態(tài)。LT：試燈信號輸入。BCD七段譯碼器/驅(qū)動器CD4511低電平時，YaYg輸出均為高電平(全亮)。第五十一張，PPT共八十二頁，創(chuàng)作于2022年6月顯示譯碼器-CD4511CD4511與數(shù)

23、碼管的連接原理圖第五十二張，PPT共八十二頁，創(chuàng)作于2022年6月1.數(shù)據(jù)選擇器（Multiplexer,MUX） 數(shù)據(jù)選擇器功能是將多路信號有選擇地送到一條輸出總線上去。數(shù)據(jù)輸出地址碼 多路數(shù)據(jù)輸入3.4.3 數(shù)據(jù)選擇器究竟選擇哪一路數(shù)據(jù)輸出由A1、A0兩位地址碼決定。第五十三張，PPT共八十二頁，創(chuàng)作于2022年6月1. 真值表(把A1A0和Di（i=03）當(dāng)作輸入，Y為輸出)： A1 A0 Di Y 0 0 0 0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1010101012. 邏輯函數(shù)表達(dá)式： 2.4選1數(shù)據(jù)選擇器 F =3.4.3 數(shù)據(jù)選擇器第五十四張，P

24、PT共八十二頁，創(chuàng)作于2022年6月3.雙4選1數(shù)據(jù)選擇器74LS153 3.4.3 數(shù)據(jù)選擇器第五十五張，PPT共八十二頁，創(chuàng)作于2022年6月4.8選1數(shù)據(jù)選擇器74LS151 Y =3.4.3 數(shù)據(jù)選擇器第五十六張，PPT共八十二頁，創(chuàng)作于2022年6月5.數(shù)據(jù)選擇器的應(yīng)用 （1）用使能端，可將兩片8選1數(shù)據(jù)選擇器擴展16選1數(shù)據(jù)選擇器。3.4.3 數(shù)據(jù)選擇器第五十七張，PPT共八十二頁，創(chuàng)作于2022年6月（2）實現(xiàn)序列信號發(fā)生器3.4.3 數(shù)據(jù)選擇器第五十八張，PPT共八十二頁，創(chuàng)作于2022年6月（3）構(gòu)成多路信號分時傳輸系統(tǒng)3.4.3 數(shù)據(jù)選擇器第五十九張，PPT共八十二頁，創(chuàng)作

25、于2022年6月例：用8選1MUX實現(xiàn)邏輯函數(shù) 解：8選1 MUX的輸出Y的表達(dá)式為： 令A(yù)2=A，A1=B，A0=C，D0=D1=D3=D6=D7=1，D2=D4=D5=0時，則 L=Y。 連線圖如右： （4）實現(xiàn)邏輯函數(shù)3.4.3 數(shù)據(jù)選擇器第六十張，PPT共八十二頁，創(chuàng)作于2022年6月例：用4選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)解：4選1數(shù)據(jù)選擇器的函數(shù)表達(dá)式為：D0D1D2D3“0”BAC“1”D0D1D2D3ENA1A0YF13.4.3 數(shù)據(jù)選擇器第六十一張，PPT共八十二頁，創(chuàng)作于2022年6月用數(shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)時，應(yīng)注意以下幾點： 1當(dāng)邏輯函數(shù)的變量個數(shù)與數(shù)據(jù)選擇器選擇輸入端個數(shù)相等

26、時，可直接用數(shù)據(jù)選擇器來實現(xiàn)所要實現(xiàn)的邏輯函數(shù)。 2當(dāng)邏輯函數(shù)的變量個數(shù)多于數(shù)據(jù)選擇器選擇輸入端數(shù)目時，應(yīng)分離出多余變量，將余下的變量分別有序地加到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。 3一個數(shù)據(jù)選擇器只能用來實現(xiàn)一個多輸入變量的單輸出邏輯函數(shù)。 3.4.3 數(shù)據(jù)選擇器第六十二張，PPT共八十二頁，創(chuàng)作于2022年6月 試用4選1數(shù)據(jù)選擇器74LS153（12）和最少量的與非門實現(xiàn)邏輯函數(shù)： 課堂練習(xí)3.4.3 數(shù)據(jù)選擇器第六十三張，PPT共八十二頁，創(chuàng)作于2022年6月 數(shù)值比較器就是對兩個無符號二進制數(shù)A、B進行比較，以判別其大小的組合邏輯電路。 輸入：被比較的數(shù)字；輸出：兩個數(shù)字比較的比較結(jié)果，即等

27、于、大于、小于。 3.4.4 數(shù)值比較器第六十四張，PPT共八十二頁，創(chuàng)作于2022年6月1.一位數(shù)值比較器 （1）根據(jù)題意列出真值表 A B Y (AB) Y (AB) Y (A=B) 0 00 11 01 100 1001001001（2）根據(jù)真值表寫出各輸出的邏輯函數(shù)表達(dá)式 =AB3.4.4 數(shù)值比較器第六十五張，PPT共八十二頁，創(chuàng)作于2022年6月（3）邏輯電路圖 3.4.4 數(shù)值比較器第六十六張，PPT共八十二頁，創(chuàng)作于2022年6月2.四位數(shù)值比較器 四位數(shù)字比較的原理： 設(shè)四位數(shù)字為A：A3A2A1A0，B：B3B2B1B0， 先比最高位A3B3，則AB； 最高位相同A3=B3

28、，比次高位A2B2，則結(jié)果AB；各位都相同時，A=B 3.4.4 數(shù)值比較器第六十七張，PPT共八十二頁，創(chuàng)作于2022年6月74LS85功能表A3 B3A2 B2A1 B1A0 B0I(AB)I(AB)I(A=B)Y(AB) Y(AB)Y(A=B)A3B31 00A3B30 10A3=B3A2B21 00A3=B3A2B20 10A3=B3A2=B2A1B11 00A3=B3A2=B2A1B10 10A3=B3A2=B2A1=B1A0B01 00A3=B3A2=B2A1=B1A0B00 10A3=B3A2=B2A1=B1A0=B01001 00A3=B3A2=B2A1=B1A0=B00100

29、 10A3=B3A2=B2A1=B1A0=B010 01A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=B1A0=B0000110第六十八張，PPT共八十二頁，創(chuàng)作于2022年6月74LS85符號及邏輯功能3.4.4 數(shù)值比較器第六十九張，PPT共八十二頁，創(chuàng)作于2022年6月3位數(shù)值比較3.4.4 數(shù)值比較器第七十張，PPT共八十二頁，創(chuàng)作于2022年6月例：用兩片4位二進制數(shù)值比較器74HC85實現(xiàn)8位二進制數(shù)比較 。 解：8位數(shù)值比較3.4.4 數(shù)值比較器第七十一張，PPT共八十二頁，創(chuàng)作于2022年6月3.4.5 加 法 器（1）半加器真值表（2）輸出函數(shù)（3）邏輯圖（4）邏