最全的硬件工程師筆試試題集

1、http:/blog,/gujunyi6688http:/blog,/gujunyi6688硬件面試題之一1、下面是一些基本的數(shù)字電路知識(shí)問(wèn)題，請(qǐng)簡(jiǎn)要回答之。什么是Setup和Hold時(shí)間？答:Setup,HoldTune用于測(cè)試芯片對(duì)側(cè)入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)Igj募聯(lián)建立時(shí)間(SetupTnne)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)能夠保持穩(wěn)定不變的時(shí)間。輸入數(shù)據(jù)信號(hào)應(yīng)提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間通常所說(shuō)的SetupTune如不滿(mǎn)足SetupTime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿到來(lái)時(shí)，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間(H

2、oldTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)保持穩(wěn)定不變的時(shí)間。如果HoldTime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？答：在組合邏輯電路中，由于門(mén)電路的輸入信號(hào)經(jīng)過(guò)的通路不盡相同，所產(chǎn)生的延時(shí)也就會(huì)不同，從而導(dǎo)致到達(dá)該門(mén)的時(shí)間不一致，我們把這種現(xiàn)象叫做競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？答：把D觸發(fā)器的輸出端加非門(mén)接到D端即可，如下圖所示：什么是”線與”邏輯，要實(shí)現(xiàn)它，在

3、硬件特性上有什么具體要求？答：線與邏輯是兩個(gè)或多個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用0C門(mén)來(lái)實(shí)現(xiàn)(漏極或者集電極開(kāi)路)，為了防止因灌電流過(guò)大而燒壞0C門(mén)，應(yīng)在0C門(mén)輸出端接一上拉電阻(線或則是下拉電阻)。什么是同步邏輯和異步邏輯？同步電路與異步電路有何區(qū)別？答：同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。電路設(shè)計(jì)可分類(lèi)為同步電路設(shè)計(jì)和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作，而異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開(kāi)始”和“完成”信號(hào)使之同步。異步電路具有下列優(yōu)點(diǎn)：無(wú)時(shí)鐘歪斜問(wèn)題、低電源消耗、平均效能而非最差效能、模塊性、可組

4、合和可復(fù)用性。請(qǐng)畫(huà)出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口、鎖存器/緩沖器）。答：典型輸入設(shè)備與微機(jī)接口的邏輯示意圖如下：（7）你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？答：常用的電平標(biāo)準(zhǔn)，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL等。一般說(shuō)來(lái)，CMOS電平比TTL電平有著更高的噪聲容限。如果不考慮速度和性能，一般TTL與CMOS器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)可能引起電路工作不正常，因?yàn)橛行㏕TL

5、電路需要下一級(jí)的輸入阻抗作為負(fù)載才能正常工作。2、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：（1）你所知道的可編程邏輯器件有哪些？答:ROM（只讀存儲(chǔ)器）、PLA（可編程邏輯陣列）、FPLA（現(xiàn)場(chǎng)可編程邏輯陣列）、PAL（可編程陣列邏輯）、GAL（通用陣列邏輯），EPLD（可擦除的可編程邏輯器件）、FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）、CPLD（復(fù)雜可編程邏輯器件）等，其中ROM、FPLA、PAL、GAL、EPLD是出現(xiàn)較早的可編程邏輯器件，而FPGA和CPLD是當(dāng)今最流行的兩類(lèi)可編程邏輯器件。FPGA是基于查找表結(jié)構(gòu)的，而CPLD是基于乘積項(xiàng)結(jié)構(gòu)的。（2）試用VHDL或VERILOG、ABLE

6、描述8位D觸發(fā)器邏輯。答：由于涉及硬件描述語(yǔ)言，本人對(duì)這方面一竅不通，很抱歉不能給出參考答案，希望高手跟帖！3、設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案，請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包括原理圖和PCB圖）到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？答：完成一個(gè)電子電路設(shè)計(jì)方案的整個(gè)過(guò)程大致可分為以下幾個(gè)步驟：（1）原理圖設(shè)計(jì)；（2）PCB設(shè)計(jì)；（3）投板；元器件焊接；（5）模塊化調(diào)試；（6）整機(jī)調(diào)試。各環(huán)節(jié)注意問(wèn)題如下：（1）原理圖設(shè)計(jì)階段注意適當(dāng)加入旁路電容與去耦電容；注意適當(dāng)加入測(cè)試點(diǎn)和0歐電阻以方便調(diào)試時(shí)測(cè)試用；注意適當(dāng)加入0歐電阻、電感和磁珠以實(shí)現(xiàn)抗干擾和阻抗匹配；(2)

7、PCB設(shè)計(jì)階段自己設(shè)計(jì)的元器件封裝要特別注意以防止板打出來(lái)后元器件無(wú)法焊接；FM部分走線要盡量短而粗，電源和地線也要盡可能粗；旁路電容、晶振要盡量靠近芯片對(duì)應(yīng)管腳；注意美觀與使用方便；投板說(shuō)明自己需要的工藝以及對(duì)制板的要求；元器件焊接防止出現(xiàn)芯片焊錯(cuò)位置，管腳不對(duì)應(yīng)；防止出現(xiàn)虛焊、漏焊、搭焊等；模塊化調(diào)試先調(diào)試電源模塊，然后調(diào)試控制模塊，然后再調(diào)試其它模塊；上電時(shí)動(dòng)作要迅速，發(fā)現(xiàn)不會(huì)出現(xiàn)短路時(shí)在徹底接通電源；調(diào)試一個(gè)模塊時(shí)適當(dāng)隔離其它模塊；各模塊的技術(shù)指標(biāo)一定要大于客戶(hù)的要求；整機(jī)調(diào)試由于整機(jī)調(diào)試時(shí)仍然會(huì)出現(xiàn)很多問(wèn)題，而且這些問(wèn)題往往更難解決，如提高靈敏度等，這時(shí)一定不要手忙腳亂，要多向高手請(qǐng)

8、教！硬件面試題之二1、基爾霍夫定理的內(nèi)容是什么？答：(精簡(jiǎn)版)基爾霍夫定律包括電流定律和電壓定律。電流定律：在集總電路中，任何時(shí)刻，對(duì)任一節(jié)點(diǎn)，所有流出節(jié)點(diǎn)的支路電流的代數(shù)和恒等于零；電壓定律：在集總電路中，任何時(shí)刻，沿任一回路，所有支路電壓的代數(shù)和恒等于零。(詳細(xì)版)在集總參數(shù)電路中，電流、電壓要受到兩種約束，因?yàn)殡娐吩g的互連必然迫使諸元件中的電流之間和諸元件上的電壓之間有聯(lián)系或者說(shuō)約束，體現(xiàn)這種約束的是基爾霍夫定律。(1)基爾霍夫第一定律第一定律乂稱(chēng)基爾霍夫電流定律，簡(jiǎn)記為KCL,是電流的連續(xù)性在集總參數(shù)電路上的體現(xiàn)，其物理背景是電荷守恒公理。KCL的第一種陳述：對(duì)于任一集總電路中的

9、任一節(jié)點(diǎn)，在任一時(shí)刻，流出(或流進(jìn))該節(jié)點(diǎn)的所有支路電流的代數(shù)和為零。KCL的第二種陳述：對(duì)于任一集總電路中的任一閉合面，在任一時(shí)刻，通過(guò)該閉合面的所有支路電流的代數(shù)和等于零。(2)基爾霍夫第二定律第二定律乂稱(chēng)基爾霍夫電壓定律，簡(jiǎn)記為KVL,是電場(chǎng)為位場(chǎng)時(shí)電位的單值性在集總參數(shù)電路上的體現(xiàn)，其物理背景是能量守恒公理。KVL可表述為對(duì)于任一集總電路中的任一回路，在任一時(shí)刻，沿著該回路的所有支路電壓降的代數(shù)和為零。2、描述反饋電路的概念，列舉它們的應(yīng)用。答：反饋，就是在電子系統(tǒng)中，把輸出回路中的電量部分輸入到輸入回路中去。反饋的類(lèi)型有：電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋、電流并聯(lián)負(fù)反饋

10、。負(fù)反饋的優(yōu)點(diǎn)：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用。電壓負(fù)反饋的特點(diǎn)：電路的輸出電壓趨向于維持恒定。電流負(fù)反饋的特點(diǎn)：電路的輸出電流趨向于維持恒定。3、有源濾波器和無(wú)源濾波器的區(qū)別。答：無(wú)源濾波器：這種電路主要有無(wú)源元件R、L和C組成；有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。集成運(yùn)放的開(kāi)環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。4、名詞解釋?zhuān)篠RAM、SSRAMSDRAM

11、答：SRAM：靜態(tài)RAM；DRAM：動(dòng)態(tài)RAM；SSRAM：SyncluonousStaticRandomAccessMemory同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，它的一種類(lèi)型是SRAM。SSRAM的所有訪問(wèn)都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均與時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問(wèn)獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：SyncluonousDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。5、FPGA和ASIC的概念，它們的區(qū)別。答：FPGA是可編程ASICoASIC：專(zhuān)用集成電路，它是面向?qū)ｉT(mén)用途的電路，專(zhuān)門(mén)為一個(gè)用戶(hù)設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶(hù)的特定要求，能以

12、低研制成本，短交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它ASIC（ApplicationSpecificIC）相比，它們乂具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)。6、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？答：OTP意思是onetimeprogram一次性編；MTP意思是multitimepiogiajn,多次性編程；MCU按其存儲(chǔ)器類(lèi)型可分為MASK（掩模）ROM、OTP（-次性可編程）ROM、FlashROM等類(lèi)型。MaskROM的MCU價(jià)格便宜，但程序在出廠時(shí)已經(jīng)固化，適合程序固定不變的應(yīng)用場(chǎng)合；FlashROM的

13、MCU程序可以反復(fù)擦寫(xiě)，靈活性很強(qiáng)，但價(jià)格較高，適合對(duì)價(jià)格不敏感的應(yīng)用場(chǎng)合或做開(kāi)發(fā)用途；OTPROM的MCU價(jià)格介于前兩者之間，同時(shí)乂擁有一次性可編程能力，適合既要求一定靈活性，乂要求低成本的應(yīng)用場(chǎng)合，尤其是功能不斷翻新、需要迅速量產(chǎn)的電子產(chǎn)品。7、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？答：首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測(cè)量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。接下來(lái)就是檢查復(fù)位引腳電壓是否正常。分別測(cè)量按下復(fù)位按鈕和放開(kāi)復(fù)位按鈕的電壓值，看是否正確。然后再檢查晶振是否起振了，一般用示波器來(lái)看晶振引腳的波形，注意應(yīng)該使用示波器探頭的“X10”檔。另一個(gè)辦法是測(cè)

14、量復(fù)位狀態(tài)下的10口電平，按住復(fù)位鍵不放，然后測(cè)量10口（沒(méi)接外部上拉的P0口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因?yàn)榫д駴](méi)有起振。另外還要注意的地方是，如果使用片內(nèi)ROM的話（大部分情況下如此，現(xiàn)在己經(jīng)很少有用外部擴(kuò)ROM的了），一定要將EA引腳拉高，否則會(huì)出現(xiàn)程序亂跑的情況。有時(shí)用仿真器可以，而燒入片子不行，往往是因?yàn)镋A引腳沒(méi)拉高的緣故（當(dāng)然，晶振沒(méi)起振也是原因只一）。經(jīng)過(guò)上面幾點(diǎn)的檢查，一般即可排除故障To如果系統(tǒng)不穩(wěn)定的話，有時(shí)是因?yàn)殡娫礊V波不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一個(gè)O.luF的電容會(huì)有所改善。如果電源沒(méi)有濾波電容的話，則需要再接一個(gè)更大濾波

15、電容，例如220i】F的。遇到系統(tǒng)不穩(wěn)定時(shí)，就可以并上電容試試（越靠近芯片越好）。8、平板電容器的公式。答：平板電容器的電容公式如下：c_6-U4冰d式中為介電常數(shù)，k為靜電力常量，S為上下金屬板的正對(duì)面積，d為上下金屬板之間的距離。9、最基本的三極管曲線特性。http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688/gujunyi6688/gujunyi6688答：三極管的曲線特性即指三極管的伏安特性曲線，包括輸入特性曲線和輸出特性曲線。輸入特性是指三極管輸入回路中

16、，加在基極和發(fā)射極的電壓匕與由它所產(chǎn)生的基極電流人之間的關(guān)系。輸出特性通常是指在一定的基極電流厶控制下，三極管的集電極與發(fā)射極之間的電壓匕上同集電極電流厶的關(guān)系。下圖中圖(1)給出了三極管的典型輸入特性曲線，圖(2)給出了三極管的典型輸入特性仃iGICM圖仃iGICM圖（3）直、交流負(fù)載線，功耗線硬件面試題之三1、放大電路中頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？答：放大電路中頻率補(bǔ)償?shù)哪康挠卸阂皇歉纳品糯箅娐返母哳l特性，而是克服由于引入負(fù)反饋而可能出現(xiàn)自激振蕩現(xiàn)象，使放大器能夠穩(wěn)定工作。在放大電路中，由于晶體管結(jié)電容的存在常常會(huì)使放大電路頻率響應(yīng)的高頻段不理想，為了解決這一問(wèn)題，常用的方法就是在

17、電路中引入負(fù)反饋。然后，負(fù)反饋的引入乂引入了新的問(wèn)題，那就是負(fù)反饋電路會(huì)出現(xiàn)自激振蕩現(xiàn)象，所以為了使放大電路能夠正常穩(wěn)定工作，必須對(duì)放大電路進(jìn)行頻率補(bǔ)償。頻率補(bǔ)償?shù)姆椒梢苑譃槌把a(bǔ)償和滯后補(bǔ)償，主要是通過(guò)接入一些阻容元件來(lái)改變放大電路的開(kāi)環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相環(huán)。2、什么是頻率響應(yīng)，怎么才算是穩(wěn)定的頻率響應(yīng)，簡(jiǎn)述改變頻率響應(yīng)曲線的幾個(gè)方法。答：這里僅對(duì)放大電路的頻率響應(yīng)進(jìn)行說(shuō)明。在放大電路中，由于電抗元件（如電容、電感線圈等）及晶體管極間電容的存在，當(dāng)輸入信號(hào)的頻率過(guò)低或過(guò)高時(shí)，放大電路的放大倍數(shù)的數(shù)值均會(huì)降低，而且還將產(chǎn)生相位超前或之后現(xiàn)象。也就是說(shuō)，放大電路的放

18、大倍數(shù)（或者稱(chēng)為增益）和輸入信號(hào)頻率是一種函數(shù)關(guān)系，我們就把這種函數(shù)關(guān)系成為放大電路的頻率響應(yīng)或頻率特性。放大電路的頻率響應(yīng)可以用幅頻特性曲線和相頻特性曲線來(lái)描述，如果一個(gè)放大電路的幅頻特性曲線是一條平行于x軸的直線（或在關(guān)心的頻率范圍內(nèi)平行于x軸），而相頻特性曲線是一條通過(guò)原點(diǎn)的直線（或在關(guān)心的頻率范圍是條通過(guò)原點(diǎn)的直線），那么該頻率響應(yīng)就是穩(wěn)定的。改變頻率響應(yīng)的方法主要有：（1）改變放大電路的元器件參數(shù)；（2）引入新的元器件來(lái)改善現(xiàn)有放大電路的頻率響應(yīng)；（3）在原有放大電路上串聯(lián)新的放大電路構(gòu)成多級(jí)放大電路。3、給出一個(gè)差分運(yùn)放，如何進(jìn)行相位補(bǔ)償，并畫(huà)補(bǔ)償后的波特圖。答：隨著工作頻率的升高

19、，放大器會(huì)產(chǎn)生附加相移，可能使負(fù)反饋?zhàn)兂烧答伓鹱约?。進(jìn)行相位補(bǔ)償可以消除高頻自激。相位補(bǔ)償?shù)脑硎牵涸诰哂懈叻糯蟊稊?shù)的中間級(jí)，利用一小電容C（幾十幾百微微法）構(gòu)成電壓并聯(lián)負(fù)反饋電路?？梢允褂秒娙菪Ｕ?、RC校正分別對(duì)相頻特性和幅頻特性進(jìn)行修改。波特圖就是在畫(huà)放大電路的頻率特性曲線時(shí)使用對(duì)數(shù)坐標(biāo)。波特圖由對(duì)數(shù)幅頻特性和對(duì)數(shù)相頻特性?xún)刹糠纸M成，它們的橫軸采用對(duì)數(shù)刻度lgf,幅頻特性的縱軸采用IgA,表示，單位為dB；相頻特性的縱軸仍用0表示。下圖給出了高通和低通電路的波特圖：髙通電路與低通電路的波特圖（*通電廉液轉(zhuǎn)圈（b）低通電路波特田4、基本放大電路的種類(lèi)及優(yōu)缺點(diǎn)，廣泛釆用差分結(jié)構(gòu)的原因。答

20、：基本放大電路按其接法的不同可以分為共發(fā)射極放大電路、共基極放大電路和共集電極放大電路，簡(jiǎn)稱(chēng)共基、共射、共集放大電路。共射放大電路既能放大電流乂能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄。常做為低頻電壓放大電路的單元電路。共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出電阻與共射放大電路相當(dāng)，頻率特性是三種接法中最好的電路。常用于寬頻帶放大電路。共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出電阻最小的電路，并具有電壓跟隨的特點(diǎn)。常用于電壓放大電路的輸入級(jí)和輸出級(jí)，在功率放大電路中也常釆用射極輸出的形式。廣泛采用差分結(jié)構(gòu)的原因是差分結(jié)構(gòu)

21、可以抑制溫度漂移現(xiàn)象。5、給出一差分電路，己知其輸出電壓丫十和丫-，求共模分量和差模分量。答：設(shè)共模分量是Yc,差模分量是Yd,則可知其輸出為Y+=Yc+YdY-=Yc-Yd可知Yc=(Y+十Y-)/2Yd=(Y+-Y-)/26、畫(huà)出一個(gè)晶體管級(jí)的運(yùn)放電路。答：下圖佃)給出了單極性集成運(yùn)放C14573的電路原理圖，圖(b)為其放大電路部分：圖(a)C14573電路原理圖圖圖(a)C14573電路原理圖圖(b)C14573的放人電路部分圖(a)中Tl、T2和T7管構(gòu)成多路電流源，為放大電路提供靜態(tài)偏置電流，把偏置電路簡(jiǎn)化后，就可得到圖(b)所示的放大電路部分。第一級(jí)是以P溝道管T3和T4為放大管

22、、以N溝道管T5和T6管構(gòu)成的電流源為有源負(fù)載，釆用共源形式的雙端輸入、單端輸出差分放大電路。由于第二級(jí)電路從T8的柵極輸入，其輸入電阻非常大，所以使第一級(jí)具有很強(qiáng)的電壓放大能力。第二級(jí)是共源放大電路，以N溝道管T8為放大管，漏極帶有源負(fù)載，因此也具有很強(qiáng)的電壓放大能力。但其輸出電阻很大，因而帶負(fù)載能力較差。電容C起相位補(bǔ)償作用。7、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，求這兩種電路輸出電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當(dāng)RCT時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。答：當(dāng)輸出電壓為C上電壓時(shí):電路的頻率響應(yīng)為：1H

23、9)=皿=R+jcoC11+j曲C記輸入電壓頻譜為PM,則輸出電壓的頻譜為11+ja)RC當(dāng)輸出電壓為C上電壓時(shí):電路的頻率響應(yīng)為：jcoC1+jcoC1+jcoRC記輸入電壓頻譜為PM,則輸出電壓的頻譜為3)=Hco)Pco)=:9)1+jcoRC從電路的頻率響應(yīng)不難看出輸出電壓加在C上的為低通濾波器，輸出電壓加在R上的為高通濾波器。RCT說(shuō)明信號(hào)的頻率遠(yuǎn)遠(yuǎn)小于濾波器的中心頻率，所以對(duì)于第二個(gè)電路基本上無(wú)輸出，第一個(gè)電路的輸出波形與輸入波形基本相同。8、選擇電阻時(shí)要考慮什么？答：主要考慮電阻的封裝、功率、精度、阻值和耐壓值等。硬件面試題之四1、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞

24、模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么？答：用N管。N管傳遞低電平，P管傳遞高電平。N管的閾值電壓為正，P管的閾值電壓為負(fù)。在N管柵極加VDD,在漏極加VDD,那么源級(jí)的輸出電壓范圍為0到DD-Vth,因?yàn)镹管的導(dǎo)通條件是VgsVth,當(dāng)輸出到達(dá)VDD-Vth時(shí)管子己經(jīng)關(guān)斷了。所以當(dāng)柵壓為VDD時(shí)，源級(jí)的最高輸出電壓只能為VDD-Vtho這叫閾值損失。N管的輸出要比柵壓損失一個(gè)閾值電壓。因此不宜用N管傳輸高電平。P管的輸出也會(huì)比柵壓損失一個(gè)閾值。同理柵壓為0時(shí)，P管源級(jí)的輸出電壓范圍為VDD到丨VthI,因此不宜用P管傳遞低電平。2、畫(huà)電流偏置的產(chǎn)生電路，并解釋。答：基本的偏置電流產(chǎn)生

25、電路包括鏡像電流源、比例電流源和微電流源三種。下面以鏡像電流源電路為例進(jìn)行說(shuō)明:該電路由兩個(gè)完全相同的管子TO和T1構(gòu)成，由于TO的管壓降”吐。與其b-e間電壓毗。相等，從而保證TO工作在放大狀態(tài)，因而它的集電極電流Ico=0。人。圖中TO和T1的b-e間電壓相等，所以它們的基極電流九。=IBl=IB,而由于電流放大倍數(shù)卩。=久=卩,集電極電流Ico=Icl=IC=PIBo可見(jiàn)，由于這種電路的特殊接法，使/門(mén)和呈鏡像關(guān)系，故稱(chēng)此電路為鏡像電流源。/門(mén)為輸出電流。電阻R中的電流為基準(zhǔn)電流。4、畫(huà)出施密特電路，求回差電壓。答：下圖是用CMOS反相器構(gòu)成的施密特電路:用CMOS反相器構(gòu)成的施密待觸發(fā)

26、器()電路圖(b)圖形符號(hào)http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688/gujunyi6688/gujunyi6688假定反相器G,和G?是CMOS電路，它們的閾值電壓為且R、R“當(dāng)坯=0時(shí)，因0、G?接成了正反饋電路，所以仏=VOL-0o這時(shí)G,的輸A”a當(dāng)坷從0逐漸升高并達(dá)到時(shí)，由于G.進(jìn)入了電壓傳輸特性的轉(zhuǎn)折區(qū)(放大區(qū))所以vA的增加將引發(fā)如下的正反饋過(guò)程TOC o 1-5 h z,.5T01IO1fI于是電路的狀態(tài)迅速地轉(zhuǎn)換為=v0HQvDDO由此

27、便可以求岀巧上升過(guò)程中電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)對(duì)應(yīng)的輸入電平片因?yàn)檫@時(shí)有:所以=1R22=(1+才)(10.2.1)y”稱(chēng)為正向閾值電壓。當(dāng)切從高電平卩皿逐漸下降并達(dá)到=吟円時(shí),的下降會(huì)引發(fā)又一個(gè)正反饋過(guò)程Jj01t0I一I使電路的狀態(tài)迅速轉(zhuǎn)換為=vol.0o由此又可以求出耳下降過(guò)程中電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)對(duì)應(yīng)的輸入電平匕-。由于這時(shí)有=hVdd-(Vdd-Vt_)-所以冷二逬H-孰D將d=2Vth代人上式后得到“(I簽)人-稱(chēng)為負(fù)向閾值電壓。我們將人+與人一之差定義為回差電壓%，即AVT=FT4-vt_因此回差電壓為：嶺=2軟卄5、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。答：主要有兩

28、種基本類(lèi)型：電容三點(diǎn)式電路和電感三點(diǎn)式電路。下圖中和(b)分別給出了其原理電路及其等效電路。/gujuiiyi6688/gujuiiyi6688/gujuiiyi6688/gujuiiyi6688/gujunyi6688/gujunyi6688W尊效電躇(a)電容三點(diǎn)式振蕩電路S)廉理皚踣i(b)M效電路(b)電感三點(diǎn)式振蕩電路6、DAC和ADC的實(shí)現(xiàn)各有哪些方法？答：實(shí)現(xiàn)DAC轉(zhuǎn)換的方法有：權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換，倒梯形網(wǎng)絡(luò)D/A轉(zhuǎn)換,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換、權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換以及開(kāi)關(guān)樹(shù)形D/A轉(zhuǎn)換等。實(shí)現(xiàn)ADC轉(zhuǎn)換的方法有：并聯(lián)比較型A/D轉(zhuǎn)換，反饋比較型A/D轉(zhuǎn)換，雙積分型A/D轉(zhuǎn)換和V-

29、F變換型A/D轉(zhuǎn)換。7、A/D電路組成、工作原理。A/D電路由取樣、量化和編碼三部分組成，由于模擬信號(hào)在時(shí)間上是連續(xù)信號(hào)而數(shù)字信號(hào)在時(shí)間上是離散信號(hào)，因此A/D轉(zhuǎn)換的第一步就是要按照奈奎斯特釆樣定律對(duì)模擬信號(hào)進(jìn)行采樣。乂由于數(shù)字信號(hào)在數(shù)值上也是不連續(xù)的，也就是說(shuō)數(shù)字信號(hào)的取值只有有限個(gè)數(shù)值，因此需要對(duì)采樣后的數(shù)據(jù)盡量量化，使其量化到有效電平上，編碼就是對(duì)量化后的數(shù)值進(jìn)行多進(jìn)制到二進(jìn)制二進(jìn)制的轉(zhuǎn)換。8、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？答：和載流子有關(guān)，P管是空穴導(dǎo)電，N管電子導(dǎo)電，電子的遷移率大于空穴，同樣的電場(chǎng)下，N管的電流大于P管，因此要增大P管的寬長(zhǎng)比，使之對(duì)稱(chēng),這

30、樣才能使得兩者上升時(shí)間下降時(shí)間相等、高低電平的噪聲容限一樣、充電放電的時(shí)間相等。9、鎖相環(huán)有哪兒部分組成？鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱(chēng)鎖相環(huán)(PLL)。鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱(chēng)的由來(lái)。鎖相環(huán)通常由鑒相器(PD)、環(huán)路濾波器(LF)和壓控振蕩器(VC0)三部分組成。鎖相環(huán)中的鑒相器乂稱(chēng)為相位比較器，它的作用是檢測(cè)

31、輸入信號(hào)和輸出信號(hào)的相位差，并將檢測(cè)出的相位差信號(hào)轉(zhuǎn)換成電壓信號(hào)輸出，該信號(hào)經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓，對(duì)振蕩器輸出信號(hào)的頻率實(shí)施控制。硬件面試題之五1、用邏輯門(mén)和C0MS電路實(shí)現(xiàn)AB+CDo答：這里使用與非門(mén)實(shí)現(xiàn)：(b)用CMOS電路組成的與非門(mén)圖給出了用與非門(mén)實(shí)現(xiàn)AB十CD,圖(b)給出了用CMOS電路組成的與非門(mén),http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688/gujunyi6688/gujunyi6688將圖(b)代入圖(a)即可得到

32、用CMOS電路實(shí)現(xiàn)AB+CD的電路。2、用一個(gè)二選一mux.和一個(gè)niv實(shí)現(xiàn)異或。答：假設(shè)輸入信號(hào)為A、B,輸出信號(hào)為Y=A,B+AB,o則用一個(gè)二選一mux和一個(gè)mv實(shí)現(xiàn)異或的電路如下圖所示：E十ABDOE十ABDO-DL3、給了leg的SeUip和Hold時(shí)間，求中間組合邏輯的Delay范圍。答：假設(shè)時(shí)鐘周期為：,reg的Setup和Hold時(shí)間分別記為Setup和Hold.則有：HoldDelayModle-sun模擬電路仿真工具：ANTIHSpicepspice,spectrejjuciojjuciowave,eesoft2、需詞解釋?zhuān)篒RQ、BIOS、USB、VHDL、SDR。IRQ

33、：中斷請(qǐng)求。BIOS：BIOS是英文”BasicInputOutputSystem的縮略語(yǔ)，直譯過(guò)來(lái)后中文名稱(chēng)就是”基本輸入輸出系統(tǒng)”。其實(shí)，它是一組固化到計(jì)算機(jī)內(nèi)主板上一個(gè)ROM芯片上的程序，它保存著計(jì)算機(jī)最重要的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開(kāi)機(jī)后自檢程序和系統(tǒng)自啟動(dòng)程序。其主要功能是為計(jì)算機(jī)提供最底層的、最直接的硬件設(shè)置和控制。USB：USB,是英文UmveisalSerialBUS(通用串行總線)的縮寫(xiě)，而其中文簡(jiǎn)稱(chēng)為“通串線，是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。VHDL：VHDL的英文全寫(xiě)是：VHSIC(HyHighSpeedIntegiatedCiicuit

34、)HaidwaieDescuptionLanguage.翻譯成中文就是超高速集成電路硬件描述語(yǔ)言。主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。(5)SDR：軟件無(wú)線電，一種無(wú)線電廣播通信技術(shù)，它基于軟件定義的無(wú)線通信協(xié)議而非通過(guò)硬連線實(shí)現(xiàn)。換言之，頻帶、空中接口協(xié)議和功能可通過(guò)軟件下載和更新來(lái)升級(jí)，而不用完全更換硬件。SDR針對(duì)構(gòu)建多模式、多頻和多功能無(wú)線通信設(shè)備的問(wèn)題提供有效而安全的解決方案。3、用波形表示D觸發(fā)器的功能。以電平觸發(fā)為例進(jìn)行說(shuō)明，D觸發(fā)器的功能描述如下：當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，觸發(fā)器不工作，處于維持狀態(tài)。當(dāng)時(shí)鐘信號(hào)為高電平時(shí)，D觸發(fā)器的功能為：若D=0,則觸發(fā)器次態(tài)為0；若D

35、=l,則觸發(fā)器次態(tài)為1。下圖以波形形式來(lái)描述D觸發(fā)器的功能：CPIIIIQ4、用傳輸門(mén)和倒向器搭一個(gè)邊沿觸發(fā)器。用傳輸門(mén)和倒向器組成的邊沿D觸發(fā)器如下圖:QQQQ5、畫(huà)狀態(tài)機(jī)，接受1、2、5分錢(qián)的賣(mài)報(bào)機(jī)，每份報(bào)紙5分錢(qián)。答：取投幣信號(hào)為輸入邏輯變量，投入一枚5分硬幣是用A=1表示，未投入時(shí)用A=0表示；投入一枚2分硬幣是用B=1表示，未投入時(shí)用B=0表示；投入一枚1分硬幣是用C=1表示，未投入時(shí)用C=0表示。由于每次最多只能投入一枚硬幣，因此除了ABC=000、ABC=001、ABC=010和ABC=100四種狀態(tài)為合法狀態(tài)，其它四種狀態(tài)為非法狀態(tài)。假設(shè)投入3個(gè)2分硬幣或者投入4個(gè)1分硬幣和1

36、個(gè)2分硬幣后，賣(mài)報(bào)機(jī)在給出報(bào)紙的同時(shí)會(huì)找會(huì)1個(gè)1分硬幣。這是輸出變量有兩個(gè)，分別用Y和Z表示。給出報(bào)紙時(shí)Y=l,不給時(shí)Y=0；找回1個(gè)1分硬幣時(shí)Z=l,不找時(shí)Z=0o同時(shí)假定未投幣時(shí)賣(mài)報(bào)機(jī)的初始狀態(tài)為SO,從開(kāi)始到當(dāng)前時(shí)刻共投入的硬幣面值為1分記為S1,為2分時(shí)記為S2,為3分記為S3,為4分時(shí)記為S4。由上面的分析可以畫(huà)出該狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換表，如下表所示（方便起見(jiàn)，這里給出輸入變量為非法狀態(tài)時(shí)的轉(zhuǎn)換表）：000001010100soso/ooSl/00S2/00S0/10siSl/00S2/00S3/00 x/xxS2S2/00S3/00S4/00 x/xxS3S3/00S4/00S0/10

37、 x/xxS4S4/00S0/10S0/11x/xx狀態(tài)圖如下圖所刀v：100/10 xxx/xx中xxx表示輸入信號(hào)ABC,xx表示輸出信號(hào)YZ。硬件面試題之七1、用與非門(mén)等設(shè)計(jì)全加法器。答：設(shè)加數(shù)為A和B,低位進(jìn)位為C,和為Sum,進(jìn)位位為Cout,則用與非門(mén)設(shè)計(jì)的全加器如下圖：門(mén)即可。2、信號(hào)與系統(tǒng)：時(shí)域與頻域的關(guān)系。時(shí)域與頻域的關(guān)系通過(guò)傅里葉變換給出，下面給出傅里葉變換及其逆變換的幾種可能形式：(1)連續(xù)時(shí)間、連續(xù)頻率-傅里葉變換X(JQ)=x(t)ejQidtx(t)=-mX(j)ejQdt連續(xù)時(shí)間、離散頻率-傅里葉級(jí)數(shù)設(shè)雙/)代表一個(gè)為周期7；為周期性連續(xù)時(shí)間函數(shù)，x(/)可展開(kāi)成

38、傅里葉級(jí)數(shù),其傅里葉級(jí)數(shù)的系數(shù)為Xg),Xg)是離散頻率的非周期函數(shù)。X(jkG)=；：/gg水x(/)=fXg)嚴(yán)其中G。=2慣=生為離散頻譜相鄰兩譜線之間的角頻率間隔，k為諧波序號(hào)。離散時(shí)間、連續(xù)頻率-序列的傅里葉變換00 x(嚴(yán))=工心)嚴(yán)v/1=-COx(n)=X(e)ejd(o.2才這里的是數(shù)字頻率，它和模擬角頻率G的關(guān)系為e=GT,丁為采樣間隔。離散時(shí)間、離散頻率-離散傅里葉變換離散傅里葉變換是針對(duì)有限長(zhǎng)序列或周期序列才存在的，它相當(dāng)于把序列的連續(xù)傅里葉變換加以離散化(抽樣)。X伙)=&()Ng1=已MNA=0，許簽表示有限長(zhǎng)序列的抽樣點(diǎn)數(shù),(匕，許簽表示有限長(zhǎng)序列的抽樣點(diǎn)數(shù),其中

39、X(k)=X“，兀何二雙皿),丿或周期序列一個(gè)周期的抽樣點(diǎn)數(shù)。3、RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是?首先解釋一下什么是正邏輯和負(fù)邏輯。正邏輯：用高電平表示邏輯1，用低電平表示邏輯0。負(fù)邏輯：用低電平表示邏輯1,用高電平表示邏輯0。在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若釆用NPN晶體管和NM0S管，電源電壓是正值，一般釆用正邏輯。若采用的是PNP管和PMOS管，電源電壓為負(fù)值，則釆用負(fù)邏輯比較方便。除非特別說(shuō)明，一般電路都是釆用正邏輯。對(duì)于RS232C的數(shù)據(jù)線，邏輯1(MARK)=-3V-15V；邏輯0(SPACE)=+3+15V,因此對(duì)應(yīng)的TTL邏輯為負(fù)邏輯。4、VCO是什么，什么參數(shù)(壓控振蕩器

40、)？VCO即壓控振蕩器，在通信系統(tǒng)電路中，壓控振蕩器(VCO)是其關(guān)鍵部件，特別是在鎖相環(huán)電路、時(shí)鐘恢復(fù)電路和頻率綜合器等電路中。VCO的性能指標(biāo)主要包括：頻率調(diào)諧范圍，輸出功率，(長(zhǎng)期及短期)頻率穩(wěn)定度，相位噪聲，頻譜純度，電調(diào)速度，推頻系數(shù)，頻率牽引等。5、什么耐奎斯特定律，怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。答：奈奎斯特定律包括奈奎斯特低通釆樣定律和奈奎斯特帶通采樣定律。奈奎斯特低通采樣定律：若一個(gè)連續(xù)模擬信號(hào)$(/)的最高頻率小于九，則以間隔時(shí)間為7；9/(2九)的周期性沖激脈沖對(duì)其進(jìn)行抽樣時(shí)，s(/)將被這些抽樣值所完全確定。奈奎斯特帶通采樣定律：假設(shè)帶通信號(hào)s(f)的頻帶限制在人與九之間，

41、即其頻譜最低頻率大于人，最高頻率小于九。信號(hào)帶寬B=最高頻率九可表示為：fH=nB+kB05kq,還有clock的delay,寫(xiě)出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。T+TclkdealyTsetiip+Tco+Tdelay；TholdTclkdelay+Tco+Tdelav；6、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。答：靜態(tài)時(shí)序分析是釆用窮盡分析方法來(lái)提取出整個(gè)電路存在的所有時(shí)序路徑，計(jì)算信號(hào)在這些路徑上的傳播延時(shí)，檢查信號(hào)的建立和保持時(shí)間是否滿(mǎn)足時(shí)序要求，通過(guò)對(duì)最大路徑延時(shí)和最小路徑延時(shí)的分析，找出違背時(shí)序約束的錯(cuò)誤。它不需要輸入向量就能窮盡所有的路徑，且運(yùn)行速度很快、占用內(nèi)存較少，不僅可以對(duì)芯

42、片設(shè)計(jì)進(jìn)行全面的時(shí)序功能檢查，而且還可利用時(shí)序分析的結(jié)果來(lái)優(yōu)化設(shè)計(jì)，因此靜態(tài)時(shí)序分析己經(jīng)越來(lái)越多地被用到數(shù)字集成電路設(shè)計(jì)的驗(yàn)證中。動(dòng)態(tài)時(shí)序模擬就是通常的仿真，因?yàn)椴豢赡墚a(chǎn)生完備的測(cè)試向量，覆蓋門(mén)級(jí)網(wǎng)表中的每一條路徑。因此在動(dòng)態(tài)時(shí)序分析中，無(wú)法暴露一些路徑上可能存在的時(shí)序問(wèn)題。7、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)，如何改善timingo將第二級(jí)信號(hào)放到最后輸出一級(jí)輸出，同時(shí)注意修改片選信號(hào)，保證其優(yōu)先級(jí)未被修改。8、畫(huà)出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B十C(D十E)。此類(lèi)題目都可以釆用一種做法，首先將表達(dá)式全部用與非門(mén)和非門(mén)表示，然后將用CMOS電路實(shí)現(xiàn)的非門(mén)和與非門(mén)代入即

43、可。非門(mén)既可以單獨(dú)實(shí)現(xiàn)，也可以用與非門(mén)實(shí)現(xiàn)(將兩輸入端接在一起即可)。下圖是用非門(mén)和與非門(mén)實(shí)現(xiàn)Y的電路圖。下圖(a)和(b)分別為用CMOS實(shí)現(xiàn)的非門(mén)和與非門(mén):vccvcc(a)非門(mén)(b)與非門(mén)硬件面試題之十1、利用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)F(x,y,z)=xz+yz。假設(shè)4選1數(shù)據(jù)選擇器的地址端分別為A1和A0,數(shù)據(jù)輸入端分別為D0、DI、D2和D3。由于F(x,y,z)=xz+yzl=0yz+xyz+i-yV+xyz令：D0=0,Dl=x,D2=l,D3=x,Al(SD2)=v,A0(SDl)=z,即可實(shí)現(xiàn)F函數(shù),其電路如下圖：C123D(DDDC123D(DDD2、A、B、C、D、E進(jìn)行投票

44、，多數(shù)服從少數(shù)，輸出是F(也就是如果A、B、C、D、E中1的個(gè)數(shù)比0多，那么F輸出為1,否則F為0),用與非門(mén)實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制。記A贊成時(shí)A=l,反對(duì)時(shí)A=0；B贊成時(shí)A=l,反對(duì)時(shí)B=0；C、D、E亦是如此。由于共5人投票且少數(shù)服從多數(shù)，因此只要有三人投贊成票即可，其他人的投票結(jié)果并不需要考慮。基于以上分析，下圖給出用與非門(mén)實(shí)現(xiàn)的電路：http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688/gujunyi6688/gujunyi6688BDLrEBDLrEL

45、rLrLrLrLrLLDDDDDDDDDD3、用邏輯門(mén)畫(huà)出D觸發(fā)器。下圖給出了用與非門(mén)搭出的維持阻塞D觸發(fā)器:CPCPhttp:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688/gujunyi6688/gujunyi66884、簡(jiǎn)述latch和filp-flop的異同。本題即問(wèn)鎖存器與觸發(fā)器的異同。觸發(fā)器：能夠存儲(chǔ)一位二值信號(hào)的基本單元電路統(tǒng)稱(chēng)為“觸發(fā)器”。鎖存器：一位觸發(fā)器只能傳送或存儲(chǔ)一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲(chǔ)多位數(shù)據(jù)。為此可把多個(gè)觸發(fā)器的時(shí)鐘輸

46、入端CP連接起來(lái)，用一個(gè)公共的控制信號(hào)來(lái)控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲(chǔ)多位數(shù)據(jù)的電路就稱(chēng)為“鎖存器”。5、LATCH和DFF的概念和區(qū)別。本題即問(wèn)D鎖存器與D觸發(fā)器的概念與區(qū)別。D觸發(fā)器是指由時(shí)鐘邊沿觸發(fā)的存儲(chǔ)器單元，鎖存器指一個(gè)由信號(hào)而不是時(shí)鐘控制的電平敏感的設(shè)備。鎖存器通過(guò)鎖存信號(hào)控制，不鎖存數(shù)據(jù)時(shí)，輸出端的信號(hào)隨輸入信號(hào)變化，就像信號(hào)通過(guò)緩沖器一樣，一旦鎖存信號(hào)起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號(hào)不起作用。6、latch與iegis(ei的區(qū)別,為什么現(xiàn)在多用legisteio行為級(jí)描述中l(wèi)atch如何產(chǎn)生的。答：latch是電平觸icgiste

47、i是邊沿觸發(fā)，legistei在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同步電路的設(shè)計(jì)思想，而latch則屬于異步電路設(shè)計(jì)，往往會(huì)導(dǎo)致時(shí)序分析困難，不適當(dāng)?shù)膽?yīng)用latch則會(huì)大量浪費(fèi)芯片資源。7、Howjinnyflip-flopciicmtsareneededtodivideby16(Intel)16分頻？此題即問(wèn)設(shè)計(jì)16分頻需要多少觸發(fā)器，此類(lèi)問(wèn)題的解法是：假設(shè)需要x分頻，則需要的觸發(fā)器個(gè)數(shù)為：N=log,上式中的括號(hào)表示上取整，因此對(duì)于16分頻，需要4個(gè)觸發(fā)器。8、用flip-flop和logic-gate設(shè)i一個(gè)1位加法器，輸入caiiyin和cunent-stage,輸出canyout和next

48、-stage.有點(diǎn)費(fèi)解這個(gè)問(wèn)題是考什么的。我的理解是考設(shè)計(jì)具有輸入輸出緩沖功能的加法器，這樣理解的話，題目做起來(lái)很簡(jiǎn)單，只要將輸入和輸出各加一個(gè)觸發(fā)器作為數(shù)據(jù)鎖存器即可，也就是需要4個(gè)觸發(fā)器。加法功能完全由門(mén)電路實(shí)現(xiàn)。9、實(shí)現(xiàn)N位JolmsonCountei,N=5。首先給大家解釋下JoluisonCountei,JolmsonCountei即約翰遜計(jì)數(shù)器，乂稱(chēng)扭環(huán)形計(jì)數(shù)器，是移位寄存器型計(jì)數(shù)器的一種。由于環(huán)形計(jì)數(shù)器的電路狀態(tài)利用率較低，為了在不改變移位寄存器內(nèi)部結(jié)構(gòu)的條件下提高環(huán)形計(jì)數(shù)器的電路狀態(tài)利用率，只能從改變反饋邏輯電路上想辦法。事實(shí)上任何一種移位寄存器型計(jì)數(shù)器的結(jié)構(gòu)都可表示為如下圖所

49、示的一般形式。其中反饋邏輯電路的函數(shù)表達(dá)式可寫(xiě)成：Do=尸(00,Q,http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688http:/blog,/gujunyi6688/gujunyi6688/gujunyi6688移位寄存器型計(jì)數(shù)器的一般結(jié)構(gòu)形式環(huán)形計(jì)數(shù)器是反饋邏輯函數(shù)中最簡(jiǎn)單的一種，即=若將反饋邏輯函數(shù)取為D=，則可得到如下圖所示的電路，這個(gè)電路稱(chēng)為扭環(huán)形計(jì)數(shù)器，也稱(chēng)為約翰遜計(jì)數(shù)器。扭環(huán)形計(jì)數(shù)器電路由于N位移位寄存器構(gòu)成的扭環(huán)形計(jì)數(shù)器的有效狀態(tài)循環(huán)數(shù)為2M因此無(wú)法用N=5的約翰遜計(jì)數(shù)器是無(wú)法實(shí)現(xiàn)的。下面給

50、出N=6的約翰遜計(jì)數(shù)器（不能自啟動(dòng)）。硬件面試題之十一1、Cache的主要作用是什么，它與Buffe有何區(qū)別。Cache即是高速緩沖存儲(chǔ)器，是一種特殊的存儲(chǔ)器子系統(tǒng)，其中復(fù)制了頻繁使用的數(shù)據(jù)以利于快速訪問(wèn)。存儲(chǔ)器的高速緩沖存儲(chǔ)器存儲(chǔ)了頻繁訪問(wèn)的RAM位置的內(nèi)容及這些數(shù)據(jù)項(xiàng)的存儲(chǔ)地址。當(dāng)處理器引用存儲(chǔ)器中的某地址時(shí)，高速緩沖存儲(chǔ)器便檢查是否存有該地址。如果存有該地址，則將數(shù)據(jù)返回處理器；如果沒(méi)有保存該地址，則進(jìn)行常規(guī)的存儲(chǔ)器訪問(wèn)。因?yàn)楦咚倬彌_存儲(chǔ)器總是比主RAM存儲(chǔ)器速度快，所以當(dāng)RAM的訪問(wèn)速度低于微處理器的速度時(shí)，常使用高速緩沖存儲(chǔ)器。Cache是一個(gè)高速小容量的臨時(shí)存儲(chǔ)器，可以用高速的靜態(tài)

51、存儲(chǔ)器芯片實(shí)現(xiàn),或者集成到CPU芯片內(nèi)部，存儲(chǔ)CPU最經(jīng)常訪問(wèn)的指令或者操作數(shù)據(jù)。Buffei與Cache操作的對(duì)象不一樣。Buffe（緩沖）是為了提高內(nèi)存和硬盤(pán)（或其他I/O設(shè)備）之間的數(shù)據(jù)交換的速度而設(shè)計(jì)的。Cache（緩存）是為了提高cpu和內(nèi)存之間的數(shù)據(jù)交換速度而設(shè)計(jì)，也就是平常見(jiàn)到的一級(jí)緩存、二級(jí)緩存、三級(jí)緩存等。2、嵌入式微控制器、嵌入式微處理器和嵌入式DSP有什么區(qū)別。嵌入式微控制器乂稱(chēng)單片機(jī)，顧需思義，就是將整個(gè)計(jì)算機(jī)系統(tǒng)集成到一塊芯片中。嵌入式微控制器一般以某一種嵌入式微處理器內(nèi)核為核心，芯片內(nèi)部集成ROM/EPROM、RAM、總線、總線邏輯、定時(shí)/計(jì)數(shù)器、WatcliDog

52、.I/O、串行口、脈寬調(diào)制輸出、A/D、D/A、FlashRAM、EEPROM等各種必要功能和外設(shè)。為適應(yīng)不同的應(yīng)用需求，一般一個(gè)系列的單片機(jī)具有多種衍生產(chǎn)品，每種衍生產(chǎn)品的處理器內(nèi)核都是一樣的，不同的是存儲(chǔ)器和外設(shè)的配置及封裝。這樣可以使單片機(jī)最大限度地和應(yīng)用需求相匹配，功能不多不少，從而減少功耗和成本。和嵌入式微處理器相比，微控制器的最大特點(diǎn)是單片化，體積大大減小，從而使功耗和成本下降、可靠性提高。微控制器是目前嵌入式系統(tǒng)工業(yè)的主流。微控制器的片上外設(shè)資源一般比較豐富，適合于控制，因此稱(chēng)微控制器。嵌入式DSP處理器（EmbeddedDigitalSignalProcessor,EDSP）對(duì)

53、系統(tǒng)結(jié)構(gòu)和指令進(jìn)行了特殊設(shè)計(jì)，使其適合于執(zhí)行DSP算法，編譯效率較高，指令執(zhí)行速度也較高。在數(shù)字濾波、FFT、譜分析等方面DSP算法正在大量進(jìn)入嵌入式領(lǐng)域，DSP應(yīng)用正從在通用單片機(jī)中以普通指令實(shí)現(xiàn)DSP功能，過(guò)渡到采用嵌入式DSP處理器。嵌入式DSP處理器有兩個(gè)發(fā)展來(lái)源，一是DSP處理器經(jīng)過(guò)單片化、EMC改造、增加片上外設(shè)成為嵌入式DSP處理器，TI的TMS320C2000/C5000等屬于此范疇;二是在通用單片機(jī)或SOC中增加DSP協(xié)處理器，例如Intel的MCS-296和Infhieon（Siemens）的TriCoieo3、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的一種D

54、SP結(jié)構(gòu)圖。與通用處理器相比，DSP屬于專(zhuān)用處理器，它是為了實(shí)現(xiàn)實(shí)時(shí)數(shù)字信號(hào)處理而專(zhuān)門(mén)設(shè)計(jì)的。在結(jié)構(gòu)上，DSP-般采用哈佛結(jié)構(gòu)，即數(shù)據(jù)緩存和指令緩存相分開(kāi)。DSP有專(zhuān)門(mén)的乘加指令，一次乘加只需一個(gè)指令周期即可完成、而通用處理器中的乘法一般使用加法實(shí)現(xiàn)的，一次乘法需要消耗較多的指令周期。下圖給出了TMS320C6713的結(jié)構(gòu)框圖：C6713/13BDigitalSignalProcessors6uied三nwC6713/13BDigitalSignalProcessors6uied三nw3、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？這里選擇用十六進(jìn)制計(jì)數(shù)器74LS161實(shí)現(xiàn)，原理很簡(jiǎn)單：用74LS161實(shí)現(xiàn)N(N16)進(jìn)制計(jì)數(shù)器，只需當(dāng)計(jì)數(shù)器從0000增加到N-1時(shí)讓74LS161清零即可。對(duì)于7進(jìn)制，當(dāng)增加到6(0110)時(shí)將計(jì)數(shù)器清零即可。下面簡(jiǎn)單介紹下74LS161,下圖為74LS161的原理圖：74LS161CLRNLDNENTCLKRCOAQABQBCwDQD管腳說(shuō)明：A、B、C、D：數(shù)據(jù)輸入端QA、QB、QC、QD：數(shù)據(jù)輸出端RCO：進(jìn)位輸出端CLRN：異步清零端，低電平有效LDN：同步并行置入控制端，低電平有效ENT、ENP：計(jì)數(shù)控制端，高電平有效。下圖為用7