PCB上FPGA的同步開關(guān)噪聲分析_第1頁(yè)
PCB上FPGA的同步開關(guān)噪聲分析_第2頁(yè)
PCB上FPGA的同步開關(guān)噪聲分析_第3頁(yè)
PCB上FPGA的同步開關(guān)噪聲分析_第4頁(yè)
PCB上FPGA的同步開關(guān)噪聲分析_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、【W(wǎng)ord版本下載可任意編輯】 PCB上FPGA的同步開關(guān)噪聲分析 如今CMOS技術(shù)讓一塊FPGA器件可以擁有多個(gè)I/O接口。同時(shí),近幾年,低功耗已開始成為高速I/O接口的主流概念。降低功耗有效的途徑就是降低電壓,而電壓降低就會(huì)導(dǎo)致I/O接口所允許的噪聲余量變小。因此,對(duì)FPGA用戶而言,量化芯片、封裝和PCB環(huán)境下的系統(tǒng)級(jí)同步開關(guān)噪聲(SSN)就顯得十分必要。 本文對(duì)SSN開展了系統(tǒng)性介紹,著重介紹由FPGA輸出緩沖導(dǎo)致的SSN。這種噪聲一般被稱作同步開關(guān)輸出噪聲(SSO),與輸入緩沖導(dǎo)致的SSN不同。本文介紹了系統(tǒng)級(jí)SSO的成因,并提出了一種分層的系統(tǒng)級(jí)SSO建模方法。同時(shí),本文還講解了如

2、何將SSO模型與頻域和時(shí)域測(cè)量相關(guān)聯(lián),并給出了幾種減小SSO的PCB設(shè)計(jì)方法。 系統(tǒng)級(jí)SSO的形成機(jī)制 帶FPGA的PCB是一個(gè)復(fù)雜的系統(tǒng),可將其分為包含有源電路的晶片部分、帶有嵌入式無源器件的支撐走線的封裝部分,和為FPGA與外部提供連接的電路板部分。在此類系統(tǒng)中,要想弄清芯片內(nèi)部的噪聲特性很困難。因此,對(duì)與FPGA相連的PCB走線近端和遠(yuǎn)端的SSO開展量化就顯得很有價(jià)值。造成SSO的主要有兩大因素:電源分配網(wǎng)(PDN)的阻抗和開關(guān)I/O之間的互感耦合。 從系統(tǒng)的角度來說,PDN中包含晶片級(jí)、封裝級(jí)和板卡級(jí)的組件,這些組件共同為CMOS電路供電。當(dāng)一定數(shù)量的CMOS輸出驅(qū)動(dòng)電路同時(shí)打開時(shí),就

3、會(huì)有很大電流瞬間涌入PDN的感性電路元件中,從而產(chǎn)生一個(gè)delta-I壓降?;ミB構(gòu)造產(chǎn)生寄生電感,例如球柵陣列封裝上的電源焊球和PCB中的電源過孔。這種快速變化的電流還會(huì)在電源/接地平面對(duì)之間激勵(lì)起放射狀的電磁波,電磁波從PCB的平面邊緣反射回來,在電源/接地平面之間產(chǎn)生諧振,從而導(dǎo)致電壓波動(dòng)。 造成SSO的另一個(gè)重要原因是互感耦合,尤其是在芯片封裝/PCB邊沿周圍產(chǎn)生的互感耦合。芯片BGA封裝上的焊球與PCB上的過孔都屬于緊耦合的多導(dǎo)線構(gòu)造。每個(gè)I/O焊球及其相應(yīng)的PCB過孔與離它近的接地焊球和接地過孔構(gòu)成一個(gè)閉合環(huán)路。當(dāng)多個(gè)I/O口的狀態(tài)同時(shí)發(fā)生變化時(shí),會(huì)有瞬態(tài)I/O電流流過這些信號(hào)環(huán)路。

4、這種瞬態(tài)I/O電流又會(huì)產(chǎn)生時(shí)變的磁場(chǎng),從而侵入鄰近的信號(hào)環(huán)路造成感應(yīng)電壓噪聲。 一個(gè)的SSO模型應(yīng)能表達(dá)SSO的基本形成機(jī)制。圖1給出的就是一個(gè)用于預(yù)測(cè)PCB中SSO的分層模型。在晶片,我們需要的是能在有限復(fù)雜度下提供電源線和信號(hào)線上電流分布的輸出緩沖模型。在封裝,為簡(jiǎn)單起見,可利用建模工具分別得到PDN模型和信號(hào)耦合模型,但應(yīng)慎重考慮PDN和信號(hào)耦合模型之間的相互影響。這兩個(gè)模型起著橋梁的作用,連接了芯片封裝上凸點(diǎn)端的輸出緩沖模型和焊球端的PCB級(jí)模型。PCB的PDN模型通常包含電源/接地平面和其上的大容量/去耦電容,而PCB的信號(hào)耦合模型中則包含一個(gè)緊耦合的過孔陣列和不同信號(hào)層上的松耦合信

5、號(hào)走線。這兩個(gè)PCB級(jí)模型的交互效應(yīng)出現(xiàn)在PCB過孔陣列中,感性串?dāng)_正是從這里將噪聲帶入PDN模型,delta-I噪聲反過來會(huì)降低I/O信號(hào)質(zhì)量。這種分層建模方法合理地保持了仿真精度,同時(shí)也提高了此類復(fù)雜系統(tǒng)的計(jì)算效率。 圖1:帶FPGA的PCB的SSO模型示意圖。 通過PCB設(shè)計(jì)減小SSO 下面針對(duì)裝有FPGA的印制電路板,介紹兩種基于SSO產(chǎn)生機(jī)制來減小SSO的基本設(shè)計(jì)方法。 1. 減小感性耦合的設(shè)計(jì)方法 仿真結(jié)果顯示,芯片封裝/PCB接口上的感性耦合是導(dǎo)致SSO波形中高頻尖峰的元兇。一個(gè)大小為td的信號(hào)環(huán)路由一個(gè)信號(hào)過孔和距其近的接地過孔組成,這個(gè)環(huán)路的大小就標(biāo)志了感性耦合的強(qiáng)弱,如圖2

6、所示。I/O干擾環(huán)路的面積越大,產(chǎn)生的磁場(chǎng)就越容易侵入鄰近的被干擾環(huán)路。被干擾I/O信號(hào)環(huán)路的面積越大,也就更容易受其它I/O環(huán)路干擾。因此,要降低串?dāng)_和參數(shù)t,設(shè)計(jì)中就應(yīng)注意采用較薄的PCB,而且PCB上的關(guān)鍵I/O應(yīng)從較淺的信號(hào)層引出。同時(shí),設(shè)計(jì)師還可通過縮短I/O過孔與接地過孔之間的距離來減小串?dāng)_。在圖中所示的設(shè)計(jì)中,設(shè)計(jì)師專門將一對(duì)I/O焊盤連到了地平面和VCCIO平面,以減小干擾管腳和被干擾管腳相應(yīng)的信號(hào)環(huán)路面積。 圖2:信號(hào)環(huán)路的示意圖。 為*估本方法的有效性,我們對(duì)FPGA I/O Bank1 和Bank2開展了兩次測(cè)量,如圖3所示。這兩個(gè)Bank中的所有I/O口都配置為電流強(qiáng)度

7、12mA的LVTTL 2.5-V接口,并通過50帶狀線與10pF的電容端接。 圖3:I/O Bank 1和I/O Bank 2的管腳映射圖。 在Bank1中,管腳AF30是被干擾管腳。在FPGA設(shè)計(jì)中,將W24、W29、AC25、AC32、AE31和AH31這6個(gè)管腳通過編程設(shè)置為邏輯“0”,它們通過過孔連接到PCB的接地平面。U28、AA24、AA26、AE28和AE30這5個(gè)管腳則通過編程設(shè)置為邏輯“1”,并連接到PCB的VCCIO平面。其它68個(gè)I/O口以10MHz頻率同時(shí)發(fā)生狀態(tài)變換,因而是產(chǎn)生干擾的管腳。為了開展比較,Bank2中沒有將W24、W29、AC25、AC32、AE31、A

8、H31、U28、AA24、AA26、AE28和AE30這些 I/O通過編程設(shè)置為接地腳或VCCIO腳,只是將其空置,其它68個(gè)I/O仍然同時(shí)開關(guān),如圖3所示。 實(shí)驗(yàn)測(cè)試顯示Bank1中AF30上的地彈(ground bounce)已比Bank 2中的G30降低了17%,電壓下陷(power sag)也減小了13%。仿真結(jié)果也驗(yàn)證了這一改善。由于可編程接地管腳的出現(xiàn)縮短了干擾環(huán)路和被干擾環(huán)路的距離d,因此SSO的減小是預(yù)料中的,如圖2所示。然而,由于芯片封裝中的信號(hào)環(huán)路面積無法減小,所以改善程度也有限。 2. 通過合理設(shè)計(jì)減小PDN阻抗 PCB上接口處VCCIO和接地管腳之間的阻抗對(duì)于一塊FPGA芯片的PDN性能*估是重要的一個(gè)標(biāo)準(zhǔn)。通過采用有效的去耦策略并使用較薄的電源/接地平面對(duì)可以減小這一輸入阻抗。但有效的方法還是縮短將VCCIO焊球連接至VCCIO平面的電源過孔的長(zhǎng)度。而且,縮短電源過孔也會(huì)減小其與鄰近接地過孔構(gòu)成的環(huán)路,從而使這一環(huán)路較不易受干擾I/O環(huán)路狀態(tài)變化的影響。因此,設(shè)計(jì)時(shí)應(yīng)將VCCIO平面安排在離PCB頂層更近的位置。 本文小結(jié) 本文對(duì)裝有FPGA的PCB上的同步開關(guān)噪聲仿真開展了全面分析。分析結(jié)果說明,封裝和PCB接口上的串?dāng)_與封裝和PCB上的PD

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論