第3章組合邏輯電路分析和設(shè)計課件

1、項目二 譯碼顯示電路設(shè)計與安裝專題3譯碼器專題1組合電路分析與設(shè)計專題2編碼器返回任務(wù)2 譯碼顯示電路設(shè)計與安裝專題4數(shù)據(jù)選擇器 任務(wù)1 編碼器的設(shè)計與安裝10/2/20221項目二 譯碼顯示電路設(shè)計與安裝專題3譯碼器專題1組合電路導(dǎo)入新課專題1組合電路分析與設(shè)計TTL門和 CMOS門中閑置輸入端該如何處理？CMOS門和TTL門的接口電路要考慮哪兩個問題？數(shù)字電路按其有無記憶功能，分為組合邏輯電路和時序邏輯電路兩大部分。10/2/20222導(dǎo)入新課專題1組合電路分析與設(shè)計TTL門和 CMOS門中閑1.1 組合邏輯電路的分析 1、組合邏輯電路的特點：任何時刻，邏輯電路的輸出狀態(tài)只取決于電路各輸入

2、狀態(tài)的組合，與電路原來的狀態(tài)無關(guān)。組合邏輯電路方框圖10/2/202231.1 組合邏輯電路的分析 1、組合邏輯電路的特點：2、組合邏輯電路功能的描述（1）邏輯函數(shù)式（2）真值表（4）波形圖（3）邏輯圖 邏輯圖是以常用邏輯門的圖符號，按照一定功能連接起來的組合邏輯電路。 可用來反映組合邏輯電路的功能。 可以直觀地反映組合邏輯電路的功能。 是一種更加直觀地反映組合邏輯電路功能的分析工具。10/2/202242、組合邏輯電路功能的描述（1）邏輯函數(shù)式（2）真值表（4）3、組合邏輯電路的分析步驟 根據(jù)已知邏輯電路圖寫出對應(yīng)的邏輯函數(shù)表達式； 用公式法或卡諾圖法對邏輯函數(shù)式進行化簡，得到最簡邏輯表達式

3、； 根據(jù)最簡邏輯表達式，列出相應(yīng)的邏輯電路真值表； 根據(jù)真值表確定電路邏輯功能。 所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，找出其輸出信號和輸入信號之間的邏輯關(guān)系，確定電路的邏輯功能。 10/2/202253、組合邏輯電路的分析步驟 根據(jù)已知邏輯電路圖寫出對應(yīng)的邏分析組合邏輯電路的一般步驟，方框圖如下：已知邏輯圖寫出邏輯式化簡或變換列出邏輯真值表確定邏輯功能10/2/20226分析組合邏輯電路的一般步驟，方框圖如下：已知寫出化簡或變換列1、分析下圖所示組合電路的功能。例FAB& 1 已知邏輯電路圖 2相應(yīng)邏輯表達式根據(jù)邏輯圖寫出相應(yīng)邏輯式10/2/202271、分析下圖所示組合電路的功

4、能。例FAB& 1 已知邏 3 化簡邏輯式BAF000101011110 由真值表可看出：輸入AB相同時，輸出為0；輸入AB相異時，輸出為1。顯然，這是一個異或門電路，具有異或功能。 5 確定邏輯功能應(yīng)用代數(shù)法化簡邏輯函數(shù)式4 列出真值表10/2/20228 3 化簡邏輯式BAF000101011110 由真化簡 2 3 4 5 1 當輸入A、B、C中有2個或2個以上為1時，輸出F就為1，否則輸出F為0。若輸入是裁判，輸出是裁定結(jié)果，顯然該電路是一個多數(shù)表決器。例 2、分析下圖所示組合電路的功能。應(yīng)用了反演律寫出邏輯真值表由真值表數(shù)據(jù)分析10/2/20229化簡 2 3 4 5 1 當輸入A、

5、例 3、分析下圖所示組合電路的功能。 1 2 3 由最簡式可直接看出：電路輸出只與輸入AB有關(guān)，且具有與非功能。步驟4可省略 ！ 10/2/202210例 3、分析下圖所示組合電路的功能。 1 2 3 ABC0001011110111111AB 由最簡邏輯函數(shù)式可知，電路的輸出F只與輸入A、B有關(guān)，而與輸入變量C無關(guān)，且F和A、B的邏輯關(guān)系為：有0出1，全1出0，即具有對AB的與非功能！也可應(yīng)用卡諾圖對該函數(shù)式進行化簡：用卡諾圖化簡之前應(yīng)找出該邏輯函數(shù)具有的所有最小項：用卡諾圖化簡：10/2/202211ABC0001011110111111AB 由最簡邏輯1. 分析下圖所示邏輯電路的功能：A

6、B1& F11&2. 分析下圖所示邏輯電路的功能。ABF1111同或功能同或功能10/2/2022121. 分析下圖所示邏輯電路的功能：AB1& F11&2.1.2 組合邏輯電路的設(shè)計方法、組合邏輯電路的設(shè)計步驟：(1)分析設(shè)計要求，設(shè)置輸入輸出變量并邏輯賦值；(2)列真值表；(3)寫出邏輯表達式，并化簡；(4)畫邏輯電路圖。設(shè)計過程與分析過程相反，組合邏輯電路的設(shè)計是根據(jù)給定的實際邏輯問題，求出實現(xiàn)其邏輯功能的最簡單的邏輯電路。10/2/2022131.2 組合邏輯電路的設(shè)計方法、組合邏輯電路的設(shè)計步驟： 1、用與非門設(shè)計一個交通報警控制電路。交通信號燈有黃、綠、紅3種，3種燈分別單獨工作或

7、黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。要求用與非門組成電路。設(shè)計 設(shè)黃、綠、紅三燈分別用輸入變量A、B、C表示，燈亮時為工作，其值為“1”，燈滅時為不工作，其值為“0”；輸出報警信號用F表示，正常工作時F值為“0”，出現(xiàn)故障時F值為“1”。 根據(jù)上述假設(shè)，我們可根據(jù)題目要求，首先把電路的功能真值表表列寫出來。 1 確定邏輯函數(shù)與變量關(guān)系例10/2/202214 1、用與非門設(shè)計一個交通報警控制電路。交通信號燈有黃、綠、2列出相應(yīng)真值表 3 列出邏輯函數(shù)式ABC00010111101111 4 得出最簡式用卡諾圖對上式進行化簡：10/2/2022152列出相應(yīng)真

8、值表 3 列出邏輯函數(shù)式ABC000101111 AB CF& & & & 1 1 1 5 畫出邏輯電路圖 顯然，組合邏輯電路的設(shè)計步驟為：據(jù)題意確定輸入、輸出變量的邏輯形式；列出相關(guān)真值表；寫出相應(yīng)邏輯表達式；化簡邏輯式；根據(jù)最簡邏輯式畫出邏輯電路圖。應(yīng)用非非定律對邏輯式變換，找出輸出對輸入的與非關(guān)系：10/2/202216 AB CF& & & & 1 1 1 5 畫出邏輯電路 2、一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測器。為了防止誤報警，只有當其中有兩種或兩種以上類型的探測器發(fā)出火災(zāi)檢測信號時，報警系統(tǒng)產(chǎn)生報警控制信號。設(shè)計一個產(chǎn)生報警控制信號的電路。解：(1)分析設(shè)

9、計要求，設(shè)輸入輸出變量并邏輯賦值； 輸入變量：煙感A 、溫感B，紫外線光感C； 輸出變量：報警控制信號Y。 邏輯賦值：用1表示肯定，用0表示否定。例10/2/202217 2、一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類 (2)列真值表，把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式；(3) 由真值表寫邏輯表達式，并化簡; 化簡得最簡式：10/2/202218 (2)列真值表，把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式； (4) 畫邏輯電路圖： 將邏輯函數(shù)等式變換為： 用一個與或非門加一個非門就可以實現(xiàn)，其邏輯電路圖如下圖所示。10/2/202219 (4) 畫邏輯電路圖： 用一個與或非門加一個非思考與問題1. 分析圖示電

10、路的邏輯功能2. 試設(shè)計一個三變量的判奇電路。11=1&1&CCBBFF1F2F3F4F5F610/2/202220思考與問題1. 分析圖示電路的邏輯功能2. 試設(shè)計一個三變量作業(yè)題：課后習題本節(jié)小結(jié)：1、組合邏輯電路的一般分析方法。2、組合邏輯電路的設(shè)計方法。10/2/202221作業(yè)題：課后習題本節(jié)小結(jié)：1、組合邏輯電路的一般分析方法。9導(dǎo)入新課專題2編碼器生活中常用十進制數(shù)及文字、符號等表示事物。數(shù)字電路只能以二進制信號工作。編碼器用二進制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。實現(xiàn)編碼功能的邏輯電路，稱為編碼器。10/2/202222導(dǎo)入新課專題2編碼器生活中常用十進制數(shù)

11、及文字、符號等表示事編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號編碼時，應(yīng)由2N M來確定位數(shù)N。例：對0到9這十個數(shù)碼編碼時，采用了4位二進制代碼。241610。編碼器種類有：二進制編碼器、二-十進制編碼器和優(yōu)先編碼器等。 10/2/202223編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號2.1 二進制編碼器定義：用n位二進制代碼對2n個信號進行編碼的電路，稱為二進制編碼器 舉例：以一個三位二進制普通編碼器為例，說明普通二進制編碼器的工作原理。 （普通編碼器：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。） 10/2/2022242.1 二進制編碼器定義

12、：用n位二進制代碼對2n個信號進行位二進制編碼器由左圖可寫出編碼器的輸出邏輯函數(shù)為：根據(jù)函數(shù)表達式可列出真值表（設(shè)輸入信號為1表示對該輸入進行編碼。）10/2/202225位二進制編碼器由左圖可寫出編碼器的輸出邏輯函數(shù)為：根據(jù)函數(shù) I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0任何時刻只允許輸入一個編碼請求其它輸入取值組合不允許出現(xiàn)，為無關(guān)項。三位二進制編碼器真值表10/2/202226 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0編碼器的符號圖返回輸入：八個信號（對象）I0I7 （二值量）輸出：三位二進制代碼Y2Y1Y0稱八線三線編碼器10/2/202227編碼器的

13、符號圖返回輸入：八個信號（對象）輸出：三位二進制代碼2.2 二-十進制編碼器1、定義：將十個數(shù)字轉(zhuǎn)換為二進制代碼的電路，稱為二-十進制編碼器 2、特點：電路有十個輸入端，四個輸出端。所以也稱為10線4線編碼器。 3、舉例：分析下圖電路的邏輯功能。 根據(jù)邏輯圖 寫出函數(shù)表達式 列出真值表 確定電路邏輯功能10/2/2022282.2 二-十進制編碼器1、定義：將十個數(shù)字轉(zhuǎn)由圖可寫出編碼器的輸出邏輯函數(shù)為：圖中I0.I9為十個需要編碼的輸入信號,輸出Y3Y2Y1Y0為四位二進制代碼。10/2/202229由圖可寫出編碼器的輸出邏輯函數(shù)為：圖中I0.I9為十個需編碼器真值表 圖中為二-十進制編碼器。

14、I0.I9為十個需要編碼的輸入信號,輸出Y3Y2Y1Y0為四位二進制代碼。10/2/202230編碼器真值表 圖中為二-十進制編碼器。I0.I9為. 優(yōu)先編碼器定義：在數(shù)字系統(tǒng)中，當編碼器同時有多個輸入為有效時，常要求輸出不但有意義，而且應(yīng)按事先編排好的優(yōu)先順序輸出，即要求編碼器只對其中優(yōu)先權(quán)最高的一個輸入信號進行編碼，具有此功能的編碼器稱為優(yōu)先編碼器。特點：優(yōu)先編碼器電路中，允許同時輸入兩個或兩個以上的編碼信號，優(yōu)先編碼器只對其中優(yōu)先權(quán)最高的一個輸入信號實行編碼。10/2/202231. 優(yōu)先編碼器定義：在數(shù)字系統(tǒng)中，當編碼器同時有多個輸優(yōu)先編碼器74LS148簡介1 2 3 4 5 6 7

15、 816 15 14 13 12 11 10 97 4 L S 1 4 874LS148的管腳排列圖 當使能輸入端S時，電路處于禁止編碼狀態(tài)，所有的輸出端全部輸出高電平“”；當使能輸入端S時，電路處于正常編碼狀態(tài)，輸出端的電平由I0 I7 的輸入信號而定。 I7的優(yōu)先級別最高， I0級別最低。在表示輸入、輸出端的字母上，“非”號表示低電平有效。 管腳排列圖中，I0 I7為輸入信號端，Y0 Y2為輸出端，S為使能輸入端，OE為使能輸出端，GS為片優(yōu)先編碼輸出端。10/2/202232優(yōu)先編碼器74LS148簡介1 2 3 74LS148電路的功能表1 11 00 10 10 10 10 10 1

16、0 10 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 11 1 11 1 1 0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11000000000輸 出輸 入I0I2I1I3I5I4I7I6SY2Y0OEGSY110/2/20223374LS148電路的功能表1 1 74LS148的邏輯功能描述： (1) 編碼輸入端：邏輯符號輸入端 上面均有“”號，這表示編碼輸入低電平有效。I0I7低電平有效允許編碼，但無有效編碼請求優(yōu)先權(quán)最高

17、10/2/202234 74LS148的邏輯功能描述：I0I7低電平有效允(2) 編碼輸出端 ：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0 （3） 選通輸入端：只有在 = 0時，編碼器才處于工作狀態(tài)；而在 = 1時，編碼器處于禁止狀態(tài)，所有輸出端均被封鎖為高電平。SS10/2/202235(2) 編碼輸出端 ：從功能表可以看出，74L1 11 00 10 10 10 10 10 10 10 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1

18、11 1 11 1 1 0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11000000000輸 出輸 入I0I2I1I3I5I4I7I6SY2Y0OEGSY1允許編碼，但無有效編碼請求正在優(yōu)先編碼（4）選通輸出端OE和擴展輸出端GS：為擴展編碼器功能而設(shè)置。10/2/2022361 1 74LS148的邏輯符號 以上通過對74LS148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊的能力。不要求背74LS148的功能表。10/2/20223774LS148的邏輯符號 以上通過對74LS148編碼器用74L

19、S148接成的16線4線優(yōu)先編碼器 優(yōu)先權(quán)最高(2)片無有效編碼請求時才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼編碼輸出的最高位10/2/202238用74LS148接成的16線4線優(yōu)先編碼器 優(yōu)先權(quán)最高(2作業(yè)題：小結(jié)：1、編碼器的工作原理。2、介紹編碼器的功能擴展。10/2/202239作業(yè)題：小結(jié)：1、編碼器的工作原理。9/24/202239導(dǎo)入新課專題3譯碼器常用的譯碼器有二進制譯碼器、二-十進制譯碼器和顯示譯碼器等。二進制代碼原來信息編碼對象編碼譯碼譯碼： 將編碼時賦予代碼的特定含義“翻譯”出來。譯碼器：能夠?qū)崿F(xiàn)譯碼功能的電路。10/2/202240導(dǎo)入新課專題3譯碼器常用的譯

20、碼器有二進制譯碼器、二-十進3.1 二進制譯碼器輸入：二進制代碼（N位）.輸出：2N個，每個輸出僅包含一個最小項。譯碼器邏輯符號輸入是三位二進制代碼、有八種狀態(tài)，八個輸出端分別對應(yīng)其中一種輸入狀態(tài)。因此，又把三位二進制譯碼器稱為3線8線譯碼器。10/2/2022413.1 二進制譯碼器輸入：二進制代碼（N位）.譯碼器邏輯符1、74LS138的電路結(jié)構(gòu)內(nèi)部電路圖負邏輯與非門譯碼輸入端 S為控制端（又稱使能端） S=1 譯碼工作 S=0 禁止譯碼， 輸出全1 輸出端 三位二進制譯碼器邏輯圖10/2/2022421、74LS138的電路結(jié)構(gòu)內(nèi)部電路圖負邏輯與非門譯碼輸入端譯中為0高電平有效低電平有效

21、禁止譯碼譯碼工作2、74LS138的功能表10/2/202243譯中為0高電平有效低電平有效禁止譯碼譯碼工作2、74LS1374LS138的邏輯符號低電平有效輸出三位二進制代碼使能端10/2/20224474LS138的邏輯符號低電平有效輸出三位二進制代碼使能端974LS138的邏輯功能說明 三個譯碼輸入端（又稱地址輸入端）A2、A1、A0，八個譯碼輸出端 ，以及三個控制端（又稱使能端） 、 、 。 、 ， 是譯碼器的控制輸入端，當 = 1、 + = 0 (即 = 1, 和 均為0)時，GS輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S

22、1S2S3S1S3S2Y0Y7S310/2/20224574LS138的邏輯功能說明S1S2S1S2S3S1S2S3 當譯碼器處于工作狀態(tài)時，每輸入一個二進制代碼將使對應(yīng)的一個輸出端為低電平，而其它輸出端均為高電平。也可以說對應(yīng)的輸出端被“譯中”。 74LS138輸出端被“譯中”時為低電平，所以其邏輯符號中每個輸出端 上方均有“”符號。 Y0Y710/2/202246 當譯碼器處于工作狀態(tài)時，每輸入一個二進制代碼將使對應(yīng)的3、74LS138應(yīng)用舉例 (1)74LS138譯碼器的功能擴展 用兩片74LS138可以構(gòu)成4線16線譯碼器，連接方法如下圖示: A3、A2、A1、A0為擴展后電路的信號輸

23、入端，Y15Y0為輸出端。當輸入信號最高位A30時，高位芯片被禁止，Y15Y8輸出全部為“1”，低位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。A31時，低位芯片被禁止，Y7Y0輸出全部為“1”，高位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。10/2/2022473、74LS138應(yīng)用舉例 (1)74LS138譯碼器的功(2) 實現(xiàn)組合邏輯函數(shù)F（A，B，C） 比較以上兩式可知，把3線8線譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數(shù)的輸入變量（ABC），譯碼器的每個輸出端Yi都與某一個最小項mi相對應(yīng)，加上適當?shù)拈T電路，就可以利用譯碼器實現(xiàn)組合邏輯函數(shù)。10

24、/2/202248(2) 實現(xiàn)組合邏輯函數(shù)F（A，B，C） 比較以上 試用74LS138譯碼器實現(xiàn)邏輯函數(shù)： 因為則例解10/2/202249 試用74LS138譯碼器實現(xiàn)邏輯函數(shù)： 因為則例解 因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將 、 、 、 、經(jīng)一個與非門輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實現(xiàn)組合邏輯函數(shù)。 Y1YYYY10/2/202250 因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)3.2 二-十進制譯器二十進制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。 二十進制譯碼器74LS42的邏輯符號10/2/2022513.2 二-十進制譯器二十進制譯

25、碼器的邏輯功能是將輸二-十進制譯碼器74LS42的功能表譯中為0拒絕偽碼返回10/2/202252二-十進制譯碼器74LS42的功能表譯中為0拒絕偽碼返回9/3.3 顯示譯碼器在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取測量和運算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動器和顯示器等部分組成。 10/2/2022533.3 顯示譯碼器在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要1、數(shù)字顯示器件 數(shù)字顯示器件是用來顯示數(shù)字、文字或者符號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光

26、二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。本書主要討論發(fā)光二極管數(shù)碼管。 10/2/2022541、數(shù)字顯示器件9/24/202254（1）發(fā)光二極管（LED）及其驅(qū)動方式LED具有許多優(yōu)點，它不僅有工作電壓低(1.53V)、體積小、壽命長、可靠性高等優(yōu)點，而且響應(yīng)速度快(100ns)、亮度比較高。一般LED的工作電流選在5 10mA，但不允許超過最大值（通常為50mA）。LED可以直接由門電路驅(qū)動。 10/2/202255（1）發(fā)光二極管（LED）及其驅(qū)動方式LED具有許多優(yōu)點圖（a）是輸出為低電平時，LED發(fā)光，稱為低電平驅(qū)動； 圖（b）是輸出為高電平時，LED發(fā)光，稱為高電平驅(qū)動

27、；采用高電平驅(qū)動方式的TTL門最好選用OC門。 門電路驅(qū)動LED(a) 低電平驅(qū)動 (b) 高電平驅(qū)動R為限流電阻10/2/202256圖（a）是輸出為低電平時，LED發(fā)光，稱為低電平驅(qū)動； (2) LED數(shù)碼管LED數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個LED按分段式封裝制成半導(dǎo)體LED數(shù)碼管，其管腳排列如圖所示。 七段發(fā)光二極管有共陰極和共陽極兩種接法。共陰極接法是高電平驅(qū)動發(fā)光，共陽極接法是低電平驅(qū)動發(fā)光。管腳排列圖 a b c d a e f g h g e d cbf共陰極接法共陽極接法10/2/202257(2) LED數(shù)碼管 七段發(fā)光二極管有共陰極和共陽 （3）七段字形顯示方式LE

28、D數(shù)碼管通常采用七段字形顯示方式來表示0-9十個數(shù)字。10/2/202258 （3）七段字形顯示方式9/24/202258 （4）集成七段顯示譯碼器 七段顯示器譯碼器把輸入的BCD碼，翻譯成驅(qū)動七段LED數(shù)碼管各對應(yīng)段所需的電平。 74LS49是一種七段顯示譯碼器。 74LS49的邏輯符號七段代碼8421BCD碼滅燈控制端10/2/202259 （4）集成七段顯示譯碼器 七段顯示器譯碼器把輸入74LS49的功能表8421BCD碼禁止碼滅燈狀態(tài)10/2/20226074LS49的功能表8421BCD碼禁止碼滅燈狀態(tài)9/24/譯碼輸入端：D、C、B、A，為8421BCD碼；七段代碼輸出端：abcd

29、efg，某段輸出為高電平時該段點亮，用以驅(qū)動高電平有效的七段顯示LED數(shù)碼管； 滅燈控制端：IB ，當IB = 1時，譯碼器處于正常譯碼工作狀態(tài)；若IB = 0，不管D、C、B、A輸入什么信號，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。10/2/202261譯碼輸入端：D、C、B、A，為8421BCD碼；七段下圖是一個用七段顯示譯碼器74LS49驅(qū)動共陰型LED數(shù)碼管的實用電路。74LS49驅(qū)動LED數(shù)碼管電路 10/2/202262下圖是一個用七段顯示譯碼器74LS49驅(qū)動共陰型LED數(shù)作業(yè)題：小結(jié)：1、譯

30、碼器的工作原理及功能擴展。2、介紹顯示譯碼器的功能。補充題：設(shè)計用CD4511驅(qū)動共陰型數(shù)碼管的應(yīng)用電路。10/2/202263作業(yè)題：小結(jié)：1、譯碼器的工作原理及功能擴展。補充題：設(shè)計用導(dǎo)入新課專題4數(shù)據(jù)選擇器定義在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器,其作用相當于多路開關(guān)。種類常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。 示意圖10/2/202264導(dǎo)入新課專題4數(shù)據(jù)選擇器定義在多路數(shù)據(jù)傳送過程中，能夠根4.1 數(shù)據(jù)選擇器工作原理1、 四選一數(shù)據(jù)選擇器的邏輯電路圖地址輸入端控制輸入端數(shù)據(jù)輸入端輸出端10/2/2022654.1

31、數(shù)據(jù)選擇器工作原理1、 四選一數(shù)據(jù)選擇器的邏輯電路圖2、四選一數(shù)據(jù)選擇器的功能表及邏輯符號輸 入輸 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3四選一數(shù)據(jù)選擇器的邏輯符號 10/2/2022662、四選一數(shù)據(jù)選擇器的功能表及邏輯符號輸 入輸 出S A4.2 數(shù)據(jù)選擇器74LS151簡介 74LS151的邏輯符號 1、數(shù)據(jù)選擇器74LS151的邏輯符號 74LS151示意圖 三個地址輸入端A2、A1、A0，八個數(shù)據(jù)輸入端D0D7，兩個互補輸出的數(shù)據(jù)輸出端Y和Y，一個控制輸入端S。10/2/2022674.2 數(shù)據(jù)選擇器74LS151簡介 74LS151的74L

32、S151的功能表 禁止狀態(tài) 工作狀態(tài) 10/2/20226874LS151的功能表 禁止狀態(tài) 工作狀態(tài) 9/24/2024.3 應(yīng)用舉例1. 功能擴展 用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)選擇器。試回憶用兩片38線譯碼器74LS138實現(xiàn)416線譯碼器的方法。利用使能端（控制端）實現(xiàn)功能的擴展。10/2/2022694.3 應(yīng)用舉例1. 功能擴展 試回憶用兩片38線譯用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器 擴展位接控制端A3 =1時，片禁止，片工作A3 =0時，片工作，片禁止 輸出需適當處理（該例接或門） 10/2/202270用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器 擴展

33、位接A3 =1時2 實現(xiàn)組合邏輯函數(shù)比較可知，表達式中都有最小項mi，利用數(shù)據(jù)選擇器可以實現(xiàn)各種組合邏輯函數(shù)。組合邏輯函數(shù)8選14選110/2/2022712 實現(xiàn)組合邏輯函數(shù)比較可知，表達式中都有最小項mi，例:試用八選一電路實現(xiàn) 解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因為邏輯表達式中的各乘積項均為最小項，所以可以改寫為10/2/202272例:試用八選一電路實現(xiàn) 解：將A、B、C分別從A2、A具體電路如下圖所示： D0 = D3 =D5 =D7 =1D1 = D2 =D4 =D6 =0S0根據(jù)八選一數(shù)據(jù)選擇器的功能，令10/2/202273具體電路如下

34、圖所示： D0 = D3 =D5 =D7 =1根真值表對照法注意變量高低位順序！A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 1110/2/202274真值表對照法注意變量A B CF0 0 010 0 例：試用八選一電路實現(xiàn)三變量多數(shù)表決電路。 解：假設(shè)三變量為A、B、C，表決結(jié)果為F，則真值表如下：A B CF0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 1110/2/202275 例：試用八選一電路實現(xiàn)三變量多數(shù)表決電路。 解：假設(shè) 在八選一電路中，將A、B、C從A2、A1、A0 輸入

35、，令 D3 = D5 =D6 =D7 =1D0 = D1 =D2 =D4 =0S0FY則可實現(xiàn)三變量多數(shù)表決電路，具體電路圖請讀者自行畫出。則10/2/202276 在八選一電路中，將A、B、C從A2、A1、A0D3 思考：若用8選1實現(xiàn)4變量的函數(shù)，或者用4選1實現(xiàn)3變量的函數(shù)，即地址輸入端的個數(shù)比變量個數(shù)小1，如何實現(xiàn)？如：輸 入輸 出S A1 A0Y0 01 0 0D01 0 1D11 1 0D21 1 1D3返回A B CF0 0 010 0 100 1 000 1 111 0 001 0 111 1 001 1 1110/2/202277思考：若用8選1實現(xiàn)4變量的函數(shù)，或者用4選1

36、實現(xiàn)3變量4.4 數(shù)據(jù)分配器 1、數(shù)據(jù)分配是數(shù)據(jù)選擇的逆過程。根據(jù)地址信號的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路，稱為數(shù)據(jù)分配器。 2、帶有使能端的譯碼器可作為數(shù)據(jù)分配器用。10/2/2022784.4 數(shù)據(jù)分配器 1、數(shù)據(jù)分配是數(shù)據(jù)選擇的逆過程。作業(yè)題：小結(jié)：1、數(shù)據(jù)選擇器的基本功能。2、數(shù)據(jù)選擇器的應(yīng)用。10/2/202279作業(yè)題：小結(jié)：1、數(shù)據(jù)選擇器的基本功能。9/24/20227任務(wù)1：編碼器的設(shè)計與安裝任務(wù)要求: 設(shè)計并組裝一個簡單的編碼器，能完成對08這九個輸入信號的編碼，用門電路實現(xiàn)。任務(wù)目標: 1、掌握組合邏輯電路的分析和設(shè)計方法； 2、 理解編碼器的工作原理； 3、

37、運用組合邏輯電路的知識完成項目要求。10/2/202280任務(wù)1：編碼器的設(shè)計與安裝任務(wù)要求: 9/24/202280 設(shè)備與器件設(shè)備：直流穩(wěn)壓電源+5V，邏輯試電筆，集成電路測試儀。器件：實驗電路板、 74LS20，九個開關(guān)，電阻1K、導(dǎo)線等。 10/2/202281 設(shè)備與器件設(shè)備：直流穩(wěn)壓電源+5V，邏輯試電筆，集成電路測 電路原理圖10/2/202282 電路原理圖9/24/202282 制作步驟與要求1、畫出原理圖及安裝圖2、連接電路 按實驗安裝圖在實驗板上安裝好實驗電路。檢查電路連接，確認無誤后再接電源。3、電路功能 每次只能一個開關(guān)導(dǎo)通，即輸出對應(yīng)的一組二進制代碼，當八個開關(guān)都不

38、接通時，輸出的代碼即是對I0的編碼。4、擴展功能 怎樣實現(xiàn)優(yōu)先編碼功能，設(shè)定I8的級別最高， I7的級別次之，以此類推， I0的級別最低? 10/2/202283 制作步驟與要求1、畫出原理圖及安裝圖2、連接電路3、電路功任務(wù)2：譯碼顯示電路設(shè)計與安裝任務(wù)要求： 完成譯碼顯示電路的設(shè)計與安裝。任務(wù)目標： 1、掌握編碼器、譯碼器和數(shù)碼管的邏輯功能； 2、鞏固組合邏輯電路的分析以及設(shè)計方法； 3、學會集成編碼、譯碼和數(shù)碼管的使用。10/2/202284任務(wù)2：譯碼顯示電路設(shè)計與安裝任務(wù)要求：9/24/20228設(shè)備：直流穩(wěn)壓電源同，邏輯試電筆，示波器，集成電路測試儀。器件：實驗電路板、集成二-十進制編碼器74LS147、集