第一章集成電路的基本制造工藝課件

1、第一章 集成電路的基本制造工藝第一章 集成電路的基本制造工藝半導體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML半導體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS半導體制造工藝分類一 雙極型IC的基本制造工藝： A ） 在元器件間要做電隔離區(qū)（PN結隔離、介質隔離及混合隔離） ECL（發(fā)射極耦合邏輯電路） TTL/DTL ，STTL B） 在元器件間自然隔離 I2L（集成輸入邏輯電路）半導體制造工藝分類一 雙極型IC的基本制造工藝：半導體制造工藝分類二 MOSIC的基本制造工藝： 根據柵工藝分類 鋁柵工藝 硅柵工藝 其他分類

2、（根據溝道） PMOS、NMOS、CMOS（根據負載元件）E/R、E/E、E/D 半導體制造工藝分類二 MOSIC的基本制造工藝：半導體制造工藝分類三 Bi-CMOS工藝： A 以CMOS工藝為基礎 P阱，N阱 ，雙阱 Bi-CMOS工藝 B 以雙極型工藝為基礎半導體制造工藝分類三 Bi-CMOS工藝：雙極型集成電路和MOS集成電路優(yōu)缺點雙極型集成電路速度高、驅動能力強、模擬精度高、功耗比較大CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；電流驅動能力低雙極型集成電路和MOS集成電路優(yōu)缺點雙極型集成電路一. 雙極集成電路的基本制造工藝雙極

3、集成電路的基本制造工藝可分為兩類：元器件要做隔離區(qū)（隔離的方法有很多種，pn結隔離，全介質隔離，pn結-介質混合隔離等）；元器件間自然隔離一. 雙極集成電路的基本制造工藝雙極集成電路的基本制造工藝可1、pn結隔離工藝在早期的標準雙極型工藝中，都是采用pn結來隔離各個三極管間的集電極。采用pn結隔離分為三種結構：（1）標準下埋集電極三極管（SBC）（2）集電極擴散隔離三極管（CDI）（3）三重擴散三極管（3D） 1、pn結隔離工藝在早期的標準雙極型工藝中，都是采用pn結來典型的PN結隔離的摻金TTL電路工藝流程一次氧化襯底制備隱埋層擴散外延淀積熱氧化隔離光刻隔離擴散再氧化基區(qū)擴散再分布及氧化發(fā)射

4、區(qū)光刻背面摻金發(fā)射區(qū)擴散反刻鋁接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層中測壓焊塊光刻典型的PN結隔離的摻金TTL電路工藝流程一次氧化襯底制備隱埋NPN晶體管刨面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+NPN晶體管刨面圖ALSiO2BPP+P-SUBN+ECN+NPN晶體管刨面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+NPN晶體管刨面圖ALSiO2BPP+P-SUBN+ECN+襯底選擇P型Si ：10.cm 早期工藝選 111晶向,現(xiàn)在的工藝多選100晶向 襯底選擇P型Si ：10.cm 早期工藝選第一次光刻N+埋層擴散孔制作埋

5、層的目地：1。減小集電極串聯(lián)電阻2。減小寄生PNP管的影響埋層雜質選擇原則1。 雜質固濃度大2。高溫時在Si中的擴散 系數(shù)小，以減小上推3。 與襯底晶格匹配好，以減小應力P-SUBN+-BL涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜-清洗N+擴散(P)第一次光刻N+埋層擴散孔制作埋層的目地：P-SUBN+-B外延層淀積VPE（Vaporous phase epitaxy) 氣相外延生長硅 SiCl4+H2Si+HCl外延層淀積時考慮的設計主要參數(shù)是外延層電阻率和外延層厚度 TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL外延層淀積VPE（

6、Vaporous phase epitax第二次光刻P+隔離擴散孔涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜-清洗P+擴散(B)N+-BLP-SUBN-epiN+-BLN-epiP+P+P+在襯底上形成孤立的外延層島,實現(xiàn)元件的隔離第二次光刻P+隔離擴散孔涂膠烘烤-掩膜（曝光）-第三次光刻P型基區(qū)擴散孔 決定NPN管的基區(qū)擴散位置范圍SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗基區(qū)擴散(B)第三次光刻P型基區(qū)擴散孔 決定NPN管的基區(qū)擴散位置第四次光刻N+發(fā)射區(qū)擴散孔集電極和N型電阻的接觸孔；Al-Si

7、歐姆接觸：ND10e19cm-3SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗擴散第四次光刻N+發(fā)射區(qū)擴散孔集電極和N型電阻的接觸孔；Al-第五次光刻引線接觸孔SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗第五次光刻引線接觸孔SiO2N+N+-BLP-SUBN第六次光刻金屬化內連線ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗

8、去膜清洗蒸鋁第六次光刻金屬化內連線ALN+N+-BLP-SUBN-ep第七次光刻-壓焊點光刻硅片進行鈍化，覆蓋上PSG，需進行壓焊點光刻第七次光刻-壓焊點光刻硅片進行鈍化，覆蓋上PSG，需進行壓焊橫向PNP晶體管刨面圖PNPCBENPP+P+PP橫向PNP晶體管刨面圖PNPCBENPP+P+PP縱向PNP晶體管刨面圖CBENPp+PNP縱向PNP晶體管刨面圖CBENPp+PNPCDI （Collector-Diffusion Isolation 集電極擴散隔離工藝 ）整個器件區(qū)域由一個n環(huán)包圍，這個n環(huán)與下埋n層相連，這樣三極管就被由集電極和襯底構成的pn結與外界隔離開來 CDI （Colle

9、ctor-Diffusion Isola3D集電極、發(fā)射極、基極均是由注入工藝實現(xiàn)的3D集電極、發(fā)射極、基極均是由注入工藝實現(xiàn)的2.氧化物隔離雙極工藝CEBCEB介質隔離結構的優(yōu)點：面積??；寄生電容小 缺點：不能減小發(fā)射極、基極、集電極之間的距離（有源區(qū)面積還是很大）； 需要長時間的高溫氧化； 器件按比例縮小困難pn結隔離介質結隔離2.氧化物隔離雙極工藝CEBCEB介質隔離結構的優(yōu)點：面積小3.先進的雙極器件工藝先進的雙極器件工藝包括三個特點：自對準多晶硅發(fā)射極深槽隔離3.先進的雙極器件工藝先進的雙極器件工藝包括三個特點：先進的雙極器件工藝-自對準發(fā)射極由n多晶硅形成，基極電極由p+多晶硅形成

10、兩層多晶硅之間的氧化層稱為側墻，它保證了晶體管基極和發(fā)射極之間的自對準先進的雙極器件工藝-自對準發(fā)射極由n多晶硅形成，基極電極由先進的雙極器件工藝-自對準常規(guī)結構和自對準結構的對比先進的雙極器件工藝-自對準常規(guī)結構和自對準結構的對比先進的雙極器件工藝-多晶硅發(fā)射極多晶硅發(fā)射極解決雙極型晶體管縱向按比例縮小問題的最佳方案之一就是采用多晶硅發(fā)射極結構；避免發(fā)射區(qū)離子注入對硅表面的損傷；多晶硅發(fā)射極具有較大電流增益；發(fā)射極引出在發(fā)射區(qū)外面,避免鋁的尖錐穿透問題先進的雙極器件工藝-多晶硅發(fā)射極多晶硅發(fā)射極解決雙極型晶體管先進的雙極器件工藝-深槽隔離深槽隔離深槽隔離技術：令溝槽穿透外延層和埋層直至襯底，

11、將相鄰的晶體管隔開;需要RIE刻槽技術優(yōu)點：無p+隔離區(qū)橫向擴散問題;省去了形成場氧化層的高溫過程;溝槽擊穿電壓高先進的雙極器件工藝-深槽隔離深槽隔離深槽隔離技術：令溝槽穿二. CMOS集成電路制造工藝二. CMOS集成電路制造工藝CMOS集成電路工藝-以P阱硅柵CMOS為例1 光刻I-阱區(qū)光刻，刻出阱區(qū)注入孔 N-SiN-SiSiO2CMOS集成電路工藝-以P阱硅柵CMOS為例1 光刻I-CMOS集成電路工藝-以P阱硅柵CMOS為例2 阱區(qū)注入及推進，形成阱區(qū)N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例2 阱區(qū)注入CMOS集成電路工藝-以P阱硅柵CMOS為例3 去除SiO2，長薄

12、氧，長Si3N4N-SiP-Si3N4CMOS集成電路工藝-以P阱硅柵CMOS為例3 去除SiCMOS集成電路工藝-以P阱硅柵CMOS為例4 光II-有源區(qū)光刻N-SiP-Si3N4CMOS集成電路工藝-以P阱硅柵CMOS為例4 光II-CMOS集成電路工藝-以P阱硅柵CMOS為例5 光III-N管場區(qū)光刻，N管場區(qū)注入（注入相同類型雜質），以提高場開啟，及改善阱的接觸。光刻膠N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例5 光IIICMOS集成電路工藝-以P阱硅柵CMOS為例6 光-p管場區(qū)光刻，p管場區(qū)注入，以提高場開啟光刻膠N-SiP-N type impurityCMOS

13、集成電路工藝-以P阱硅柵CMOS為例6 光-CMOS集成電路工藝-以P阱硅柵CMOS為例7 光-多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例7 光-CMOS集成電路工藝-以P阱硅柵CMOS為例8 光I-P+區(qū)光刻，P+區(qū)注入。形成PMOS管的源、漏區(qū)及P+保護環(huán)。N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例8 光I-CMOS集成電路工藝-以P阱硅柵CMOS為例9 光-N管場區(qū)光刻，N管場區(qū)注入，形成NMOS的源、漏區(qū)及N+保護環(huán)。光刻膠N-SiP-AsCMOS集成電路工藝-以P阱硅柵CMOS為例9 光-CMOS集成電路工藝-

14、以P阱硅柵CMOS為例10 長PSG（磷硅玻璃）。PSGN-SiP+P-P+N+N+CMOS集成電路工藝-以P阱硅柵CMOS為例10 長PSCMOS集成電路工藝-以P阱硅柵CMOS為例11 光刻-引線孔光刻。PSGN-SiP+P-P+N+N+CMOS集成電路工藝-以P阱硅柵CMOS為例11 光刻CMOS集成電路工藝-以P阱硅柵CMOS為例12 光刻-引線孔光刻（反刻AL）。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDSCMOS集成電路工藝-以P阱硅柵CMOS為例12 光刻三. Bi-CMOS 工藝Bi-CMOS工藝是把雙極器件和CMOS器件同時制作在同一個芯片上，它綜合了 雙極器件高跨導、驅動能力強和CMOS器件高集成度和低功耗的優(yōu)點。