物業(yè)工程部培訓(xùn)嵌入式硬件軟件開(kāi)發(fā)技術(shù)

1、精品文檔 精心整理精品文檔 可編輯的精品文檔嵌入式硬件開(kāi)發(fā)技術(shù)一、嵌入式硬件開(kāi)發(fā)的步驟1 需求分析2 概要設(shè)計(jì)3 詳細(xì)設(shè)計(jì)4 原理圖輸入5 PCB布局布線6 制板7 樣板焊接8 硬件調(diào)試9 與軟件協(xié)調(diào)10 共同排查和故障定位11 硬件版本升級(jí)12 產(chǎn)品試樣13 產(chǎn)品定型了解各個(gè)階段的特點(diǎn)，是項(xiàng)目經(jīng)理首要的任務(wù)。當(dāng)了解到這些，掌握了公司以往的經(jīng)驗(yàn)數(shù)據(jù)，并適當(dāng)分析項(xiàng)目的技術(shù)特點(diǎn)和風(fēng)險(xiǎn)，做出相對(duì)準(zhǔn)確的預(yù)測(cè)就有基礎(chǔ)了。一般的公司在做項(xiàng)目的時(shí)候都有一些原始數(shù)據(jù)積累，如單板的尺寸、工藝要求、布線尺寸和焊盤大小。這些原始數(shù)據(jù)都是經(jīng)驗(yàn)的沉積，都可以用作將來(lái)設(shè)計(jì)的參照。硬件產(chǎn)品開(kāi)發(fā)中有一個(gè)與軟件不同的地方，當(dāng)軟

2、件發(fā)現(xiàn)問(wèn)題，可以修改源代碼，并且能夠很方便的退回原先的版本。但是，如果硬件在研發(fā)中發(fā)現(xiàn)問(wèn)題，往往意味著當(dāng)前版本的PCB作廢，必須重新修改原理圖，布局布線，送廠家制板，所需要的成本和時(shí)間都是很大的。所以硬件研發(fā)中，預(yù)測(cè)和分析顯得更加重要，而且需要有充分的風(fēng)險(xiǎn)評(píng)估和風(fēng)險(xiǎn)管理。用“重復(fù)就是最大的浪費(fèi)”來(lái)形容硬件開(kāi)發(fā)，一點(diǎn)都不為過(guò)。硬件研發(fā)通常需要2-3個(gè)反復(fù)，硬件版本才能穩(wěn)定。硬件項(xiàng)目的前期準(zhǔn)備時(shí)間較長(zhǎng)，只有前期準(zhǔn)備充分，才能保證后期少出問(wèn)題，少反復(fù)。前期準(zhǔn)備包括項(xiàng)目的需求分析、概要設(shè)計(jì)和詳細(xì)設(shè)計(jì)階段。在這些階段，項(xiàng)目開(kāi)發(fā)人員要搞清楚項(xiàng)目的研發(fā)目標(biāo)，框架結(jié)構(gòu)和研發(fā)細(xì)節(jié)。這個(gè)時(shí)候也需要收集相關(guān)技術(shù)資料

3、，閱讀相關(guān)器件手冊(cè)，消化相關(guān)協(xié)議。項(xiàng)目經(jīng)理需要組織成員展開(kāi)討論會(huì)，確定項(xiàng)目的實(shí)現(xiàn)細(xì)節(jié)，研究技術(shù)難點(diǎn)，布置攻關(guān)任務(wù)，檢查成員的進(jìn)展情況。前期準(zhǔn)備階段結(jié)束的標(biāo)志就是，項(xiàng)目的詳細(xì)設(shè)計(jì)通過(guò)了專家委員會(huì)的審批。實(shí)施階段包括原理圖輸入、PCB布局布線、制板和樣板焊接過(guò)程。這個(gè)過(guò)程需要的時(shí)間一般是固定的，不同的公司根據(jù)項(xiàng)目的輕重緩急會(huì)改變制板的時(shí)間，那么相應(yīng)的研發(fā)經(jīng)費(fèi)也會(huì)有大的變化。項(xiàng)目經(jīng)理在這個(gè)階段容易麻痹大意，其實(shí)實(shí)施階段的質(zhì)量控制往往會(huì)影響后續(xù)階段的開(kāi)發(fā)時(shí)間，嚴(yán)重的時(shí)候?qū)?huì)出現(xiàn)返工。筆者就曾經(jīng)遇到過(guò)這樣一個(gè)實(shí)例，某位硬件工程師將單板中最重要的芯片封裝做反了，質(zhì)量控制部門也沒(méi)有覺(jué)察到這個(gè)問(wèn)題，等到制板回

4、來(lái)，芯片焊接完畢，才發(fā)現(xiàn)這一嚴(yán)重問(wèn)題。這時(shí)候只能更改設(shè)計(jì)重新制板，項(xiàng)目的研發(fā)計(jì)劃已經(jīng)整整推遲2個(gè)月，可見(jiàn)質(zhì)量控制在實(shí)施階段的作用有多大。調(diào)試和測(cè)試階段包括硬件調(diào)試、與軟件協(xié)調(diào)、定位故障、功能測(cè)試和性能測(cè)試等階段。這個(gè)階段需要對(duì)比硬件的邏輯功能進(jìn)行基本功能調(diào)試，并要按照前期準(zhǔn)備階段提出的項(xiàng)目技術(shù)指標(biāo)進(jìn)行性能測(cè)試。如果缺乏有效的時(shí)間管理和統(tǒng)籌安排，這一階段也將是時(shí)間的殺手。特別是在測(cè)試階段，將會(huì)查出很多設(shè)計(jì)上的缺陷和各種接口錯(cuò)誤。這些缺陷和錯(cuò)誤如果不能及時(shí)解決，也將影響后續(xù)測(cè)試計(jì)劃進(jìn)度。 一、下面的一些系統(tǒng)要特別注意抗電磁干擾： 1、微控制器時(shí)鐘頻率特別高，總線周期特別快的系統(tǒng)。 2、系統(tǒng)含有大功

5、率，大電流驅(qū)動(dòng)電路，如產(chǎn)生火花的繼電器，大電流開(kāi)關(guān)等。 3、含微弱模擬信號(hào)電路以及高精度A/D變換電路的系統(tǒng)。 二、為增加系統(tǒng)的抗電磁干擾能力采取如下措施： 1、選用頻率低的微控制器： 選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波，方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度，比基波小，但頻率越高越容易發(fā)射出成為噪聲源，微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。 2、減小信號(hào)傳輸中的畸變 微控制器主要采用高速CMOS技術(shù)制造。信號(hào)輸入端靜態(tài)輸入電流在1mA左右，輸入電容10PF左右，輸入阻抗相當(dāng)高，高速CMOS電路的輸出端

6、都有相當(dāng)?shù)膸лd能力，即相當(dāng)大的輸出值，將一個(gè)門的輸出端通過(guò)一段很長(zhǎng)線引到輸入阻抗相當(dāng)高的輸入端，反射問(wèn)題就很嚴(yán)重，它會(huì)引起信號(hào)畸變，增加系統(tǒng)噪聲。當(dāng)TpdTr時(shí)，就成了一個(gè)傳輸線問(wèn)題，必須考慮信號(hào)反射，阻抗匹配等問(wèn)題。信號(hào)在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān)，即與印制線路板材料的介電常數(shù)有關(guān)。可以粗略地認(rèn)為，信號(hào)在印制板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯電路元件的Tr（標(biāo)準(zhǔn)延遲時(shí)間）為3到18ns之間。在印制線路板上，信號(hào)通過(guò)一個(gè)7W的電阻和一段25cm長(zhǎng)的引線，線上延遲時(shí)間大致在420ns之間。也就是說(shuō)，信號(hào)在印刷線路上的引線越短越好，最長(zhǎng)不宜超過(guò)

7、25cm。而且過(guò)孔數(shù)目也應(yīng)盡量少，最好不多于2個(gè)。 當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間，就要按照快電子學(xué)處理。此時(shí)要考慮傳輸線的阻抗匹配，對(duì)于一塊印刷線路板上的集成塊之間的信號(hào)傳輸，要避免出現(xiàn)TdTrd的情況，印刷線路板越大系統(tǒng)的速度就越不能太快。 用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則：信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱延遲時(shí)間。 3、減小信號(hào)線間的交叉干擾： A點(diǎn)一個(gè)上升時(shí)間為Tr的階躍信號(hào)通過(guò)引線AB傳向B端。信號(hào)在AB線上的延遲時(shí)間是Td。在D點(diǎn)，由于A點(diǎn)信號(hào)的向前傳輸，到達(dá)B點(diǎn)后的信號(hào)反射和AB線的延遲，Td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為Tr的頁(yè)脈沖信號(hào)。在C點(diǎn)，由于AB

8、上信號(hào)的傳輸與反射，會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB線上的延遲時(shí)間的兩倍，即2Td的正脈沖信號(hào)。這就是信號(hào)間的交叉干擾。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān)，與線間距離有關(guān)。當(dāng)兩信號(hào)線不是很長(zhǎng)時(shí)，AB上看到的實(shí)際是兩個(gè)脈沖的迭加。CMOS工藝制造的微控制由輸入阻抗高，噪聲高，噪聲容限也很高，數(shù)字電路是迭加100200mv噪聲并不影響其工作。若圖中AB線是一模擬信號(hào)，這種干擾就變?yōu)椴荒苋萑?。如印刷線路板為四層板，其中有一層是大面積的地，或雙面板，信號(hào)線的反面是大面積的地時(shí)，這種信號(hào)間的交叉干擾就會(huì)變小。原因是，大面積的地減小了信號(hào)線的特性阻抗，信號(hào)在D端的反射大為減小。特性阻抗與信號(hào)線到地間的介

9、質(zhì)的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對(duì)數(shù)成正比。若AB線為一模擬信號(hào)，要避免數(shù)字電路信號(hào)線CD對(duì)AB的干擾，AB線下方要有大面積的地，AB線到CD線的距離要大于AB線與地距離的23倍?？捎镁植科帘蔚?，在有引結(jié)的一面引線左右兩側(cè)布以地線。 4、減小來(lái)自電源的噪聲 電源在向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的電源上。電路中微控制器的復(fù)位線，中斷線，以及其它一些控制線最容易受外界噪聲的干擾。電網(wǎng)上的強(qiáng)干擾通過(guò)電源進(jìn)入電路，即使電池供電的系統(tǒng)，電池本身也有高頻噪聲。模擬電路中的模擬信號(hào)更經(jīng)受不住來(lái)自電源的干擾。 5、注意印刷線板與元器件的高頻特性 在高頻情況下，印刷線路板上的引線，過(guò)孔，電

10、阻、電容、接插件的分布電感與電容等不可忽略。電容的分布電感不可忽略，電感的分布電容不可忽略。電阻產(chǎn)生對(duì)高頻信號(hào)的反射，引線的分布電容會(huì)起作用，當(dāng)長(zhǎng)度大于噪聲頻率相應(yīng)波長(zhǎng)的1/20時(shí)，就產(chǎn)生天線效應(yīng)，噪聲通過(guò)引線向外發(fā)射。印刷線路板的過(guò)孔大約引起0.6pf的電容。 一個(gè)集成電路本身的封裝材料引入26pf電容。 一個(gè)線路板上的接插件，有520nH的分布電感。一個(gè)雙列直扦的24引腳集成電路扦座，引入418nH的分布電感。 這些小的分布參數(shù)對(duì)于這行較低頻率下的微控制器系統(tǒng)中是可以忽略不計(jì)的；而對(duì)于高速系統(tǒng)必須予以特別注意。 6、元件布置要合理分區(qū) 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問(wèn)題，

11、原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號(hào)部分，高速數(shù)字電路部分，噪聲源部分（如繼電器，大電流開(kāi)關(guān)等）這三部分合理地分開(kāi)，使相互間的信號(hào)耦合為最小。 7、處理好接地線 印刷電路板上，電源線和地線最重要?？朔姶鸥蓴_，最主要的手段就是接地。 對(duì)于雙面板，地線布置特別講究，通過(guò)采用單點(diǎn)接地法，電源和地是從電源的兩端接到印刷線路板上來(lái)的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印刷線路板上，要有多個(gè)返回地線，這些都會(huì)聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開(kāi)分，是指布線分開(kāi)，而最后都匯集到這個(gè)接地點(diǎn)上來(lái)。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)

12、字信號(hào)，屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。對(duì)噪聲和干擾非常敏感的電路或高頻噪聲特別嚴(yán)重的電路應(yīng)該用金屬罩屏蔽起來(lái)。8、用好去耦電容。 好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)印刷線路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門關(guān)門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)對(duì)于10MHz以下的噪聲有較好的去耦作用，對(duì)40MHz

13、以上的噪聲幾乎不起作用。1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統(tǒng)也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用膽電容或聚碳酸醞電容。 去耦電容值的選取并不嚴(yán)格，可按C=1/f計(jì)算；即10MHz取0.1uf，對(duì)微控制器構(gòu)成的系統(tǒng)，取0.10.01uf之間都可以。 三、降低噪聲與電磁干擾的一些經(jīng)驗(yàn)。 能用低速芯片就不用高速的，高

14、速芯片用在關(guān)鍵地方?？捎么粋€(gè)電阻的辦法，降低控制電路上下沿跳變速率。盡量為繼電器等提供某種形式的阻尼。使用滿足系統(tǒng)要求的最低頻率時(shí)鐘。時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。 用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短。 I/O驅(qū)動(dòng)電路盡量靠近印刷板邊，讓其盡快離開(kāi)印刷板。對(duì)進(jìn)入印制板的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射。 MCD無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。 閑置不用的門電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端。(10) 印制板盡量使用45折線而不用90折線

15、布線以減小高頻信號(hào)對(duì)外的發(fā)射與耦合。 印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件要距離再遠(yuǎn)一些。 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗，經(jīng)濟(jì)是能承受的話用多層板以減小電源，地的容生電感。時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。對(duì)A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。 元件引腳盡量短，去耦電容引腳盡量短。關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。對(duì)噪聲敏感的線不要與大電流，高速開(kāi)關(guān)線平行。石英晶體下面以

16、及對(duì)噪聲敏感的器件下面不要走線。弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路。任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干擾性的要求，避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本要素有三個(gè)： （1）干擾源，指產(chǎn)生干擾的元件、設(shè)備或信號(hào)，用數(shù)學(xué)語(yǔ)言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機(jī)、高頻時(shí)鐘等都可 能成為干擾源。

17、 （2）傳播路徑，指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳 播路徑是通過(guò)導(dǎo)線的傳導(dǎo)和空間的輻射。 （3）敏感器件，指容易被干擾的對(duì)象。如：A/D、D/A變換器，單片機(jī)，數(shù)字IC，弱信號(hào)放大器等。 抗干擾設(shè)計(jì)的基本原則是：抑制干擾源，切斷干擾傳播路徑，提高敏感器件的抗干擾性能。1 抑制干擾源 抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設(shè)計(jì)中最優(yōu) 先考慮和最重要的原則，常常會(huì)起到事半功倍的效果。 減小干擾源的du/dt主要是通過(guò)在干擾源兩端并聯(lián)電容來(lái)實(shí)現(xiàn)。減小干擾源的 di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來(lái)實(shí)現(xiàn)。 抑制干擾源的常用措施如

18、下： （1）繼電器線圈增加續(xù)流二極管，消除斷開(kāi)線圈時(shí)產(chǎn)生的反電動(dòng)勢(shì)干擾。僅加 續(xù)流二極管會(huì)使繼電器的斷開(kāi)時(shí)間滯后，增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可 動(dòng)作更多的次數(shù)。 （2）在繼電器接點(diǎn)兩端并接火花抑制電路（一般是RC串聯(lián)電路，電阻一般選幾K 到幾十K，電容選0.01uF），減小電火花影響。 （3）給電機(jī)加濾波電路，注意電容、電感引線要盡量短。 （4）電路板上每個(gè)IC要并接一個(gè)0.01F0.1F高頻電容，以減小IC對(duì)電源的 影響。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電 容的等效串聯(lián)電阻，會(huì)影響濾波效果。 （5）布線時(shí)避免90度折線，減少高頻噪聲發(fā)射。 （6）可控硅

19、兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲（這個(gè)噪聲嚴(yán)重時(shí)可能 會(huì)把可控硅擊穿的）。按干擾的傳播路徑可分為傳導(dǎo)干擾和輻射干擾兩類。 所謂傳導(dǎo)干擾是指通過(guò)導(dǎo)線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號(hào)的頻帶不同，可以通過(guò)在導(dǎo)線上增加濾波器的方法切斷高頻干擾 噪聲的傳播，有時(shí)也可加隔離光耦來(lái)解決。電源噪聲的危害最大，要特別注意處理。所謂輻射干擾是指通過(guò)空間輻射傳播到敏感器件的干擾。一般的解決方法是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。 切斷干擾傳播路徑的常用措施如下： （1）充分考慮電源對(duì)單片機(jī)的影響。電源做得好，整個(gè)電路的抗干擾就 解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感,要給單片機(jī)電源加濾波電路 或穩(wěn)壓器，以減小電源噪聲對(duì)單片機(jī)的干擾。比如，可以利用磁珠和電容 組成形濾波電路，當(dāng)然條件要求不高時(shí)也可用100電阻代替磁珠。 （2）如果單片機(jī)的I/O口用來(lái)控制電機(jī)等噪聲器件，在I/O口與噪聲源之 間應(yīng)加隔離（增加形濾波電路）。 控制電機(jī)等噪聲器件，在I/O口與噪聲源之 間應(yīng)加隔離（增加形濾波電路）。 （3）注意晶振布線。晶振與單