采樣保持電路

1、一、采樣保持電路結(jié)構(gòu)的選擇 常見(jiàn)的采樣保持結(jié)構(gòu)有以下兩種:圖1、電荷傳輸型采樣保持電路圖2、電容翻轉(zhuǎn)型采樣保持電路圖3、圖1，圖2所用的時(shí)鐘信號(hào)工作原理：一、電荷傳輸型采樣保持電路首先1、1為高電平，采樣電容CS對(duì)輸入信號(hào)進(jìn)行采樣，然后1比1提前0.4ns進(jìn)入下降沿，此時(shí)x點(diǎn)為高阻狀態(tài)，故 當(dāng)1變?yōu)榈碗娖?，即ks1開(kāi)關(guān)關(guān)斷時(shí)，x點(diǎn)不再導(dǎo)通，即抑制了開(kāi) 關(guān)ks1的電荷注入效應(yīng)。當(dāng)2為高電平的時(shí)候，1、1此時(shí)為 低電平，電路進(jìn)入保持狀體CS上的差分電荷就傳到7Cf上，此時(shí) 差分輸出電壓即為差分輸入電壓(CS=Cf)。二、電容翻轉(zhuǎn)型采樣保持電路首先1、1為高電平，采樣電容CS對(duì)輸入信號(hào)進(jìn)行采樣， 然

2、后1比1提前0.4ns進(jìn)入下降沿，此時(shí)x點(diǎn)為高阻狀態(tài)，故 當(dāng)1變?yōu)榈碗娖?，即ks1開(kāi)關(guān)關(guān)斷時(shí)，x點(diǎn)不再導(dǎo)通，即抑制了開(kāi) 關(guān)ks1的電荷注入效應(yīng)。當(dāng)2為高定平時(shí)，采樣電容C的左端接放 大器的輸出端，因?yàn)檩敵龉材ｋ娖降扔谳斎牍材ｋ娖?，所以采樣保?電路的輸出等于采樣保持電路的輸入。對(duì)兩種結(jié)構(gòu)進(jìn)行對(duì)比。1、所需放大器的帶寬。為簡(jiǎn)化分析我們將其簡(jiǎn)化為單極點(diǎn)系統(tǒng)，則放大器的傳輸函數(shù)為：A(S) = *(1)O0式中：A表示低頻增益，為3dB帶寬。將放大器接成閉環(huán)后，其閉環(huán)傳輸函數(shù)為：Ac( S)=A/(1Ac( S)=A/(1+ s/)AfA/(1+ fA)1 + s/(1+ fA)0(2)其中f為反饋

3、系數(shù)。則該閉環(huán)系統(tǒng)的時(shí)間常數(shù)為:T T = 1/ fA =01fn其中O為運(yùn)放的單位增益帶寬對(duì)于單位階躍輸入信號(hào)，閉環(huán)系統(tǒng)輸出階躍響應(yīng)為: TOC o 1-5 h z Vout（t）= f （1-e-T）u（t）（4）同樣我們要求輸出的誤差必須小于1/2LSB，得e-t/t上（5）2 N+1從（3）、（5）我們可得w -! ln2n+1（6）fp其中tp為信號(hào)建立時(shí)間，大約為3/8T。在電荷傳輸型的采樣結(jié)構(gòu)中，理想情況下f=Cf/（CS+Cf）=1/2;而 在電容翻轉(zhuǎn)型結(jié)構(gòu)中f=1:；故從（6）式可以看出電荷傳輸型的采樣 結(jié)構(gòu)中所需運(yùn)放的帶寬是電容翻轉(zhuǎn)型結(jié)構(gòu)所需運(yùn)放帶寬的2倍。2、噪聲電荷傳輸

4、型采樣保持電路的噪聲為2KT/C,電容翻轉(zhuǎn)型采樣保持 電路的噪聲為 KT/C（A 3-V 340-mW 14-b 75-Msample/s CMOS ADC With 85-dB SFDR at Nyquist Input），而噪聲的大小決定了我們采樣電容 的大小，采樣電容的增大會(huì)增加放大器的負(fù)載電容，同樣會(huì)增大功耗。3、輸入范圍電容翻轉(zhuǎn)型采樣保持電路要求輸入共模電壓和輸出共模電壓必 須相同，故電容翻轉(zhuǎn)型所需放大器應(yīng)有較大的輸入范圍，在此應(yīng)該是 1.15V2.15V的輸入范圍。而電荷傳輸型在保持時(shí)傳輸僅僅是差分 信號(hào)電荷，故輸入共模電壓可以與輸出共模電壓不同。根據(jù)以上三點(diǎn)比較我們選擇電容翻轉(zhuǎn)型

5、采樣保持電路。二、采樣保持電路參數(shù)的計(jì)算1、精度(resolution)規(guī)定此采樣保持用在精度為12位的ADC上。2、采樣速率(conversion rate)規(guī)定此采樣保持電路用在采樣速率為50MHZ的ADC上3、輸入范圍(Input range)采樣保持電路的單端輸入范圍：VINp(max)VINn(min)=2.15-1.15=1V所以全差分輸入范圍為-1V到1V，即2Vpp(其中Vpp為單端輸入峰 峰值)4、輸出擺幅(output range)因?yàn)檩敵龈S輸入，故此采樣保持電路輸出范圍亦為-1V 1V，即 2Vpp5、SNDR (信噪失真比) 模數(shù)轉(zhuǎn)換器的實(shí)際有效位數(shù)是根據(jù)信噪失真比得

6、到的，其關(guān)系式為:有效位數(shù) ENOB= (SNDR1.76dB) /6.02dB(1) nnnSNDR=6.02ENOB+1.76（2）若要取得12位的有效位，將ENOB=12帶入式（2）得SNDR=74dB但是實(shí)際中并不可能達(dá)到12位的有效位，我們?nèi)绻凑?1位的有效位進(jìn)行計(jì)算，則SNDR=67.98dB。6、INL/DNL （積分非線(xiàn)性/微分非線(xiàn)性）當(dāng)DNL1LSB時(shí)，就會(huì)出現(xiàn)丟碼，所以DNL必須小于1LSB。如果INL的最大值大于1LSB則在此處就會(huì)出現(xiàn)一個(gè)誤碼，所以INL 同樣小于 1LSB。7、無(wú)雜散動(dòng)態(tài)范圍SFDR= 20log（2 /INL） （其中INL用LSB表示），在此我們

7、假設(shè)INL=1LSB，貝SFDR=72dB故我們的具體設(shè)計(jì)指標(biāo)如下表所示指標(biāo)名稱(chēng)指標(biāo)目標(biāo)工藝Tsmc 0.35um電源電壓3.3V差分輸入范圍2V (2Vpp)采樣速率50MSPS精度12SNDR67dBINL/DNL= FS2 其中 FS=1V解得C0.87pF，在此我們?nèi)s=1.2pF所以（1）式中采樣電容Cs=1.2pF，Cout為運(yùn)放輸出的寄生電容，在 此取Cout=0.2pF，Ccom為比較器電容，在此我們也取0.2pF，Ccmfb 為共模反饋電路的寄生電容，我們?cè)诖巳?.2pF，Ccom為比較器的 寄生電容，我們?cè)诖巳?.2pF,Cs_next為下一級(jí)MDAC的采樣電容， 我們也

8、取1.2pF，f為反饋系數(shù)，f=Cs/（Cs+Cp）,其中Cp為運(yùn)放的輸入 寄生電容在此我們?nèi)p=0.5pF，整個(gè)代入式（1），得Cleff=2.4pF（2）直流增益放大器的增益誤差必須小于1/2LSB，艮口1 + fA將f=0.7, N=12代入解得:A81.4dB0在此我們?nèi) =82dB0壓擺率SR=Vpp/2Tslew其中Vpp為單端輸出峰峰值，即Vpp=1V，Tslew=1/6T，為留有一定 裕度，在此我們按采樣速率為60MHZ進(jìn)行計(jì)算，即 Tslew=1/8(1/60M)=2ns，代入得SR=500V/us所以放大器的尾電流為Iss二SR*Cleff=1.2mA單位增益帶寬由第三

9、頁(yè)的公式(6)疽_L心p其中t 2/6T=5ns，代入可得：p=單位增益帶寬七 260MHZ (?)所以運(yùn)放的參數(shù)如下表所示:指標(biāo)名稱(chēng)工藝Tsmc 0.35um電源電壓3.3V差分輸入范圍2V（2Vpp）共模輸入范圍1.15V2.15V負(fù)載電容2.4pF直流增益82dB壓擺率500V/us單位增益帶寬260MHZ問(wèn)題1、對(duì)于采樣保持電路中的參數(shù)SNDR在 A 3-V 340-mW 14-b 75-Msample/s CMOS ADC With 85-dB SFDR atNyquist Input (solidstate)在這篇文章中其同樣運(yùn)用了電容翻轉(zhuǎn)式的采樣保持電路，如下圖所示VCM2下圖為其所用的放大器VDD:Resolution14 bitsI Conversion Rate75 MS PS-Input Range2 V叩 ditfeientialSNR Nyquis:73 dBiSFDR Nyquist88 dB：DNL0.6 LSB1NL2.0 LSBTotal Power 3V34 L mWADC and Reference318 mWOutput