集成電路的防靜電措施

1、集成電路的防靜電措施半導體器件在制造、存儲、運輸及裝配過程中，由于儀器設備、 材料及操作者的相對運動，均可能因磨擦而產(chǎn)生幾千伏的靜電電壓。靜電是通過電子或離子的轉(zhuǎn)移形成的，它是正電荷和負電荷在局 部范圍內(nèi)失去平衡的結(jié)果。當器件與這些帶電體接觸時，帶電體就會通過器件“引腿”放電， 引起器件失效，也就是我們常說的靜電放電 (ESD，Electro static Discharge)o不僅MOS器件對靜電放電損傷敏感，雙極器件和混合集 成電路的靜電損傷問題也引起了業(yè)界的廣泛關注。對于CMOS電路，特別是軍品電路，由于其所具有的特殊結(jié)構(gòu)， 當靜電積累感應超過MOS管柵氧化層耐壓時，MOS品體管的柵氧化

2、 層會被擊穿并使器件失效。CMOS電路的靜電路損傷分為突發(fā)性和潛在性兩種失效模式。 突發(fā)性失效表現(xiàn)為柵氧化層擊穿，它是NP結(jié)界面損傷所至；潛在失 效表現(xiàn)為靜電路損傷作用不足以引起器件完全失效，但會在器件的內(nèi) 部造成損傷。由于這種損傷是積累性的，隨著靜電作用次數(shù)的增加，器件的 電參數(shù)逐漸惡化。這種潛在的失效，一方面降低了器件的抗靜電能力， 另一方面也降低了器件使用的可靠性。潛在失效造成器件受靜電損傷輕，每次靜電損傷逐漸積累，潛 伏著突發(fā)失效的因素。ESD主要包括人體放電模式(HBM，Human Body Model)、機器放電模式(MM, Machine Model)、組件充電模式(CDM, C

3、harged DeviceModel)o HBM仿真人體累積靜電荷后對集成電路的放電現(xiàn)象；MM 網(wǎng)仿真機器設備累積了靜電，在與集成電路碰觸時對其放電；CDM 是指集成電路本身因磨擦或感應等因素在內(nèi)部累積靜電后，當其任引腳碰觸到接地導體時，靜電便會經(jīng)由引腳泄出而造成的放電現(xiàn)象。hDUtPADi ESD /Protection, / . CircuU /-I工上ir岫hDUtPADi ESD /Protection, / . CircuU /-I工上ir岫tr話 - Clrctiits:WE pm& 目:：pa 用N洞it |! 甘:TESDPio! ect anClrculfInupt Inpu

4、tProtection Btrffer反Inupt InputProtection Btrffer反ssOutput OutuptBuffer ProtectionVDD-to-VSSProtection圖1全方位防ESD模型器件無論是在加工測試、壓焊、封裝、包裝、運輸以及使用過程中，都不可避免地接觸到靜電，突發(fā)性和潛在性的失效是造成器件 可靠性問題的主要原因。CMOS集成電路(尤其是數(shù)字集成電路)的輸入端和電源端在 受到靜電，或者使用時其輸入會信號高于電源電壓，再或是電源在開 關時所出現(xiàn)的尖峰脈沖，都會引起CMOS內(nèi)部器件的損壞。這是因為電路內(nèi)部CMOS器件的柵極可以受到靜電作用或感應作用的

5、控制。因此，外來的靜電或信號脈沖作用于輸出端或電源時，都將百 接或間接作用于一些CMOS管的柵極，引起CMOS管的損傷或擊穿。為了防止器件受到靜電損傷，可采取以下措施：（1）使用的輸入端應根據(jù)要求接電源或接地，不得懸空；（2）作為線路板輸入接口的電路，其輸入端除加瞬變電壓抑制 二極管外，還應對地接電阻器，其阻值一般取0.2MQ1MQ；（3）當電路與電阻器、電容器組成振蕩器時，電容器存儲電荷 產(chǎn)生的電壓可使有關輸入端的電壓短時高于電源電壓。為防止這一現(xiàn) 象導致閂鎖，應在該輸入端串聯(lián)限流電阻器（其阻值一般取定時電阻 的23倍）；（4）線路板輸入接口傳輸門的每個輸入端都應串接電阻器（其 值一般取500 -1000 ）；線路板輸入接口邏輯門的每個輸入端都應串 聯(lián)電阻器（其值一般取10002000 ），以防止閂鎖；（5）對作為線路板輸入接口的應用部位，應防止其輸入電位高 于電源電位（先加信號源后再加線路板電源就可導致這一現(xiàn)象發(fā)生）， 以防止閂鎖。在ESD作用之下產(chǎn)生的熱量由ESD防護結(jié)構(gòu)來承受，當靜電 放電所產(chǎn)生的熱量大于該ESD防護結(jié)構(gòu)所能承受的極限值，該ESD 防護組件結(jié)構(gòu)便會燒毀。如果要能承受更大的ESD放電電流，則必 需增加該ESD防護結(jié)構(gòu)的尺寸及布