Multisim7快速入門(mén)第10章

笛…,、一第0章在數(shù)字電路設(shè)計(jì)中的應(yīng)用數(shù)字電路在工程上得到廣泛應(yīng)用，數(shù)字電路的設(shè)計(jì)是學(xué)習(xí)的難點(diǎn)和重點(diǎn)。本章主要通過(guò)Multisim7在數(shù)字電路設(shè)計(jì)中的一些典型應(yīng)用，深入理解數(shù)字電路的基本理論，掌握數(shù)字電路測(cè)試和仿真的常用方法，為真實(shí)電路設(shè)計(jì)和調(diào)試奠定基礎(chǔ)。101組合邏輯電路仿真實(shí)例數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)。組合邏輯電路指任何時(shí)刻電路的輸出值僅取決于各輸入變量取值的某種組合，其特點(diǎn)如下：功能與時(shí)間因數(shù)無(wú)關(guān)；無(wú)記憶元件，沒(méi)有記憶能力；無(wú)反饋支路，輸出為輸入的單值函數(shù)；本節(jié)就一些典型的組合邏輯電路的工作原理和應(yīng)用通Multisim7進(jìn)行仿真分析，以了解組合邏輯電路的工作原理和仿真分析方法。1°.L1譯碼器原理及應(yīng)用仿真譯碼器是在數(shù)字組合邏輯電路設(shè)計(jì)中廣泛使用的元件，把一組二進(jìn)制代碼翻譯成特定的信號(hào)。如常用的地址譯碼器，就是通過(guò)譯碼器把計(jì)算機(jī)地址總線(xiàn)翻譯成各個(gè)端口地址，計(jì)算機(jī)才能知道讀寫(xiě)哪個(gè)地址端口。本節(jié)通過(guò)對(duì)譯碼器的仿真分析，了解譯碼器工作原理和使用方法。表10-1138譯碼器真值表輸入輸出G1G2A+G2BCBAYnY.y2YY.YYfi0XXXX012345617X1XXX1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110

1?138譯碼器原理首先建立如圖10-1所示譯碼器電路，該電路有一塊集成138譯碼芯片，其邏輯符號(hào)如圖10-1中的U1所示。其中A,B,C是輸入端，G1,G2A,G2B是控制端，只有當(dāng)G1為高電平，G2A、G2B為低電平時(shí)，譯碼器才工作。Y0-Y7是輸出端，外接小燈泡X1-X7，燈泡亮表示輸出為高電平，熄滅表示為低電平，根據(jù)輸入的信號(hào)不同，不同的小燈泡熄滅。其輸入輸出關(guān)系見(jiàn)138譯碼器的真值表10-1所示。當(dāng)A，B，C為不同的值時(shí)，Y0-Y7對(duì)應(yīng)引腳為低電平，小燈泡熄滅，其余引腳為高電平繼續(xù)亮，即每次只能熄滅一個(gè)燈泡。下面通過(guò)仿真來(lái)驗(yàn)證該譯碼器的真值表，操作步驟如下：CD3CD3J- &AY0日Y1CY2Y3Y4G1Y5-G2AY6-G2BY7圖10-1138譯碼器電路（1） 在圖10-1中的G2A、GS2B為低電平，G1為高電平，根據(jù)真值表該電路能夠工作，在圖10-1中所示狀態(tài)下，A=0，B=0，C=0，Y0應(yīng)為低，其所連接燈泡熄滅，其余引腳為高，所連接燈泡亮。（2） 激活該電路，燈泡X1熄滅。現(xiàn)令A(yù)=1，B=0，C=0，即把開(kāi)關(guān)J1打到高電平，發(fā)現(xiàn)燈泡X2熄滅，說(shuō)明Y1為低電平，和真值表吻合。同理，根據(jù)真值表，不同的A、B、C輸入對(duì)應(yīng)的輸出就會(huì)為低，燈泡會(huì)熄滅。（3） 把開(kāi)關(guān)D打到低電平，所有燈泡全亮；開(kāi)關(guān)E，F(xiàn)任何一個(gè)打到高電平，燈泡都全亮。2.138譯碼器構(gòu)成一位全加器下面把138譯碼器組把成一位全加器（如圖8-2所示），實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)的相加。全加器真值表如表10-2所示，其中A，B為兩個(gè)加數(shù)，C為低位產(chǎn)生的進(jìn)位，S為和，CO為A，B，C相加產(chǎn)生的進(jìn)位。當(dāng)C有進(jìn)位時(shí)，A，B又產(chǎn)生進(jìn)位，則C就向CO進(jìn)位。布爾方程為：S=A?B?C表示當(dāng)三個(gè)輸入相同時(shí)為0，不同為1。%=A?B+B?C+A?C表示輸入三個(gè)數(shù)中至少有兩個(gè)為1時(shí)就有進(jìn)位。

根據(jù)全加器真值表10-2，在S輸出項(xiàng)有1、2、4、7項(xiàng)不為0，有S=m(1,2,4,7)=YYYY，同理在G輸出項(xiàng)有3、5、6、7項(xiàng)不為0，則有S=YYYY。1247 O 3567因此，在138譯碼器輸出端接74LS20(4與非門(mén))實(shí)現(xiàn)全加器功能111AYOBY1CY2￥3Y4'31￥5~G2A￥6111AYOBY1CY2￥3Y4'31￥5~G2A￥6~G2BY7圖10-2138譯碼器構(gòu)成的一位全加器電路創(chuàng)建該全加器電路如圖10-2所示，此處用字信號(hào)發(fā)生器來(lái)模擬輸入的數(shù)字信號(hào)輸入和輸出都接上小燈泡便于觀察高低電平變化，138譯碼器的G1端接高電平，G2A、G2B端接地。在圖10-2中X1燈泡對(duì)應(yīng)的是求和端S，燈泡X2對(duì)應(yīng)的是進(jìn)位端CO。下面對(duì)該電路功能進(jìn)行仿真驗(yàn)證，具體步驟如下：(1)雙擊圖中字信號(hào)發(fā)生器圖標(biāo)彈出如圖10-3所示的對(duì)話(huà)框，設(shè)置輸出頻率為1kHz,16進(jìn)制，觸發(fā)方式選擇內(nèi)觸發(fā)，采用單步輸出。

（2）單擊圖10-3中“Set”按鈕，彈出如圖10-4所示的對(duì)話(huà)框，設(shè)置為UPCounter（向上計(jì)數(shù)），BufferSize大小為7，初始值為00000000,表示從初始值開(kāi)始按逐個(gè)加一遞增的方式產(chǎn)生7個(gè)不同的數(shù)。單擊Accept圖10-3信號(hào)發(fā)生器主面板設(shè)置 圖10-4字信號(hào)發(fā)生器輸出長(zhǎng)度設(shè)置（3）激活電路，觀察結(jié)果，每點(diǎn)擊一次Step，表示產(chǎn)生一組二進(jìn)制數(shù)，從字信號(hào)發(fā)生器的右側(cè)地址欄可看出，當(dāng)前產(chǎn)生脈沖為00000004（16進(jìn)制數(shù)），表示A=0，B=0，C=1，對(duì)應(yīng)真值表10-2的值S=1，CO=0，從下圖10-5中可看出X1燈泡亮，而X2熄滅，和真值表10-2結(jié)果吻合，再單擊Step”按鈕，會(huì)看到X1燈泡熄滅，而X2亮?？疍DDDDDDD-00000001000000020000000300000004圖10-5一位全加器電路輸出結(jié)果00000005刊DDDDDDDD-00000001000000020000000300000004圖10-5一位全加器電路輸出結(jié)果00000005± 0000000674LS20N10.1.2加法器和比較器仿真分析1?加法器前面已經(jīng)用138譯碼器創(chuàng)建了一位二進(jìn)制全加器，下面使用組合邏輯門(mén)電路來(lái)創(chuàng)建。由前面的全加器真值表10-2和布爾方程為可知，要用門(mén)電路實(shí)現(xiàn)，需要兩個(gè)異或門(mén)實(shí)現(xiàn)求和端S的功能，三個(gè)與門(mén)實(shí)現(xiàn)進(jìn)位張。的功能。從CMOS元件庫(kù)里面選出所需要元件，

創(chuàng)建電路如圖10-6所示。該電路的信號(hào)輸入端④、B、C接邏輯轉(zhuǎn)換儀的輸入端，輸出端CO接邏輯轉(zhuǎn)換儀的輸出端（邏輯轉(zhuǎn)換儀最右邊一個(gè)端子）XLC1B?4HC0SD4VA圖XLC1B?4HC0SD4VA圖10-6門(mén)電路構(gòu)成的一位全加器電路仿真分析步驟如下：（1）雙擊圖10-6中邏輯轉(zhuǎn)換儀,再單擊k，Q f曰Tl”圖標(biāo)（該圖標(biāo)表示從邏輯門(mén)轉(zhuǎn)換成真值表），則該邏輯門(mén)電路轉(zhuǎn)換成真值表，得到進(jìn)位端。真值表如圖10-7所示，該真值表和全加器真值表10-2中CO的值完全吻合，說(shuō)明該電路實(shí)現(xiàn)了全加器進(jìn)位功能。圖10-7門(mén)電路構(gòu)成的一位全加器進(jìn)位揮0的真值表（2）把邏輯轉(zhuǎn)換儀的輸出端接到圖 10-6中的S端，再單擊“邏輯轉(zhuǎn)換儀”（（qf斥?。﹫D標(biāo)，得到S的真值表如圖10-8所示，和全加器真值表10-2中S的結(jié)果一致，說(shuō)明該電路實(shí)現(xiàn)了全加器求和功能。

圖10-8圖10-8門(mén)電路構(gòu)成的一位全加器求和淞的真值表（3）單擊“邏輯轉(zhuǎn)換儀”（可與盤(pán)1FAIB|）圖標(biāo)（該圖標(biāo)表示從真值表到最簡(jiǎn)表達(dá)式），則把真值表轉(zhuǎn)換成最簡(jiǎn)單表達(dá)式，如圖0-9中最下面一行所示。該表達(dá)式實(shí)際上就是A，B，C相異或的表達(dá)式。讀者可把邏輯轉(zhuǎn)換儀輸出接到tO端，驗(yàn)證得到的最簡(jiǎn)表達(dá)式是否和前面的給出的全加器CO邏輯表達(dá)式一致。圖10-9圖10-9門(mén)電路構(gòu)成的一位全加器最簡(jiǎn)表達(dá)式B=1)，則寸AB=1B=1)，則寸AB=1A=B(A=1、B=1或A=0、B=0)，則有A?B=1A>B(A=1、B=0)，則有AB=1Y(A<B〉 Y(A=B)Y(A>B)2?比較器門(mén)電路組成的一位數(shù)值比較器有三種可能性其真值表如表10-3所示，布爾表達(dá)式為:A<B(A=0?A<B(A=0表10-3比較器真值表

00010011001000111010根據(jù)布爾表達(dá)式，創(chuàng)建一位比較器電路如圖0-10所示。圖10-10一位比較器電路仿真分析步驟如下：（1）首先查看Y（A〈B〉的輸出結(jié)果雙擊圖中邏輯轉(zhuǎn)換儀再單擊f頊7|”圖標(biāo)，則電路轉(zhuǎn)換成真值表，得到真值表如1S-11所示，單擊 5耳1「煙|”圖標(biāo)，得到最簡(jiǎn)邏輯表達(dá)式，結(jié)果如卸-11中最后一行，該真值表和邏輯表達(dá)式和前面分析一致。圖10-11一位比較器電路邏輯轉(zhuǎn)換儀分析Y（A〈B〉端輸出結(jié)果（2）分別把邏輯轉(zhuǎn)換儀輸出接到Y(jié)（A=B）和Y（A>B）端，再查看真值表和邏輯表達(dá)式，得到結(jié)果如圖10-12和10-13所示，和前面得到的邏輯表達(dá)式和表0-3對(duì)應(yīng)的輸出結(jié)果一致。

LogicConverter-XLC10LILI0LI10LI20LI30011LI1U11LILI1Conversions=r>AlBA|BA|BOut(*,NAMLogicConverter-XLC10LILI0LI10LI20LI30011LI1U11LILI1Conversions=r>AlBA|BA|BOut(*,NAM口圖10-13邏輯轉(zhuǎn)換儀分析Y（A>B）端輸出結(jié)果圖10-12邏輯轉(zhuǎn)換儀分析Y（A=B）端輸出結(jié)果102時(shí)序邏輯電路仿真實(shí)例數(shù)字系統(tǒng)除了包括組合邏輯電路外，還有時(shí)序邏輯電路。時(shí)序邏輯電路的輸出狀態(tài)不僅和輸入有關(guān)，還與系統(tǒng)原先的狀態(tài)有關(guān)。時(shí)序邏輯電路常用的基本單元和電路是觸發(fā)器和計(jì)數(shù)器，本節(jié)就以一些典型的計(jì)數(shù)器和觸發(fā)器的工作原理和應(yīng)用通iMultisim?進(jìn)行仿真分析，以了解時(shí)序邏輯電路的原理和仿真設(shè)計(jì)方法。10.2.1計(jì)數(shù)器設(shè)計(jì)與仿真計(jì)數(shù)器在數(shù)字電路設(shè)計(jì)中得到廣泛應(yīng)用，是構(gòu)成時(shí)序邏輯電路的基本電路。包括二進(jìn)制、10進(jìn)制、24進(jìn)制和60進(jìn)制等，下面通過(guò)一些典型應(yīng)用說(shuō)明計(jì)數(shù)器的工作原理和設(shè)計(jì)方法。1?十進(jìn)制計(jì)數(shù)器設(shè)計(jì)常用的集成10進(jìn)制同步計(jì)數(shù)器有74HC162（同步清零），74HC160（異步清零），集成二進(jìn)制四位計(jì)數(shù)器為74HC161（異步清零），74HC163（同步清零）。它們依靠時(shí)鐘脈沖的上升沿觸發(fā)，其中A，B，C，D為預(yù)先設(shè)置的初始值，當(dāng)LOAD端為低時(shí)，初始值有效。CLR為清零端，低電平有效°RCO為進(jìn)位端，當(dāng)輸出全為1時(shí)，RCO為高電平。下面采用74HC162來(lái)創(chuàng)建一個(gè)10進(jìn)制同步計(jì)數(shù)器，該芯片邏輯符號(hào)如圖10-14中U1所示。從CMOS庫(kù)里找到該元件，并把外圍電路搭建好，得到如圖0-14所示電路，令A(yù)=B=C=D=Q表示從零開(kāi)始計(jì)數(shù)，用函數(shù)發(fā)生器產(chǎn)生100Hz，5V的脈沖來(lái)模擬時(shí)鐘脈沖，用一個(gè)與非門(mén)產(chǎn)生進(jìn)位脈沖，當(dāng)QaQbQcQd=1001（10進(jìn)制數(shù)為9）時(shí)，Qa=1，Qd=1通過(guò)與非門(mén)后變?yōu)?，從而使LOAD端為低，把初始值0000又重新置入，計(jì)數(shù)器又從零開(kāi)始計(jì)數(shù)。激活電路，觀察到數(shù)碼管從0-9間循環(huán)顯示。改變與非門(mén)U2A的輸入可構(gòu)置其他進(jìn)制的計(jì)數(shù)器。

圖10-1410圖10-1410進(jìn)制同步計(jì)數(shù)器2.60進(jìn)制計(jì)數(shù)器設(shè)計(jì)下面通過(guò)一塊7490集成計(jì)數(shù)器芯片構(gòu)建一60進(jìn)制計(jì)數(shù)器，創(chuàng)建電路如圖10-15所示。DCD_HEXAECDQQQQDCD_HEXAECDQQQQ圖10-1560進(jìn)制計(jì)數(shù)器該芯片是二-五-十進(jìn)制異步計(jì)數(shù)器芯片，其邏輯符號(hào)如圖中U1和U2所示，其中INA是時(shí)鐘脈沖輸入端，與QA組成二進(jìn)制計(jì)數(shù)器。INB也是時(shí)鐘脈沖輸入端，與QAQBQCQD組成五進(jìn)制計(jì)數(shù)器°R01、R02是異步清零控制端，高電平有效°R91、R92是置位端，如同為高電平則把初始值置9。60進(jìn)制計(jì)數(shù)器應(yīng)包括兩個(gè)數(shù)碼管顯示:一個(gè)顯示個(gè)位（左邊數(shù)碼管），一個(gè)顯示10位（右邊數(shù)碼管）。個(gè)位是十進(jìn)制計(jì)數(shù)器，10位為六進(jìn)制計(jì)數(shù)器，因此用兩片7490實(shí)現(xiàn)60進(jìn)制計(jì)數(shù)器功能。圖10-15中U1的接法實(shí)現(xiàn)的是一個(gè)十進(jìn)制計(jì)數(shù)器，因?yàn)镼A和INA可組成二進(jìn)制計(jì)數(shù)器，而INB和QAQBQCQD可組成五進(jìn)制計(jì)數(shù)器，把兩個(gè)計(jì)數(shù)器串聯(lián)實(shí)現(xiàn)一個(gè)十進(jìn)制計(jì)數(shù)器功能。因此圖10-15中把U1的QA和INB連在一起，當(dāng)U1計(jì)數(shù)到達(dá)10從而時(shí)，QD為高，從而產(chǎn)生進(jìn)位脈沖輸入至叮2的INA端，實(shí)現(xiàn)了逢十進(jìn)一功能。U2實(shí)現(xiàn)的是六進(jìn)制計(jì)數(shù)器功能，當(dāng)QAQBQCQD=0110（十進(jìn)制數(shù)為6）時(shí)，通過(guò)與門(mén)U3A后輸出為1,這時(shí)U1和U2的R01和R02同為高，同時(shí)置零，重新開(kāi)始從0計(jì)數(shù)。啟動(dòng)仿真開(kāi)關(guān)后，左邊數(shù)碼管從）-9循環(huán)顯示，逢十進(jìn)位到右邊數(shù)碼管，右邊數(shù)碼管顯示十位，當(dāng)達(dá)到60時(shí)，數(shù)碼管又從零開(kāi)始顯示，實(shí)現(xiàn)了六十進(jìn)制計(jì)數(shù)器功能。3-24進(jìn)制計(jì)數(shù)器設(shè)計(jì)24進(jìn)制計(jì)數(shù)器設(shè)計(jì)和60進(jìn)制計(jì)數(shù)器設(shè)計(jì)類(lèi)似，創(chuàng)建24進(jìn)制計(jì)數(shù)器電路如圖10-16所示。分別用兩個(gè)數(shù)碼管顯示，一個(gè)顯示個(gè)位，一個(gè)顯殂0位。個(gè)位是十進(jìn)制計(jì)數(shù)器，10位為二進(jìn)制計(jì)數(shù)器，因此用兩片7490實(shí)現(xiàn)。圖中U1的接法實(shí)現(xiàn)的是一個(gè)十進(jìn)制計(jì)數(shù)器，U2的接法實(shí)現(xiàn)的是二進(jìn)制計(jì)數(shù)器。當(dāng)計(jì)數(shù)到24時(shí)，開(kāi)始清零并重新計(jì)數(shù)。其中“4”對(duì)應(yīng)于U1的QC=1，即0100（10進(jìn)制數(shù)為4），“2”對(duì)應(yīng)于U2的QB=1，即0010（10進(jìn)制數(shù)為2），當(dāng)這兩個(gè)端子同為1時(shí)，說(shuō)明計(jì)數(shù)到了24，使U1和U2的R01和R02同為高，同時(shí)置零重新開(kāi)始計(jì)數(shù)。圖10-1624進(jìn)制計(jì)數(shù)器啟動(dòng)電路，看到左邊數(shù)碼管從0-9循環(huán)顯示，右邊從0-2顯示，當(dāng)達(dá)到24時(shí)，數(shù)碼管又從零開(kāi)始計(jì)數(shù)。調(diào)整函數(shù)信號(hào)發(fā)生器輸出頻率可以改變數(shù)碼管顯示速度。10.2.2分頻器設(shè)計(jì)與仿真分頻器的作用是改變時(shí)鐘脈沖的頻率，當(dāng)需要某個(gè)特定的時(shí)鐘頻率時(shí)，往往采用分頻器來(lái)實(shí)現(xiàn)。分頻電路實(shí)際上是計(jì)數(shù)器，如果要使用10分頻，那就需要十進(jìn)制計(jì)數(shù)器，二分頻就需要二進(jìn)制計(jì)數(shù)器下面通過(guò)10分頻和二分頻電路為例來(lái)說(shuō)明分頻電路的仿真和設(shè)計(jì)方法。10分頻電路首先創(chuàng)建10分頻電路如圖10-17所示，該電路是由三個(gè)10進(jìn)制計(jì)數(shù)器構(gòu)成，當(dāng)U1計(jì)數(shù)到10時(shí)，QD產(chǎn)生輸出脈沖，其頻率和輸入信號(hào)頻率相差0倍，再通過(guò)輸入到U2，

U2的QD端輸出脈沖頻率比輸入又減少10倍，再連到U3，再降低10倍，因此該電路最終可實(shí)現(xiàn)1/1000分頻。下面通過(guò)仿真來(lái)驗(yàn)證分析結(jié)果，分析步驟如下：圖10-1710分頻電路將圖10-17中三路輸出信號(hào)接到邏輯分析儀的輸入端，雙擊邏輯分析儀，彈出如圖10-18所示對(duì)話(huà)框，對(duì)邏輯分析儀參數(shù)進(jìn)行設(shè)置如下：圖10-18邏輯分析儀參數(shù)設(shè)置輸入時(shí)鐘設(shè)置區(qū)：Clock/Div設(shè)置顯示每格脈沖個(gè)數(shù)，此處設(shè)置5個(gè)，單擊“Set”按鈕，將彈出如圖10-19所示對(duì)話(huà)框，設(shè)置為內(nèi)觸發(fā)，頻率10kHz，觸發(fā)前采樣100個(gè)點(diǎn)，其它保持默認(rèn)設(shè)置，單擊Accept”按鈕。觸發(fā)設(shè)置區(qū)：?jiǎn)螕鬞rigger區(qū)的“Set”按鈕，彈出如圖10-20所示對(duì)話(huà)框，此處設(shè)置為上升沿觸發(fā)。其他保持默認(rèn)，單擊Accept”按鈕。圖10-19邏輯分析儀時(shí)鐘設(shè)置 圖10-20邏輯分析儀觸發(fā)設(shè)置啟動(dòng)仿真開(kāi)關(guān)，雙擊邏輯分析儀圖標(biāo)，得到如圖0-21所示波形，從圖10-21中可看出，輸入時(shí)鐘脈沖位于面板最下部，10分頻器U1、U2和U3的三個(gè)輸出端位于面板上部，第一個(gè)分頻器U1輸出為節(jié)點(diǎn)4,其頻率和時(shí)鐘頻率相差10倍。由于U2和U3的輸出頻率太低，不容易看到，可以調(diào)整面板上白Clock/Div（每格顯示時(shí)鐘脈沖個(gè)數(shù)）欄設(shè)置，可觀察到每級(jí)都實(shí)現(xiàn)了10分頻，三級(jí)串聯(lián)實(shí)現(xiàn)了1/1000分頻。圖10-21圖10-2110分頻器邏輯分析儀輸出結(jié)果2.二分頻電路下面采用74HC160實(shí)現(xiàn)二分頻，創(chuàng)建電路如圖10-22所示，該電路實(shí)際上是一個(gè)四位二進(jìn)制計(jì)數(shù)器，每輸入一個(gè)時(shí)鐘脈沖，記數(shù)一次，輸入時(shí)鐘頻率和QA、AB、QC，QD的頻率依次相差2倍。

QAE； QBQAE； QBC QCD QDENP P.COEMT■'■CLP.CLE圖10-22二分頻電路啟動(dòng)電路，雙擊邏輯分析儀，得到結(jié)果如圖0-23所示，圖10-23中2、6、7、8對(duì)應(yīng)圖10-22中的輸出節(jié)點(diǎn)，從波形可看出，輸入時(shí)鐘和QA、QB、QC、QD頻率依次相差兩倍。因此利用該電路可得至2的倍數(shù)分頻，如果想要更大倍數(shù)分頻，可采用多片74HC160級(jí)連。rrrrrrrrrrrrTam5Tom6Torn/FTam.9rrrrrrrrrrrrTam5Tom6Torn/FTam.9TornIQTom.]]Tam.12Tam.13Tom.[4TtmLSTamIfiC1O.±M ~LJ__LJ_cma■:_QgTrigg皿 ； ； ； ； ：Time(S)39.400m39.600m39.800m40.000m40.200m40.400m.I.I.I.I.〔二:滋二3Reset1T1置冒T2-T1DDDODDDOClocks/Div11Set…|Set...|ExternalQualifierQualifierrReverse|rr圖10-23二分頻器邏輯分析儀器輸出結(jié)果10.2.3觸發(fā)器原理及仿真分析觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本元件，能夠存儲(chǔ)一位二進(jìn)制信息，因此，觸發(fā)器的輸出狀態(tài)不僅和輸入有關(guān)，而且和電路原來(lái)的狀態(tài)有關(guān)。觸發(fā)器按其穩(wěn)定工作狀態(tài)可分為雙穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器和無(wú)穩(wěn)態(tài)觸發(fā)器（也稱(chēng)多諧振蕩器）雙穩(wěn)態(tài)觸發(fā)器按其邏輯功能可分為RS觸器發(fā)、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。下面對(duì)其中兩種基本的觸發(fā)器的工作原理、邏輯功能及應(yīng)用進(jìn)行仿真分析。1?RS觸發(fā)器原理及應(yīng)用1） 工作原理基本RS觸發(fā)器是由兩個(gè)與非門(mén)交叉連接而成的其邏輯符號(hào)電路如圖10-24所示，Q是輸出端，觸發(fā)器的狀態(tài)是由Q的狀態(tài)決定的。其中S為直接置1端，R是直接復(fù)0端，都是低電平有效。 . 1該觸發(fā)器有如下功能： S Q可置“1”：當(dāng)S=0、R=1時(shí)，觸發(fā)器輸出Q=1。?可置“0”：當(dāng)S=1、R=0，觸發(fā)器Q=0。 t]rJ—q能記憶：當(dāng)S=R=1時(shí)，觸發(fā)器狀態(tài)不變，即原有狀態(tài)被存儲(chǔ)起來(lái)。 圖10-24基本RS觸發(fā)器有不定態(tài)：當(dāng)S=R=0時(shí)，觸發(fā)器狀態(tài)為不定狀態(tài)。2） RS觸發(fā)器構(gòu)成消陡動(dòng)單脈沖發(fā)生器創(chuàng)建電路如圖10-25所示，RS觸發(fā)器與機(jī)械開(kāi)關(guān)構(gòu)成的消陡動(dòng)單脈沖發(fā)生器，RS觸發(fā)器由兩個(gè)與非門(mén)構(gòu)成，當(dāng)開(kāi)關(guān)J2在5V與地間來(lái)回通斷，在$端會(huì)形成脈沖，但是由于一般的機(jī)械開(kāi)關(guān)會(huì)因?yàn)閺椥曰靥?，在J2與觸點(diǎn)間形成若即若離的抖動(dòng)狀態(tài)，相當(dāng)于產(chǎn)生多個(gè)負(fù)脈沖，因此直接用機(jī)械開(kāi)關(guān)產(chǎn)生脈沖會(huì)形成抖動(dòng)產(chǎn)生毛刺。下面Multisim7里面模擬觸發(fā)器消除尖脈沖的原理。圖10-25RS觸發(fā)器構(gòu)成消陡動(dòng)單脈沖發(fā)生器仿真步驟如下：（1）啟動(dòng)仿真開(kāi)關(guān)，反復(fù)按下鍵盤(pán)，B鍵（即令開(kāi)關(guān)J1、J2同時(shí)動(dòng)作），得到S端和Q端輸出波形如圖10-26所示。

圖10-26RS觸發(fā)器構(gòu)成消陡動(dòng)單脈沖發(fā)生器輸出波形（2）為了模擬機(jī)械開(kāi)關(guān)抖動(dòng)情況，把示波器時(shí)基調(diào)到0mS/Div。當(dāng)從圖10-25中所示開(kāi)關(guān)位置同時(shí)按下鍵盤(pán)A】、【B】鍵后，反復(fù)快速按下鍵盤(pán)B】鍵（模擬機(jī)械開(kāi)關(guān)抖動(dòng)），并再次同時(shí)反復(fù)按下鍵盤(pán)A】、【B】鍵，得到波形如圖10-27所示，圖10-27中的尖脈沖模擬機(jī)械開(kāi)關(guān)抖動(dòng)，從波形可看出盡管輸費(fèi)端出現(xiàn)很多尖脈沖，但輸出Q端沒(méi)有出現(xiàn)。因?yàn)橛辛巳铡⒂|發(fā)器，當(dāng)開(kāi)關(guān)J1，J2首次撥動(dòng)時(shí)，狀態(tài)從圖10-25中所示位置S=1，R=0轉(zhuǎn)到S=0，R=1，使Q從0到1，以后盡管開(kāi)關(guān)J2反復(fù)撥動(dòng)（模擬機(jī)械開(kāi)關(guān)彈性回跳），使S在0、1間跳動(dòng)，但是因?yàn)镽=1，所以Q狀態(tài)不變。圖10-27消陡動(dòng)單脈沖發(fā)生器，端抖動(dòng)的輸出波形（3）同理模擬Q從1到0，R的抖動(dòng)對(duì)Q的影響，把示波器B通道接到R端，將開(kāi)關(guān)J1，J2設(shè)置成如圖10-28中所示位置R=1，S=0。

圖10-28RS觸發(fā)器構(gòu)成消陡動(dòng)單脈沖發(fā)生器Q=1)啟動(dòng)仿真開(kāi)關(guān)，按下鍵盤(pán)B鍵，此時(shí)S=1,R=1,輸出端Q的波形不會(huì)變化，反復(fù)按下【A】鍵(模擬機(jī)械開(kāi)關(guān)觸點(diǎn)抖動(dòng))，此時(shí)R端波形會(huì)出現(xiàn)許多尖脈沖，然后反復(fù)同時(shí)按下鍵盤(pán)【A】、【B】鍵，使R端和S端在0、1間變化，從而使輸出端Q翻轉(zhuǎn)，得到波形如圖10-29所示，從該圖中可看出，盡管日端有尖脈沖，但是因?yàn)榇藭r(shí)S=1，故Q端保持不變。因此RS觸發(fā)器具有消除抖動(dòng)作用。圖10-29消陡動(dòng)單脈沖發(fā)生器R端抖動(dòng)的輸出波形D觸發(fā)器原理及應(yīng)用1)D觸發(fā)器基本原理D觸發(fā)器具有保持功能，在時(shí)鐘上升沿到來(lái)之前維持前面狀態(tài)，上升沿到來(lái)之后隨著D變。其邏輯符號(hào)如圖10-30中U1A所示，4端為置1端，D為信號(hào)輸入端，3端為時(shí)鐘輸入，1端為清零端。74LS74D圖10-30D觸發(fā)器電路下面通過(guò)仿真來(lái)說(shuō)明D觸發(fā)器的功能。仿真操作步驟如下：（1） 首先建立電路如圖10-30所示，將集成D觸發(fā)器74LS74的4、1端接低電平，使其工作，將開(kāi)關(guān)J2接高電平，此時(shí)D端信號(hào)為高電平。（2） 將邏輯分析儀接在D觸發(fā)器的D端和Q端觀察輸入輸出時(shí)序。（3） 啟動(dòng)仿真開(kāi)關(guān)，雙擊邏輯分析儀，用鼠標(biāo)單擊原理圖中空白處（目的是為了使開(kāi)關(guān)J2能動(dòng)作），按下鍵盤(pán)IB】鍵將開(kāi)關(guān)J2反復(fù)通斷，使輸入端D產(chǎn)生脈沖信號(hào)，得到波形如圖10-31所示。（4） 邏輯分析儀中2節(jié)點(diǎn)為D端輸入的波形，7節(jié)點(diǎn)為Q端輸出的波形。從波形可看出，當(dāng)時(shí)鐘脈沖上升沿到來(lái)時(shí)，如果）=1，則Q=1，如果D=0，則Q=0。圖10-31D觸發(fā)器電路輸入輸出時(shí)序2）D觸發(fā)器構(gòu)成的智力搶答器建立智力競(jìng)賽搶答電路如圖10-32所示，該電路能鑒別出4路數(shù)據(jù)中的第1個(gè)到來(lái)者，而對(duì)隨之而后到來(lái)的其他數(shù)據(jù)信號(hào)不再傳輸和做出響應(yīng)。至于哪一位數(shù)據(jù)最先到來(lái)，則可從小燈泡的指示看出，該電路主要用于智力競(jìng)賽搶答器中。

圖10-32智力競(jìng)賽搶答電路圖10-32所示電路全部由CMOS庫(kù)中CMOS4000系列芯片構(gòu)成，包括四鎖存□型觸發(fā)器4042BD,4輸入端與非門(mén)4012BD、或非門(mén)4001BT。4042BD的E0端為時(shí)鐘輸入端、E1端為極性端、D為輸入端、Q為輸出端，其真值表如表10-4所示。表10-44D觸發(fā)器真值表E0（時(shí)鐘）E1（極性端）Q00D上升沿0鎖存11D下降沿1鎖存電路工作時(shí)，開(kāi)關(guān)J6斷開(kāi)，使4042BD的極性端E1處于高電平“1”。E0端電平由D0?D3和復(fù)位開(kāi)關(guān)產(chǎn)生的信號(hào)決定。復(fù)位開(kāi)關(guān)J5閉合時(shí)，4001BD的②腳接地為低電平，由于J1?J4均為關(guān)斷狀態(tài)，D0?D3均為低電平“0”狀態(tài)，所以。0?Q3為高電平“1”狀態(tài)，時(shí)鐘端E0為高電平“1”狀態(tài)，此時(shí)D觸發(fā)器輸出為0，燈泡全不亮。當(dāng)有人搶答時(shí)，Q0?Q3中必有一端最先處于高電平'1”狀態(tài)，則Q0?Q3必有一個(gè)處于低電平“0”狀態(tài)，使4012BD的輸出腳為高電平1”狀態(tài)，此時(shí)由于復(fù)位開(kāi)關(guān)J5是閉合的，因此或非門(mén)4001BT輸出為低電平，從而迫佃0為低電平“0”狀態(tài)，相當(dāng)于CP脈沖下降沿的作用，根據(jù)真值表10-4所示，此時(shí)輸入的高電平信號(hào)被鎖存，對(duì)應(yīng)的小燈泡變亮。電路對(duì)以后的信號(hào)便不再響應(yīng)。下面對(duì)該電路進(jìn)行仿真測(cè)試，其步驟如下：開(kāi)關(guān)JI?J4全部斷開(kāi)即輸入全部為低電平，開(kāi)關(guān)J6斷開(kāi)，令￡1為高電平，復(fù)位開(kāi)關(guān)J5閉合，等待輸入信號(hào)。啟動(dòng)仿真，發(fā)現(xiàn)此時(shí)燈泡全部不亮，隨便按下JI?J4開(kāi)關(guān)中的一個(gè)，發(fā)現(xiàn)對(duì)應(yīng)的燈泡變亮，即該路有人搶答，此時(shí)再按下其他開(kāi)關(guān)，對(duì)應(yīng)燈泡不會(huì)變亮，說(shuō)明該電路只能響應(yīng)最先的一路輸入，實(shí)現(xiàn)了搶答功能。燈泡亮后，需要對(duì)搶答電路進(jìn)行復(fù)位，使燈泡熄滅(請(qǐng)確認(rèn))，以便于下次搶答。此時(shí)令JI-J4全部斷開(kāi)，即輸入全部為0，令開(kāi)關(guān)J6閉合一次后，即令￡1端為0，由于此時(shí)E0端也為0，由D觸發(fā)器真值表可知，輸出Q為0，燈泡熄滅，可以開(kāi)始下次搶答。103555定時(shí)器應(yīng)用電路的設(shè)計(jì)與仿真555集成定時(shí)器屬中規(guī)模集成電路，它將模擬功能和數(shù)字功能結(jié)合在一起，外接電阻、電容后，可方便地構(gòu)成單穩(wěn)、多諧和施密特觸發(fā)器，使用靈活、功能齊全，輸出電流大(100-200mA)，因而在定時(shí)、檢測(cè)、報(bào)警、家用電器、電子玩具和波形產(chǎn)生和變換方面得到了廣泛的應(yīng)用。555定時(shí)器有雙極型和CMOS兩種類(lèi)型。雙極型定時(shí)器具有較大的驅(qū)動(dòng)能力，電源電壓范圍為5-16V；而CMOS定時(shí)器具有較低的功耗和較高的輸入電阻，電源電壓范圍為3-18V，負(fù)載電流在4mA以下。常用的555定時(shí)器如LM555H其邏輯符號(hào)如圖10-33中U1所示，其引腳功能如下：管腳1為接地端；管腳2為低電平觸發(fā)輸入端TRI，當(dāng)輸入電平低于VCC/3或VCO/2時(shí)，輸出OUT為高電平；管腳3為輸出端OUT;管腳4為復(fù)位端RST。當(dāng)RST=0時(shí)，OUT=0;管腳5為控制電壓輸入端CON;管腳6為高電平觸發(fā)端THR。當(dāng)該端電平高于2VCO/3時(shí)，輸出OUT為低電平;管腳7為放電端DIS(請(qǐng)確認(rèn)是否正確？？)管腳8接電源VCC;VCO為外接控制電壓輸入，當(dāng)管腳5接控制電壓VCO時(shí)，管腳6的比較電壓為VCO，而管腳2的比較電壓為VCO/2。1。3.1利用555定時(shí)器設(shè)計(jì)波形發(fā)生電路從Mixed庫(kù)(混合集成庫(kù))里面找到555定時(shí)器LM555,并用示波器和頻率計(jì)數(shù)器作

為測(cè)量元件，建立如圖10-33所示電路。該電路構(gòu)成了自激多諧振蕩器，也無(wú)穩(wěn)態(tài)觸發(fā)觸發(fā)器(請(qǐng)確認(rèn))。該電路毋需外加觸發(fā)脈沖，就能輸出矩形脈沖，因輸出矩形脈沖含有很多高次諧波，因此稱(chēng)為多諧振蕩器。其中R1和Rw是外接定時(shí)電阻，C1是外接定時(shí)電容。圖10-33中電阻R1、Rw及電容C1構(gòu)成充放電回路，當(dāng)VC1>2VCC/3時(shí)，555定時(shí)器內(nèi)部三極管導(dǎo)通，電容C1通過(guò)電阻Rw放電；當(dāng)電容C1上電壓VC1<VCC/3時(shí)，555定時(shí)器內(nèi)部三極管截止，電容開(kāi)始充電。圖10-33自激多諧振蕩器電路其中低電平脈沖寬度TWL=0.7RwC1，高電平脈沖寬度TWH=0.7(R1+Rw)q，振蕩周期T=0.7(R1+2Rw)C］。下面通過(guò)仿真對(duì)該電路進(jìn)行分析，其步驟如下：激活電路，雙擊示波器圖標(biāo)，得到如圖10-34所示波形，其中B通道為電容上波形，為三角波，A通道為得到的矩形脈沖，在圖10-33所示電路參數(shù)下頻率約為1kHz，測(cè)得TWL=°.459mS,TWH=0.434mS,因?yàn)镽w>>R1,因此TWLTwh。圖10-34自激多諧振蕩器電路輸入輸出波形（2）雙擊圖中頻率計(jì)數(shù)器（請(qǐng)確認(rèn)），得到輸出頻率為1.05kHz,如圖10-35所示，調(diào)節(jié)可調(diào)電阻Rw可對(duì)輸出頻率進(jìn)行調(diào)整。圖10-35頻率測(cè)量結(jié)果（3）通過(guò)圖10-33中電路參數(shù)計(jì)算TWL=0.7RwC1=0.7x65x0.01x10-3=0.455mSTWH=0-7（R1+Rw）C1=0.7x73.8x0.01x10-3=0.516mS,T=0.7（R1+2Rw）C1=96mS計(jì)算結(jié)果和仿真測(cè)量結(jié)果基本吻合。注意：555定時(shí)器5端接電容C2是為了防止電路干擾。10.3.2利用555定時(shí)器設(shè)計(jì)波形整形電路利用555定時(shí)器形成單穩(wěn)態(tài)觸發(fā)器，主要用于整形、定時(shí)和延時(shí)功能。因?yàn)槿魏瓮鈦?lái)波形只要送入單穩(wěn)態(tài)觸發(fā)器，只要能夠使觸發(fā)器翻轉(zhuǎn)，都能輸出一個(gè)寬度和幅度一定的矩形脈沖，起到整形作用。用555定時(shí)器創(chuàng)建一波形整形電路如圖10-36所示，當(dāng)輸入信號(hào)Uj沒(méi)有負(fù)脈沖時(shí)，UO=0，當(dāng)輸入信號(hào)UI<VCC/3,輸出變?yōu)?。電源對(duì)電容充電，當(dāng)電容電壓Uc>2VCC/3時(shí)，輸出變?yōu)?，此后電容迅速放電。因此輸出脈沖的脈寬由充電回路的電阻2和C2決定。脈寬tp=1.1R2C20下面對(duì)該電路進(jìn)行仿真分析，其步驟如下：（1） 將函數(shù)發(fā)生器的輸出設(shè)置為方波，幅值為5V，其通過(guò)圖10-36中電容C1濾波后就形成一尖脈沖，再通過(guò)直流電源V1給它一個(gè)直流偏置電壓12V，最后得到的555定時(shí)器的輸入波形應(yīng)是全為正極性的尖脈沖波形。（2） 激活電路，雙擊示波器圖標(biāo)，得到如圖10-37波形，其中B通道為輸出的矩形脈沖，A通道為輸入的不規(guī)則尖脈沖波形，當(dāng)輸入信號(hào)小于4V時(shí)，輸出脈沖為高電平，脈寬為2.168mS。（3） 根據(jù)公式脈寬tp=1.1R2C2=2mS，與測(cè)量值符合。通過(guò)該電路可看出，輸入的尖脈沖波被整形成標(biāo)準(zhǔn)的矩形脈沖，脈寬可通過(guò)電阻2和C2調(diào)節(jié)。

圖10-36波形整形電路圖10-37波形整形電路輸入輸出波形104數(shù)字鐘設(shè)計(jì)與仿真數(shù)字鐘是用數(shù)字集成電路構(gòu)成并用數(shù)顯示的一種現(xiàn)代計(jì)時(shí)新傳統(tǒng)機(jī)械表計(jì)時(shí)相比，它具有走時(shí)準(zhǔn)確、顯示直觀、無(wú)機(jī)械傳動(dòng)裝置等特點(diǎn)，因而廣泛應(yīng)用于車(chē)站、碼頭場(chǎng)、商店等公共場(chǎng)所。在控制系統(tǒng)中，數(shù)字鐘也常用于作定時(shí)控制的時(shí)鐘源。1-任務(wù)要求其要求如下：設(shè)計(jì)一個(gè)具有“時(shí)”“分”、“秒”的十進(jìn)制數(shù)字顯示，小時(shí)顯示從00?23）的計(jì)時(shí)器；具有手動(dòng)校時(shí)、校分功能（請(qǐng)確認(rèn)）用74系列中小規(guī)模集成器件去實(shí)現(xiàn)；2.數(shù)字鐘的基本工作原理數(shù)字鐘一般都由振蕩器、分頻器、譯碼器、顯示器等幾部分組成。其中蕩器和分頻器組成標(biāo)準(zhǔn)秒信號(hào)發(fā)生器，秒信號(hào)送入計(jì)數(shù)器進(jìn)行計(jì)數(shù)，把累計(jì)的結(jié)果以“時(shí)”、“分”、“秒”的數(shù)字顯示出來(lái)?！皶r(shí)”顯示由二十四進(jìn)制計(jì)數(shù)器、譯碼器和顯示器構(gòu)成；分”和“秒”顯示分別由六十進(jìn)制計(jì)數(shù)器、譯碼器和顯示器構(gòu)成。1） 時(shí)鐘發(fā)生電路時(shí)鐘發(fā)生電路一般可由石英晶體振蕩電路和55定時(shí)器構(gòu)成的多諧振蕩器來(lái)構(gòu)成，本例采用10.3.1節(jié)設(shè)計(jì)的頻率為1kHz的多諧振蕩器來(lái)完成。當(dāng)然也可采用石英晶體振蕩電路，該電路產(chǎn)生的時(shí)鐘頻率比較準(zhǔn)確，常用于數(shù)字電路的時(shí)鐘信號(hào)。2） 分頻器分頻器功能主要是產(chǎn)生標(biāo)準(zhǔn)的秒脈沖信號(hào)，即是每秒產(chǎn)生一個(gè)時(shí)鐘上升沿，頻率為1Hz，因?yàn)橐话阏袷幤鳟a(chǎn)生的頻率較高，需要用分頻器降低時(shí)鐘頻率。此處采用前面設(shè)計(jì)的10分頻電路來(lái)實(shí)現(xiàn)，采用三個(gè)74LS90串聯(lián)產(chǎn)生1/1000分頻，獲得需要的1Hz秒脈沖信號(hào)。下面把時(shí)鐘發(fā)生電路和分頻器合在一起就能產(chǎn)生日2的時(shí)鐘脈沖信號(hào)，如圖10-38所示，其中分頻器生成了層次塊電路，采用邏輯分析儀來(lái)觀察輸出脈沖。因JHz的時(shí)鐘脈沖信號(hào)周期很長(zhǎng)，此處把邏輯分析儀的參考時(shí)鐘頻率設(shè)為0Hz，以免所需要的仿真時(shí)間太長(zhǎng)。激活電路后得到輸出時(shí)鐘信號(hào)如圖10-39所示，測(cè)量其頻率大約為1.1Hz左右，這主要因?yàn)?55定時(shí)器的輸出時(shí)鐘不是標(biāo)準(zhǔn)的1kHz信號(hào)，因此可以對(duì)555定時(shí)器的電阻RW進(jìn)行微小調(diào)整，使其產(chǎn)生標(biāo)準(zhǔn)的1kHz信號(hào)從而經(jīng)1/1000分頻后得到準(zhǔn)確的1Hz頻率。圖10-38秒信號(hào)發(fā)生電路

圖10-39邏輯分析儀輸出波形計(jì)數(shù)器根據(jù)設(shè)計(jì)要求要顯示“時(shí)'、“分”、“秒”信號(hào)需要三個(gè)計(jì)數(shù)器，對(duì)于顯示“時(shí)”此處采用24時(shí)制，即采用24進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)。顯示“分”、“秒”都是60進(jìn)制，因此都采用60進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)。對(duì)于上述計(jì)數(shù)器設(shè)計(jì)過(guò)程在10.2.3中已經(jīng)設(shè)計(jì)完成了，為了使用方便，下面把一個(gè)24進(jìn)制計(jì)數(shù)器和兩個(gè)60進(jìn)制計(jì)數(shù)器生成層次塊電路，創(chuàng)建步驟如下：首先創(chuàng)建24進(jìn)制計(jì)數(shù)器的層次電路塊。新建一電路文件作為主電路，然后依次執(zhí)行“Place”/"CreatNewHierarchicalBlock命令，彈出如圖10-40所示對(duì)話(huà)框，設(shè)置層次電路塊的輸入輸出引腳數(shù)和名稱(chēng)，單擊“OK”按鈕后，程序要求存儲(chǔ)主電路文件，對(duì)該主電路文件命名后并保存。圖10-40層次塊電路屬性設(shè)置存儲(chǔ)該電路文件后，雙擊圖中生成的層次塊圖，如圖10-41所示，彈出對(duì)話(huà)框如圖10-42所示，鼠標(biāo)單擊EditSubcircuit”按鈕，得到一個(gè)有10個(gè)IO腳的空白原理圖，把24進(jìn)制計(jì)數(shù)器電路拷貝進(jìn)去，并連接好IO腳，其中IO1用于時(shí)鐘輸入端，IO2-IO9用于數(shù)碼管顯示端，IO10用于進(jìn)位端，保存后得到如圖10-43所示電路。

圖10-4124進(jìn)制計(jì)數(shù)器層次塊 圖10-4124進(jìn)制計(jì)數(shù)器層次塊 10-42層次塊電路設(shè)置圖10-43層次塊電路IO腳設(shè)置這樣就生成了24進(jìn)制計(jì)數(shù)器的層次塊圖，如圖10-41所示，同樣把60進(jìn)制計(jì)數(shù)器按照以上步驟創(chuàng)建層次塊電路，得到層次塊電路如圖0-44所示。計(jì)數(shù)器60圖10-4460進(jìn)制計(jì)數(shù)器層次塊時(shí)間校正電路當(dāng)接通電源或計(jì)時(shí)出現(xiàn)誤差時(shí)需要對(duì)數(shù)字鐘進(jìn)行校正。本例只對(duì)“時(shí)”和“分”計(jì)時(shí)電路進(jìn)行校正，創(chuàng)建電路如圖10-45所示。左邊是由RS觸發(fā)器和開(kāi)關(guān)組成的脈沖產(chǎn)生電路，該電路能夠消除機(jī)械開(kāi)關(guān)的抖動(dòng)，在10.2節(jié)已經(jīng)詳細(xì)講述了，右邊通過(guò)兩個(gè)開(kāi)關(guān)T3

和J4控制選擇對(duì)“時(shí)”或“分”計(jì)數(shù)器進(jìn)行校正。在不進(jìn)行校正時(shí)，開(kāi)關(guān)設(shè)置如圖0-45中所示，輸出均為高電平，當(dāng)需要校正“時(shí)”計(jì)數(shù)器，把開(kāi)力打開(kāi)，把開(kāi)關(guān)J1來(lái)回?fù)軇?dòng)，得到兩路輸出校正信號(hào)如圖10-46所示，該圖中得到的脈沖信號(hào)為時(shí)校正脈沖信號(hào)，因開(kāi)關(guān)J4沒(méi)有打開(kāi)，因此分校正沒(méi)有輸出脈沖，為高電平。圖10-45時(shí)間校正電路圖10-46時(shí)間校正電路輸出波形電路總原理圖仿真把各個(gè)部分電路連接起來(lái)，并從指示元件庫(kù)里把數(shù)碼管與計(jì)數(shù)器相連得到如圖10-47所示總電路。該電路中沒(méi)有使用設(shè)計(jì)的時(shí)鐘源，因?yàn)樗枰姆抡鏁r(shí)間太長(zhǎng)，用一函數(shù)發(fā)生器代替，為觀察進(jìn)位情況可把時(shí)鐘頻率調(diào)高一些。下面通過(guò)仿真來(lái)驗(yàn)證設(shè)計(jì)是否正確，步驟如下：圖10-47數(shù)字鐘電路（1） 啟動(dòng)仿真電路，可觀察到數(shù)字鐘的秒位開(kāi)始計(jì)時(shí)，計(jì)數(shù)到0后復(fù)位為0,并進(jìn)位到分位。（2） 將函數(shù)發(fā)生器輸出接到圖中乂2的時(shí)鐘輸入端IO1腳，以觀察分位進(jìn)位是否正確。重新啟動(dòng)仿真，同樣可觀察到分位顯示數(shù)碼管計(jì)數(shù)到0開(kāi)始進(jìn)位到時(shí)位并復(fù)位為0。（3） 將函數(shù)發(fā)生器輸出接到圖中X3的時(shí)鐘輸入端IO1腳，以觀察時(shí)位進(jìn)位是否正確。啟動(dòng)仿真，觀察到時(shí)位顯示數(shù)碼管計(jì)數(shù)到24后復(fù)位為0。以上三步說(shuō)明該電路的計(jì)時(shí)和進(jìn)位都設(shè)計(jì)正確，下面來(lái)驗(yàn)證時(shí)間校正電路設(shè)計(jì)。（1） 將開(kāi)關(guān)J4斷開(kāi)，來(lái)回?fù)軇?dòng)開(kāi)關(guān)J1，“時(shí)”位隨著變化，說(shuō)明“時(shí)”校時(shí)電路設(shè)計(jì)正確。（2） 將開(kāi)關(guān)J4閉合，J3斷開(kāi)，來(lái)回?fù)軇?dòng)開(kāi)關(guān)J1，“分”位隨著變化，說(shuō)明分校時(shí)電路設(shè)計(jì)正確。通過(guò)仿真，說(shuō)明該數(shù)字鐘符合設(shè)計(jì)任務(wù)要求。105三相數(shù)據(jù)采集卡外觸發(fā)器設(shè)計(jì)仿真實(shí)例觸發(fā)器主要功能是啟動(dòng)數(shù)據(jù)采集卡上的由。轉(zhuǎn)換器的采樣，一般的數(shù)據(jù)采集卡都設(shè)置了外觸發(fā)方式，只要有高電平信號(hào)輸入到外觸發(fā)通道EXT）就能啟動(dòng)采樣。因?yàn)樵趯?shí)際的工業(yè)現(xiàn)場(chǎng)數(shù)據(jù)監(jiān)控中，需要同時(shí)采樣多路信號(hào)，如同時(shí)監(jiān)控三相電壓等信號(hào)，如果哪相電壓過(guò)高，需要計(jì)算機(jī)迅速做出反應(yīng)，但是實(shí)際上往往不知道究竟哪相電壓信號(hào)先過(guò)高，而且這個(gè)過(guò)高的電壓信號(hào)是正極性還是負(fù)極性。因此需要對(duì)每相電壓信號(hào)預(yù)先做出判斷，因此采用外觸發(fā)器對(duì)電壓做出比較判斷，無(wú)論哪相電壓升高，都能迅速啟動(dòng)數(shù)據(jù)采集卡同時(shí)采樣，因此需要設(shè)計(jì)三相觸發(fā)通道。由于預(yù)先不知道電壓的極性，究竟是正電壓先升高還是負(fù)電壓，因此每相需要兩個(gè)電壓比較器，用作正負(fù)極性電壓比較。建立一單相的觸發(fā)電路如圖10-48所示，選用兩片Lm710集成電壓比較器，其邏輯符號(hào)如圖10-48中U1和U2所示。該比較器允許正負(fù)電壓輸入21用于正電壓過(guò)高比（請(qǐng)確認(rèn)），因此輸入電壓接在。1正端（3腳），正的參考電壓接在負(fù)端4腳）。U2用作負(fù)電壓過(guò)高比較，因此輸入電壓接在負(fù)端（4腳），負(fù)的參考電壓接在正端（3腳）。預(yù)先調(diào)整電位器R1和R3阻值，可以設(shè)置觸發(fā)參考電壓，超過(guò)參考電壓后，比較器輸出變?yōu)榈碗娖皆瓉?lái)為高）。圖10-48中僅是一相的電路，其他兩相電路完全相同，只要把每相的輸出端0。丁通過(guò)一個(gè)三輸入或門(mén)（請(qǐng)確認(rèn)）連接后，就組成了三相的外觸發(fā)器。注意：比較器的輸出是集電極開(kāi)路門(mén)，因此需要接5k左右的上拉電阻，在輸出才會(huì)有高低電平信號(hào)。集成電壓比較器如果只做正極性電壓比較，只用接正電源，但是如果要作正負(fù)極性電壓比較需接雙電源供電。圖10-48單相觸發(fā)電路其步驟如下：（1）激活電路，觀察正極性電壓比較情況，把函數(shù)發(fā)生器輸入正弦波設(shè)置正的偏置電壓5V,設(shè)置如圖10-49所示，這樣輸入電壓全為正電壓，得到輸出波形如圖10-51所示，此處設(shè)置U1參考電壓為3V，從圖10-51中可看出，正弦電壓在高于3V時(shí)輸出變?yōu)?。

圖10-49輸入正弦電壓正偏置設(shè)置 10-50輸入正弦電壓負(fù)偏置設(shè)置（2）把函數(shù)發(fā)生器輸入正弦波設(shè)置偏置電壓為5V,設(shè)置如圖10-50所示，這樣輸入電壓全為負(fù)電壓，得到輸出波形如圖10-52所示，此處U2參考電壓為-3V，從圖10-52中可看出，正弦電壓在低于3V時(shí)輸出變?yōu)?。圖10-51正極性電壓比較輸出波形 10-52負(fù)極性電壓比較輸出波形（3）從儀器欄里拖出四通道示波器到電路工作區(qū)（請(qǐng)確認(rèn)），將輸入正弦電壓偏置電壓設(shè)置為0，幅值為5V，即正負(fù)輸出都有，而比較器。1和U2的參考電壓分別設(shè)置為±3V，因此輸入的正負(fù)電壓都能產(chǎn)生比較輸出將示波器A、B、C通道分別接在圖10-48所示電路中U1、U2和U3A的輸出端（？？？），啟動(dòng)仿真開(kāi)關(guān)，得到示波器波形如圖10-53所示，頂上是U3A的輸出波形，以下依次是U2>U1的輸出波形。說(shuō)明正負(fù)極性電壓分別觸發(fā)了比較器U1和U2,U1和U2的輸出通過(guò)與門(mén)后，高與高得高電平，高與低得低電平，得到觸發(fā)脈沖信號(hào)U3A輸出）（請(qǐng)確認(rèn)）。說(shuō)明無(wú)論輸入正負(fù)極性電壓，只要超過(guò)了預(yù)先設(shè)置的參考電壓都能產(chǎn)生觸發(fā)脈沖信號(hào)。注意：此處為了便于觀察示波器信號(hào)將U3A的波形設(shè)置了偏置。10-53正負(fù)極性電壓比較輸出波形106A/D與D/A應(yīng)用電路設(shè)計(jì)與仿真10.6.1A/D轉(zhuǎn)換器應(yīng)用電路仿真A/D轉(zhuǎn)換器是將輸入的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)輸出VD轉(zhuǎn)換器的主要技術(shù)指標(biāo)有：分辨率，指輸出數(shù)字信號(hào)位數(shù)，有位、10位、12位等；轉(zhuǎn)換速度，指每次轉(zhuǎn)換所需要的時(shí)間；相對(duì)精度，指實(shí)際輸出的數(shù)字量與理想轉(zhuǎn)換特性之間的最大偏差Multisim7中的A/D轉(zhuǎn)換器只有一種，輸出數(shù)字信號(hào)為8位，邏輯符號(hào)如圖10-54中所示，其各管腳定義如下：VIN:模擬電壓輸入端子。VREFP:參考電壓’+”端子，要接直流參考源的正端。因?yàn)檩敵銎谖?，則輸出信號(hào)對(duì)應(yīng)的量化離散電平為VIN256/VRF，從這個(gè)公式可看出，量化位數(shù)越多分辨率越高，輸入電壓范圍越小，分辨率也越高，如輸入電壓最高為V則最小能分辨的電壓約為20mV。VIN為輸入的信號(hào)電壓，VRF為參考電壓VRF=VREFP-VRENVREFN：參考電壓“一”端子，一般與地連接。SOC：?jiǎn)?dòng)轉(zhuǎn)換信號(hào)端子，只有端子電平從低電平變成高電平時(shí)，轉(zhuǎn)換才開(kāi)始。EOC：轉(zhuǎn)換結(jié)束標(biāo)志位端子，高電平表示轉(zhuǎn)換結(jié)束。OE：輸出允許端子，可與EOC接在一起，一次轉(zhuǎn)換完成后允許輸出。D0?D7：數(shù)字信號(hào)輸出端。創(chuàng)建A/D轉(zhuǎn)換器電路如圖10-54所示，采用兩個(gè)數(shù)碼管觀察\勤轉(zhuǎn)換器輸出的數(shù)字量

變化，因?yàn)樵揂/D轉(zhuǎn)換器只能允許正極性電壓輸入，因此需在輸入的V正弦信號(hào)V2上疊加一個(gè)+5V的直流信號(hào)VI，使A/D轉(zhuǎn)換器的輸入正弦電壓在0-+10V范圍內(nèi)變化（不明其意）。此處參考電壓V3為+10V，因此在A/D轉(zhuǎn)換器輸入的正弦電壓為0V時(shí)對(duì)應(yīng)數(shù)碼管顯示為00H（16進(jìn)制），在最大電壓10V時(shí)，對(duì)應(yīng)FFH，在正弦電壓中點(diǎn)5V時(shí)，對(duì)應(yīng)為80H。根據(jù)量化離散電平公式VinX256/Vrf，如果參考電壓不同，在同樣的輸入電壓下，數(shù)碼管顯示也會(huì)不同。下面通過(guò)仿真來(lái)驗(yàn)證分析，其步驟如下：U4 U3DC：D_HEX DCD_HEXU4 U3DC：D_HEX DCD_HEX10-54A/D轉(zhuǎn)換電路（1） 啟動(dòng)仿真開(kāi)關(guān)，用示波器和數(shù)碼管觀察輸入和輸出是否一樣，在剛啟動(dòng)電路時(shí)，輸入正弦電壓為5V，數(shù)碼管為80H，隨著輸入電壓升高，數(shù)碼管顯示數(shù)值也在增加，在輸入正弦到達(dá)最大時(shí)，數(shù)碼管顯示為FFH，以后數(shù)碼管顯示數(shù)值又逐漸減小至00H，因此說(shuō)明該A/D轉(zhuǎn)換器工作正常。（2） 改變參考電壓為20V，重新啟動(dòng)仿真開(kāi)關(guān)，觀察數(shù)碼管在開(kāi)始時(shí)顯示值為40H。，因?yàn)殚_(kāi)始時(shí)，正弦電壓輸入Vin=5V，參考電壓Vrf=20，根據(jù)公式VinX256/Vrf則有輸入對(duì)應(yīng)的10進(jìn)制數(shù)為64，轉(zhuǎn)換為16進(jìn)制為40