計(jì)算機(jī)期末考試簡(jiǎn)答題復(fù)習(xí)及答案

計(jì)算機(jī)期末考試簡(jiǎn)答題復(fù)習(xí)及答案計(jì)算機(jī)期末考試簡(jiǎn)答題復(fù)習(xí)及答案計(jì)算機(jī)期末考試簡(jiǎn)答題復(fù)習(xí)及答案計(jì)算機(jī)期末考試簡(jiǎn)答題復(fù)習(xí)及答案編制僅供參考審核批準(zhǔn)生效日期地址：電話：傳真:郵編:計(jì)算機(jī)期末考試簡(jiǎn)答題復(fù)習(xí)1.在定點(diǎn)機(jī)中采用單符號(hào)位，如何判斷補(bǔ)碼加減運(yùn)算是否溢出，有幾種方案？

答：定點(diǎn)機(jī)中采用單符號(hào)位判斷補(bǔ)碼加減運(yùn)算是否溢出有兩種方案。(1)參加運(yùn)算的兩個(gè)操作數(shù)(減法時(shí)減數(shù)需連同符號(hào)位在內(nèi)每位取反，末位加1)符號(hào)相同，結(jié)果的符號(hào)又與操作數(shù)的符號(hào)不同，則為溢出。(2)求和時(shí)最高位進(jìn)位與次高位進(jìn)位異或結(jié)果為1時(shí)，則為溢出。2.試比較RAM和ROM答：RAM是隨機(jī)存取存儲(chǔ)器，在程序的執(zhí)行過(guò)程中既可讀出又可寫(xiě)人ROM是只讀存儲(chǔ)器，在程序執(zhí)行過(guò)程中只能讀出信息，不能寫(xiě)人信息。3.試比較靜態(tài)RAM和動(dòng)態(tài)RAM答：靜態(tài)RAM和動(dòng)態(tài)RAM都屬隨機(jī)存儲(chǔ)器，即在程序的執(zhí)行過(guò)程中既可讀出又可寫(xiě)人信息。但靜態(tài)RAM靠觸發(fā)器原理存儲(chǔ)信息只要電源不掉電，信息就不丟失;動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，即使電源不掉電，由于電容要放電，信息也會(huì)丟失，故需再生。4.存儲(chǔ)器的主要功能是什么如何衡量存儲(chǔ)器的性能為什么要把存儲(chǔ)系統(tǒng)分成若干不同的層次主要有哪些層次答：存儲(chǔ)器的主要功能是存放程序或各類(lèi)數(shù)據(jù)。通常用存儲(chǔ)容量、存取周期以及存儲(chǔ)器的帶寬(每秒從存儲(chǔ)器讀出或?qū)懭攵M(jìn)制代碼的位數(shù))三項(xiàng)指標(biāo)來(lái)反映存儲(chǔ)器的性能。為了擴(kuò)大存儲(chǔ)器容量和提高訪存速度，將存儲(chǔ)系統(tǒng)分成若于不同層次，有Cache－主存層次和主存－輔存層次。前者為使存儲(chǔ)器與CPU速度匹配，在CPU和主存之間增設(shè)Cache高速緩沖存儲(chǔ)器，其容量比主存小，速度比主存快，用來(lái)存放CPU最近期要用的信息，CPU可直接從Cache中取到信息，從而提高了訪存速度。后者為擴(kuò)大存儲(chǔ)器容量，把主存和輔存統(tǒng)一成一個(gè)整體，從整體上看，速度取決于主存，容量取決于輔存，稱為虛存。CPU只與主存交換信息，但程序員可用指令地址碼進(jìn)行編程，其位數(shù)與虛存的地址空間對(duì)應(yīng)。5.什么是刷新刷新有幾種方式簡(jiǎn)要說(shuō)明之答：動(dòng)態(tài)RAM靠電容存儲(chǔ)電荷原理存儲(chǔ)信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時(shí)間(2ms)內(nèi)，將所存信息讀出再重新寫(xiě)人(恢復(fù))，這一過(guò)程稱為刷新，刷新是一行一行進(jìn)行的，由UPU自動(dòng)完成。刷新通?？煞旨兴⑿潞头稚⑺⑿聝煞N。集中刷新即在2ms時(shí)間內(nèi)，集中一段時(shí)間對(duì)存儲(chǔ)芯片的每行刷新一遍，在這段時(shí)間里不能對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)，即所謂死時(shí)間。分散刷新是將存儲(chǔ)系統(tǒng)周期分為兩半，前半段時(shí)間用來(lái)進(jìn)行讀/寫(xiě)操作，后半段時(shí)間用來(lái)進(jìn)行刷新操作，顯然整個(gè)系統(tǒng)的速度降低了，但分散刷新沒(méi)有存儲(chǔ)器的死時(shí)間。還可將這兩種刷新結(jié)合起來(lái)，即異步刷新，這種刷新可在2ms時(shí)間內(nèi)對(duì)存儲(chǔ)芯片的每一行刷新一遍，兩行之間的刷新間隔時(shí)間為2ms/芯片的行數(shù)。6.存儲(chǔ)芯片內(nèi)的地址譯碼有幾種方式？是分析它們各自的特點(diǎn)及應(yīng)用場(chǎng)合。

答：存儲(chǔ)芯片內(nèi)的地址譯碼有兩種方式，一種是線選法，適用于地址線較少的芯片。其特點(diǎn)是地址信號(hào)只須經(jīng)過(guò)一個(gè)方向的譯碼就可選中某一存儲(chǔ)單元的所有位。另一種是重合法(雙重譯碼)，適用于地址線較多的芯片。其特點(diǎn)是地址線分成兩組，分別經(jīng)行、列兩個(gè)方向譯碼，只有行、列兩個(gè)方向均選中的存儲(chǔ)元才能進(jìn)行讀/寫(xiě)。7.簡(jiǎn)述主存的讀/寫(xiě)過(guò)程答：主存儲(chǔ)器的讀出過(guò)程是:CPU先給出地址信號(hào)，然后給出片選(通常受CPU訪存信號(hào)控制)信號(hào)和讀命令，這樣就可將被選中的存儲(chǔ)單元內(nèi)的各位信息讀至存儲(chǔ)芯片的數(shù)據(jù)線上。主存儲(chǔ)器的寫(xiě)人過(guò)程是:CPU先給出地址信號(hào)，然后給出片選(通常受CPU訪存信號(hào)控制)信號(hào)和寫(xiě)命令，并將欲寫(xiě)人的信息送至存儲(chǔ)器的數(shù)據(jù)線上，這樣，信息便可寫(xiě)人到被選中的存儲(chǔ)單元中。8.提高訪存速度可采取哪些措施？

答：提高訪存速度可采取三種措施。(1)采用高速器件，選用存取周期短的芯片，可提高存儲(chǔ)器的速度。(2)采用Cache,CPU將最近期要用的信息先調(diào)人Cache，而Cache的速度比主存快得多，這樣CPU每次只需從Cache中取出(或存人)信息，從而縮短了訪存時(shí)間，提高了訪存速度。(3)調(diào)整主存結(jié)構(gòu)，如采用單體多字結(jié)構(gòu)(在一個(gè)存取周期內(nèi)讀出多個(gè)存儲(chǔ)字，可增加存儲(chǔ)器的帶寬)，或采用多體結(jié)構(gòu)存儲(chǔ)器(參考第16題答案)。9.什么是快速緩沖存儲(chǔ)器，它與主存有什么關(guān)系？

答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對(duì)用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)人緩存，這樣CPU每次只需訪問(wèn)快速緩存就可達(dá)到訪問(wèn)主存的目的，從而提高了訪存速度。主存的信息調(diào)人緩存要根據(jù)一定的算法，由CPU自動(dòng)完成。凡是主存和緩存已建立了對(duì)應(yīng)關(guān)系的存儲(chǔ)單元，它們的內(nèi)容必須保持一致，故凡是寫(xiě)人緩存的信息也必須寫(xiě)至與緩存單元對(duì)應(yīng)的主存單元中.10.什么是“程序訪問(wèn)的局部性”存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問(wèn)的局部性原理

答：所謂程序訪問(wèn)的局部性即程序執(zhí)行時(shí)對(duì)存儲(chǔ)器的訪問(wèn)是不均勻的，這是由于指令和數(shù)據(jù)在主存的地址分布不是隨機(jī)的，而是相對(duì)地簇聚。存儲(chǔ)系統(tǒng)的Cache-主存級(jí)和主存-輔存級(jí)都用到程序訪問(wèn)的局部性原理。對(duì)Cache-主存級(jí)而言，把CPU最近期執(zhí)行的程序放在容量較小、速度較高的Cache中。對(duì)主存-輔存級(jí)而言，把程序中訪間頻度高、比較活躍的部分放在主存中，這樣既提高了訪存的速度又?jǐn)U大了存儲(chǔ)器的容量。11.使用4K*8位的RAM芯片組成一個(gè)容量為8K*16位的存儲(chǔ)器，畫(huà)出結(jié)構(gòu)框圖，并標(biāo)明途中信號(hào)線的種類(lèi)、方向和條數(shù)。答：用4片4K×8位的RAM芯片可組成容量為8K×16位的存儲(chǔ)器，其結(jié)構(gòu)框圖如圖5.1所示。12.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作為訪存控制信號(hào)（低電平有效），用作為讀/寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列存儲(chǔ)芯片：1K*4位RAM，4K*8位RAM，2K*8位ROM以及74138億馬奇和各種門(mén)電路，如圖4.14所示。畫(huà)出CPU與存儲(chǔ)芯片的連接圖，要求：（1）主存地址空間分配：8000H-87FFH微系統(tǒng)程序區(qū)；8800H-8BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片。（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。答：根據(jù)主存地址空間分配，選出所用芯片類(lèi)型及數(shù)量。即A15…A11…A7…A3…A010000000000000002K×8位ROM1片100010111111111110001000000000001K×4位RAM2片100010111111111110101100000000001K×4位RAM2片1010111111111111CPU與存儲(chǔ)芯片的連接圖如圖5.2所示。圖5.2第11題答案13.在32題給出的條件下，畫(huà)出CPU與存儲(chǔ)芯片的連接圖，要求；（1）主存地址空間分配：A000-A7FFH微系統(tǒng)程序區(qū)；A800H-AFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片，并寫(xiě)出每片存儲(chǔ)芯片的二進(jìn)制地址范圍。（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。答：.根據(jù)主存地址空間分配，對(duì)應(yīng)A000H@@A7FFH系統(tǒng)程序區(qū)，選用一片2Kx8位RAM芯片;對(duì)應(yīng)A80f1H一AFFFH用戶程序區(qū)，選用4片1Kx4位RAM芯片。每片存儲(chǔ)芯片的地址范圍如下。CPU與存儲(chǔ)芯片的連接圖如圖5.3所示。A15…A11…A7…A3…A010100000000000002K×8位ROM1片101001111111111110101000000000001K×4位RAM2片101010111111111110101100000000001K×4位RAM2片1010111111111111圖5.3第12題答案14.一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類(lèi)指令？

答：包括數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入/輸出指令、堆棧指令、字符串操作指令、特權(quán)指令等。15.在寄存器-寄存器型、寄存器-存儲(chǔ)器型和存儲(chǔ)器-存儲(chǔ)器型三類(lèi)指令中，哪類(lèi)指令的執(zhí)行時(shí)間最長(zhǎng)哪類(lèi)指令的執(zhí)行時(shí)間最短為什么答：寄存器-寄存器型執(zhí)行速度最快。存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中。而訪問(wèn)一次存儲(chǔ)器所需要的時(shí)間一般比訪問(wèn)一次寄存器所需要的時(shí)間長(zhǎng)。16.簡(jiǎn)述微程序控制器和組合邏輯（硬布線）控制器哪一種速度更快為什么

答：組合邏輯（硬布線）控制器的速度更快。因?yàn)槲⒊绦蚩刂破魇姑織l機(jī)器指令都轉(zhuǎn)化為一段微程序，并存儲(chǔ)在控制存儲(chǔ)器內(nèi)。微操作序列有微指令形成。增加了一級(jí)控制存儲(chǔ)器，所以速度變慢。17.指令和數(shù)據(jù)均放在主存中，CPU如何從時(shí)間和空間兩個(gè)方面對(duì)它們加以區(qū)別？

答：從時(shí)間上將，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出指令流流向控制器的指令寄存器IR，從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器的通用寄存器。18.I/O的編址方式有幾種各有何特點(diǎn)

答：I/O設(shè)備的編址方式有兩種：統(tǒng)一編址和不統(tǒng)一編址（單獨(dú)編址）。所謂統(tǒng)一編址即在主存地址空間劃出一定的范圍作為I/O地址，這樣通過(guò)訪存指令即可實(shí)現(xiàn)對(duì)I/O的訪問(wèn)，但是主存容量相應(yīng)減少。所謂不統(tǒng)一編址即I/O和主存的地址是分開(kāi)的，I/O地址不占主存空間，故這種編址不影響主存容量，但訪問(wèn)I/O時(shí)必須有專(zhuān)用的I/O指令。19.I/O與主機(jī)交換信息有哪幾種控制方式各有何特點(diǎn)

答：主機(jī)與I/O交換信息的控制方式有：（1）程序查詢方式。其特點(diǎn)是主機(jī)與I/O串行工作。CPU啟動(dòng)I/O后，時(shí)刻查詢I/O是否準(zhǔn)備好，若設(shè)備準(zhǔn)備就緒，CPU便轉(zhuǎn)入處理I/O與主機(jī)間傳送信息的程序；若設(shè)備未做好準(zhǔn)備，則CPU反復(fù)查詢，“踏步”等待直到I/O準(zhǔn)備就緒為止?？梢?jiàn)這種方式CPU效率很低。（2）程序中斷方式。其特點(diǎn)是主機(jī)與I/O并行工作。CPU啟動(dòng)I/O后，不必時(shí)刻查詢I/O是否準(zhǔn)備好，而是繼續(xù)執(zhí)行程序。當(dāng)I/O準(zhǔn)備就緒時(shí)，向CPU發(fā)中斷請(qǐng)求信號(hào)，CPU在適當(dāng)?shù)臅r(shí)候響應(yīng)I/O的中斷請(qǐng)求，暫?，F(xiàn)行程序?yàn)镮/O服務(wù)。這種方式消除了“踏步”現(xiàn)象，提高了CPU的效率。（3）DMA方式。其特點(diǎn)是主機(jī)與I/O并行工作，主機(jī)與I/O之間有一條直接數(shù)據(jù)通路。CPU啟動(dòng)I/O后，不必查詢I/O是否準(zhǔn)備好（4）通道方式。通道是一個(gè)具有特有功能的處理器，CPU把部分權(quán)利下放給通道，由它實(shí)現(xiàn)對(duì)外圍設(shè)備的統(tǒng)一管理和外圍設(shè)備與主存之間的數(shù)據(jù)交換，大大提高了CPU的效率，但它是以花費(fèi)更多的硬件為代價(jià)的。（5）I/O處理機(jī)方式。它是通道方式的進(jìn)一步發(fā)展，CPU將I/O操作及外圍設(shè)備的管理權(quán)全部交給I/O處理機(jī)，其實(shí)質(zhì)是多機(jī)系統(tǒng)，因而效率有更大提高。20.一般小型或微型機(jī)中，I/O與主機(jī)交換信息由幾種方式各有何特點(diǎn)哪種方式CPU效率最高？

答：在小型或微型機(jī)中，I/O與主機(jī)交換信息有三種方式：程序查詢方式、程序中斷方式、和DMA方式，其中DMA方式CPU效率最高。三種方式的特點(diǎn)詳見(jiàn)上題答案。21.什