《基于FPGA的測控系統(tǒng)創(chuàng)新設(shè)計》課程教學(xué)大綱

《基于FPGA的測控系統(tǒng)創(chuàng)新設(shè)計》教學(xué)大綱課程英文名InnovativeDesignofMeasurementandControlSystemBasedonFPGA課程代碼02M0033學(xué)分2總學(xué)時32理論學(xué)時8實驗/實踐學(xué)時24課程類別專業(yè)課課程性質(zhì)任選先修課程C語言程序設(shè)計、微機原理及其應(yīng)用、傳感器、測控電路適用專業(yè)測控技術(shù)及儀器測控技術(shù)與儀器（卓越）開課學(xué)院計量測試工程學(xué)院注：課程類別是指公共基礎(chǔ)課/學(xué)科基礎(chǔ)課/專業(yè)課；課程性質(zhì)是指必修/限選/任選。一、課程地位與課程目標（一）課程地位FPGA（Field－ProgrammableGateArray，即現(xiàn)場可編程門陣列）技術(shù)作為近些年發(fā)展迅速的數(shù)字電路技術(shù)，在高速通訊接口設(shè)計、高速并行數(shù)字信號處理等領(lǐng)域應(yīng)用廣泛，具有并行度高、可定制、可重構(gòu)的優(yōu)點。本課程作為測控技術(shù)及儀器專業(yè)的專業(yè)選修課，在學(xué)生學(xué)習了數(shù)字電路、C語言程序設(shè)計、微機原理及其應(yīng)用、傳感器技術(shù)、測控電路等課程后，利用FPGA技術(shù)實現(xiàn)測控系統(tǒng)的創(chuàng)新設(shè)計。通過本課程的學(xué)習，使學(xué)生在了解FPGA內(nèi)部結(jié)構(gòu)原理的基礎(chǔ)上，掌握應(yīng)用硬件描述語言VerilogHDL進行數(shù)字系統(tǒng)設(shè)計的方法，掌握基于開發(fā)工具QurtusII以及FPGA開發(fā)板的數(shù)字系統(tǒng)設(shè)計開發(fā)過程，了解并初步掌握當代國際數(shù)字技術(shù)設(shè)計領(lǐng)域的最新技術(shù)，激發(fā)并調(diào)動學(xué)生創(chuàng)造性思維能力，為學(xué)生在數(shù)字技術(shù)領(lǐng)域的進一步深入探索和進行創(chuàng)新奠定基礎(chǔ)。通過基于開發(fā)板的測控系統(tǒng)設(shè)計實踐，使學(xué)生綜合應(yīng)用所學(xué)過的專業(yè)知識，完成具有一定復(fù)雜度的測量控制工程問題。（二）課程目標通過本門課的學(xué)習，理論聯(lián)系實際、知行合一，鼓勵激發(fā)學(xué)生探索的創(chuàng)新精神，考察學(xué)生解決問題的能力，做事的態(tài)度，團隊合作的意識。1.了解FPGA技術(shù)及其在測控領(lǐng)域的應(yīng)用和發(fā)展趨勢，掌握硬件描述語言VerilogHDL語法以及在Qurtus開發(fā)環(huán)境中進行調(diào)試與仿真方法；(5.2)2.熟悉FPGA開發(fā)套件硬件資源，掌握在開發(fā)套件上設(shè)計簡單數(shù)字系統(tǒng)以及調(diào)試方法；(3.3)3.能夠綜合利用所學(xué)知識，以團隊的形式在FPGA平臺下實現(xiàn)測控系統(tǒng)的創(chuàng)新設(shè)計。(3.4)二、課程目標達成的途徑與方法FPGA技術(shù)是實踐性很強的一門課程，因此課程目標的達成以實踐為主，課堂教學(xué)為輔助。實踐環(huán)節(jié)包括兩個方面，第一是8個基本數(shù)字邏輯設(shè)計與實現(xiàn)的基本實驗，包括熟悉Qurtus開發(fā)環(huán)境；組合邏輯電路設(shè)計—譯碼器；時序邏輯電路設(shè)計—計數(shù)器；分頻器設(shè)計；狀態(tài)機的概念以及利用狀態(tài)機編寫序列檢測器；模塊化設(shè)計—加減法計數(shù)器；8位7段數(shù)碼管驅(qū)動設(shè)計與驗證；串口發(fā)送與接收模塊設(shè)計與驗證。第二個是學(xué)期初布置以團隊合作形式（3人）的課程大作業(yè)以及最終的答辯，內(nèi)容是基于FPGA開發(fā)板與已有的外設(shè)或其他傳感器，實現(xiàn)某種物理量的測量、或者實現(xiàn)測量控制，培養(yǎng)學(xué)生綜合利用知識，團隊合作，開展測控系統(tǒng)的創(chuàng)新設(shè)計。課堂教學(xué)主要講授可編程邏輯器件的基礎(chǔ)知識；VerilogHDL硬件描述語言介紹；開發(fā)板電路原理、資源以及系統(tǒng)設(shè)計；基于QurtusII的邏輯設(shè)計與仿真；數(shù)字電路的時序分析等。三、課程目標與相關(guān)畢業(yè)要求的對應(yīng)關(guān)系課程目標課程目標對畢業(yè)要求的支撐程度（H、M、L）畢業(yè)要求5.2畢業(yè)要求3.3畢業(yè)要求3.4課程目標1M課程目標2M課程目標3M注：1.支撐強度分別填寫H、M或L（其中H表示支撐程度高、M為中等、L為低）。四、課程主要內(nèi)容與基本要求第一章FPGA簡介與Quartus軟件使用基礎(chǔ)（課堂2學(xué)時）了解FPGA的發(fā)展歷史，了解當今FPGA主流的硬件廠商，了解FPGA目前主要的應(yīng)用領(lǐng)域以及與單片機、DSP、ARM等硬件相比的優(yōu)勢與劣勢。了解Altera公司Cyclone系列FPGA的特點與選型；掌握Quartus軟件的基本功能與使用方法。第二章VerilogHDL開發(fā)基礎(chǔ)（課堂4學(xué)時）了解VerilogHDL語言的歷史與功能，與C語言的不同，設(shè)計方法；掌握VerilogHDL語言的基本程序結(jié)構(gòu)；掌握VerilogHDL語言的數(shù)據(jù)類型與運算符；掌握VerilogHDL語言的描述語句。第三章AC620AlteraFPGA開發(fā)板硬件介紹（課堂2學(xué)時）了解開發(fā)板硬件資源、附件資源，功能特點以及使用方法；掌握開發(fā)板開發(fā)流程，包括工程建立、設(shè)計輸入、分析綜合、功能仿真、布局布線、時序仿真、IO分配、將配置文件下載進FPGA等步驟；第四章FPGA基本數(shù)字邏輯設(shè)計與實現(xiàn)（實踐16個學(xué)時）基于課本與開發(fā)板的基本數(shù)字邏輯設(shè)計與實現(xiàn)。包括8個基礎(chǔ)實驗：熟悉Qurtus開發(fā)環(huán)境；組合邏輯電路設(shè)計—譯碼器；時序邏輯電路設(shè)計—計數(shù)器；分頻器設(shè)計；狀態(tài)機的概念以及利用狀態(tài)機編寫序列檢測器；模塊化設(shè)計—加減法計數(shù)器；8位7段數(shù)碼管驅(qū)動設(shè)計與驗證；串口發(fā)送與接收模塊設(shè)計與驗證。第五章FPGA片上專用資源的使用（實踐環(huán)節(jié)，4個學(xué)時）掌握常用FPGA片上資源的使用方法；嵌入式RAM的使用—雙端口RAM；搭建串口收發(fā)與雙口RAM存儲的簡易應(yīng)用系統(tǒng)；第六章基于FPGA的AD采集（實踐環(huán)節(jié)，2個學(xué)時）掌握AD采集的原理；學(xué)會看AD芯片ADC128S022手冊；了解SPI時序特點；掌握基于FPGA的SPI接口時序設(shè)計；掌握基于線性線性序列機的ADC驅(qū)動設(shè)計，以及仿真板級測試。第七章基于FPGA的測控系統(tǒng)綜合實踐與答辯（實踐環(huán)節(jié)，2個學(xué)時）利用開發(fā)板自帶的外設(shè)，攝像頭、液晶屏、SD卡、矩陣鍵盤等，學(xué)生自主選擇一種傳感器，利用測控電路所學(xué)知識，將物理量轉(zhuǎn)化為電量以及進行初步的信號調(diào)理，利用AD芯片ADC128S022,采集電信號，或其他接口比如串口、IIC等，并將采集到的物理量通過一定的運算或信號處理，顯示到液晶屏上。每3人一組，該環(huán)節(jié)貫穿整個課程始終，最終通過答辯環(huán)節(jié)確定給出分數(shù)。五、課程學(xué)時安排章節(jié)號教學(xué)內(nèi)容學(xué)時數(shù)學(xué)生任務(wù)對應(yīng)課程目標第一章FPGA簡介Quartus軟件使用基礎(chǔ)2課下安裝Quartus軟件，并學(xué)會基本的操作課程目標1第二章VerilogHDL語言的歷史與功能VerilogHDL語言的基本程序結(jié)構(gòu)VerilogHDL語言的數(shù)據(jù)類型與運算符VerilogHDL語言的描述語句4VerilogHDL語言隨堂練習課程目標2第三章開發(fā)板硬件介紹開發(fā)流程介紹2以點亮LED為例，熟悉開發(fā)流程課程目標3六、實踐環(huán)節(jié)及基本要求序號實驗項目名稱學(xué)時基本要求學(xué)生任務(wù)實驗性質(zhì)實驗類別1熟悉Qurtus開發(fā)環(huán)境2掌握Qurtus開發(fā)流程學(xué)習在Qurtus中新建項目、文件編譯、仿真，學(xué)習原理圖繪制驗證必做2組合邏輯電路設(shè)計—譯碼器2掌握譯碼器的設(shè)計測試理解譯碼器工作原理，Verilog實現(xiàn)，激勵創(chuàng)建與仿真測試驗證必做3時序邏輯電路設(shè)計—計數(shù)器2分頻器計數(shù)器的設(shè)計測試計數(shù)器的工作原理、Verilog實現(xiàn)及板級測試驗證必做4分頻器設(shè)計2掌握分頻器設(shè)計測試分頻器的原理，Verilog實現(xiàn)及板級測試驗證必做5狀態(tài)機及序列檢測器2掌握狀態(tài)機的原理，利用狀態(tài)機設(shè)計序列檢測器狀態(tài)機的原理，字符串檢測狀態(tài)機實現(xiàn)、測試與仿真驗證必做6模塊化設(shè)計—加減法計數(shù)器2掌握FPGA模塊化設(shè)計思想，實現(xiàn)加減法混合計數(shù)器理解模塊化設(shè)計思想，對加減法計數(shù)器模塊功能設(shè)計，仿真與板級測試驗證必做78位7段數(shù)碼管驅(qū)動設(shè)計與驗證2了解三線制數(shù)碼管的驅(qū)動原理，掌握數(shù)碼管動態(tài)掃描方法，實現(xiàn)數(shù)碼管點亮實現(xiàn)數(shù)碼管的動態(tài)掃描驅(qū)動設(shè)計并點亮數(shù)碼管驗證必做8串口發(fā)送與接收模塊設(shè)計與驗證。2串口發(fā)射與接收的原理、異步串行通訊、實現(xiàn)串口收發(fā)利用串口實現(xiàn)數(shù)據(jù)的收發(fā)驗證必做9基于FPGA的測控系統(tǒng)綜合實踐與答辯2設(shè)計基于FPGA的測控系統(tǒng)，利用自帶的攝像頭或者超聲波測傳感器或自主選擇傳感器測量物理量每3人一組，該環(huán)節(jié)貫穿整個課程始終，最終通過答辯環(huán)節(jié)確定給出分數(shù)綜合必做注：1.實驗性質(zhì)指演示性、驗證性、設(shè)計性、綜合性等；2.實驗類別指必做、選做等。七、考核方式及成績評定（一）考核方式與評價考核內(nèi)容考核方式評定標準（依據(jù)）占總成績比例過程考核點名、課堂測試、實驗報告點名，10%；VerilogHDL課堂測試20%；8次實驗報告，30%50%期末考核團隊綜合答辯實物檢查與綜合答辯50%考核類別考查成績登記方式百分制（二）課程目標考核環(huán)節(jié)與達成標準 課程目標教學(xué)環(huán)節(jié)考核環(huán)節(jié)合格標準課程目標1講授+實踐課堂測試A0.6實驗1-6平均成績B課程目標2實踐實驗1-6平均成績B0.6實驗7-8平均