數(shù)字電子技術(shù)數(shù)模和模數(shù)轉(zhuǎn)換課件

2022/11/141第8章數(shù)/模和模/數(shù)轉(zhuǎn)換8.1.3DAC的主要技術(shù)參數(shù)8.1.1D/A轉(zhuǎn)換基本原理8.1.2

倒T形電阻網(wǎng)絡(luò)DAC8.1D/A轉(zhuǎn)換8.1.4

集成D/A轉(zhuǎn)換器及其應(yīng)用2022/11/101第8章數(shù)/模和模/數(shù)轉(zhuǎn)換8.12022/11/142復(fù)習(xí)555定時器的邏輯功能？555定時器為何能實(shí)現(xiàn)脈沖波形？電容在脈沖電路中扮演怎樣的角色？2022/11/102復(fù)習(xí)555定時器的邏輯功能？2022/11/143第8章數(shù)/模和模/數(shù)轉(zhuǎn)換

模擬量：溫度、濕度、壓力、流量、速度等。從模擬信號到數(shù)字信號的轉(zhuǎn)換稱為模/數(shù)轉(zhuǎn)換（簡稱A/D轉(zhuǎn)換），實(shí)現(xiàn)模/數(shù)轉(zhuǎn)換的電路叫做A/D轉(zhuǎn)換器（簡稱ADC）；從數(shù)字信號到模擬信號的轉(zhuǎn)換稱為數(shù)/模轉(zhuǎn)換（簡稱D/A轉(zhuǎn)換），實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的電路稱為D/A轉(zhuǎn)換器（簡稱DAC）。

2022/11/103第8章數(shù)/模和模/數(shù)轉(zhuǎn)換模2022/11/144

典型數(shù)字控制系統(tǒng)框圖2022/11/104典型數(shù)字控制系統(tǒng)框圖2022/11/1458.1.1D/A轉(zhuǎn)換基本原理

數(shù)/模轉(zhuǎn)換就是將數(shù)字量轉(zhuǎn)換成與它成正比的模擬量。

8.1D/A轉(zhuǎn)換

數(shù)字量：(D3D2D1D0)2＝(D3×23＋D2×22＋D1×21＋D0×20)10(1101)2

＝(1×23＋1×22＋0×21＋1×20)10

模擬量：uo＝K(D3×23＋D2×22＋D1×21＋D0×20)10uo＝K(1×23＋1×22＋0×21＋1×20)10(K為比例系數(shù))2022/11/1058.1.1D/A轉(zhuǎn)換基本原理2022/11/146

圖8-1

n位D/A轉(zhuǎn)換器方框圖

組成D/A轉(zhuǎn)換器的基本指導(dǎo)思想：將數(shù)字量按權(quán)展開相加，即得到與數(shù)字量成正比的模擬量。

D/A轉(zhuǎn)換器的種類很多,主要有：權(quán)電阻網(wǎng)絡(luò)DAC、

T形電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC、權(quán)電流DAC

2022/11/106圖8-1n位D/A轉(zhuǎn)換器方框圖2022/11/1478.1.2

倒T形電阻網(wǎng)絡(luò)DAC1.電路組成電路由解碼網(wǎng)絡(luò)、模擬開關(guān)、求和放大器和基準(zhǔn)電源組成。

圖8-2倒T型電阻網(wǎng)絡(luò)DAC原理圖

基準(zhǔn)參考電壓雙向模擬開關(guān)D＝1時接運(yùn)放D＝0時接地R－2R倒T形電阻解碼網(wǎng)絡(luò)求和集成運(yùn)算放大器2022/11/1078.1.2倒T形電阻網(wǎng)絡(luò)DAC2022/11/1482.工作原理

由于集成運(yùn)算放大器的電流求和點(diǎn)Σ為虛地，所以每個2R電阻的上端都相當(dāng)于接地，從網(wǎng)絡(luò)的A、B、C點(diǎn)分別向右看的對地電阻都是2R。2022/11/1082.工作原理由于集成運(yùn)算放大2022/11/149

因此流過四個2R電阻的電流分別為I/2、I/4、I/8、I/16。電流是流入地，還是流入運(yùn)算放大器，由輸入的數(shù)字量Di通過控制電子開關(guān)Si來決定。故流入運(yùn)算放大器的總電流為：2022/11/109因此流過四個2R電阻的電流分別為2022/11/1410

由于從UREF向網(wǎng)絡(luò)看進(jìn)去的等效電阻是R，因此從UREF流出的電流為：

2022/11/1010由于從UREF向網(wǎng)絡(luò)看進(jìn)去的等效2022/11/1411

故：2022/11/1011故：2022/11/1412

因此輸出電壓可表示為：2022/11/1012因此輸出電壓可表示為：2022/11/1413

由此可見，輸出模擬電壓uO與輸入數(shù)字量D成正比，實(shí)現(xiàn)了數(shù)模轉(zhuǎn)換。

對于n位的倒T形電阻網(wǎng)絡(luò)DAC，則：2022/11/1013由此可見，輸出模擬電壓uO與輸入2022/11/1414

電路特點(diǎn)：（1）解碼網(wǎng)絡(luò)僅有R和2R兩種規(guī)格的電阻，這對于集成工藝是相當(dāng)有利的；

（2）這種倒T形電阻網(wǎng)絡(luò)各支路的電流是直接加到運(yùn)算放大器的輸入端，它們之間不存在傳輸上的時間差，故該電路具有較高的工作速度。

因此，這種形式的DAC目前被廣泛的采用。2022/11/1014電路特點(diǎn)：（2）這種倒T形電2022/11/14158.1.3DAC的主要技術(shù)參數(shù)1.分辨率

分辨率是指輸出電壓的最小變化量與滿量程輸出電壓之比。輸出電壓的最小變化量就是對應(yīng)于輸入數(shù)字量最低位為1，其余各位均為0時的輸出電壓。滿量程輸出電壓就是對應(yīng)于輸入數(shù)字量全部為1時的輸出電壓。對于n位D/A轉(zhuǎn)換器，分辨率可表示為：

分辨率＝

位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小，分辨率就越高。也可用位數(shù)n來表示分辨率。2022/11/10158.1.3DAC的主要技術(shù)參數(shù)2022/11/14162.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器從輸入數(shù)字量到轉(zhuǎn)換成穩(wěn)定的模擬輸出電壓所需要的時間稱為轉(zhuǎn)換速度。不同的DAC其轉(zhuǎn)換速度也是不相同的，一般約在幾微秒到幾十微秒的范圍內(nèi)。

2022/11/10162.轉(zhuǎn)換速度D/A轉(zhuǎn)換器2022/11/14173.轉(zhuǎn)換精度轉(zhuǎn)換精度是指電路實(shí)際輸出的模擬電壓值和理論輸出的模擬電壓值之差。通常用最大誤差與滿量程輸出電壓之比的百分?jǐn)?shù)表示。通常要求D/A轉(zhuǎn)換器的誤差小于ULSB/2。

例如，某D/A轉(zhuǎn)換器滿量程輸出電壓為10V，如果誤差為1%，就意味著輸出電壓的最大誤差為±0.1V。百分?jǐn)?shù)越小，精度越高。轉(zhuǎn)換精度是一個綜合指標(biāo)，包括零點(diǎn)誤差、增益誤差等，它不僅與D/A轉(zhuǎn)換器中元件參數(shù)的精度有關(guān)，而且還與環(huán)境溫度、集成運(yùn)放的溫度漂移以及D/A轉(zhuǎn)換器的位數(shù)有關(guān)。2022/11/10173.轉(zhuǎn)換精度轉(zhuǎn)換精度是指電2022/11/14184.非線性誤差

通常把D/A轉(zhuǎn)換器輸出電壓值與理想輸出電壓值之間偏差的最大值定義為非線性誤差。

D/A轉(zhuǎn)換器的非線性誤差主要由模擬開關(guān)以及運(yùn)算放大器的非線性引起。

5.溫度系數(shù)

在輸入不變的情況下，輸出模擬電壓隨溫度變化而變化的量，稱為DAC的溫度系數(shù)。一般用滿刻度的百分?jǐn)?shù)表示溫度每升高一度輸出電壓變化的值。

2022/11/10184.非線性誤差通常把D2022/11/14198.1.4集成D/A轉(zhuǎn)換器及其應(yīng)用

常用的集成DAC有AD7520、DAC0832、DAC0808、DAC1230、MC1408、AD7524等，這里僅對AD7520作簡要介紹。

1、D/A轉(zhuǎn)換器DAC0832DAC0832是常用的集成DAC，它是用CMOS工藝制成的雙列直插式單片八位DAC，可以直接與Z80、8080、8085、MCS51等微處理器相連接。其結(jié)構(gòu)框圖和管腳排列圖如圖7.1所示。

2022/11/10198.1.4集成D/A轉(zhuǎn)換器及其應(yīng)2022/11/1420圖8-1集成DAC08322022/11/1020圖8-1集成DAC08322022/11/1421

DAC0832由八位輸入寄存器、八位DAC寄存器和八位D/A轉(zhuǎn)換器三大部分組成。它有兩個分別控制的數(shù)據(jù)寄存器，可以實(shí)現(xiàn)兩次緩沖，所以使用時有較大的靈活性，可根據(jù)需要接成不同的工作方式。

DAC0832中采用的是倒T型R-2R電阻網(wǎng)絡(luò)，無運(yùn)算放大器，是電流輸出，使用時需外接運(yùn)算放大器。芯片中已經(jīng)設(shè)置了Rfb,只要將9號管腳接到運(yùn)算放大器輸出端即可。但若運(yùn)算放大器增益不夠，還需外接反饋電阻。DAC0832芯片上各管腳的名稱和功能說明如下：2022/11/1021DAC0832由2022/11/1422

：片選信號，輸入低電平有效。

ILE：輸入鎖存允許信號，輸入高電平有效。：輸入數(shù)據(jù)選通信號，輸入低電平有效。：數(shù)據(jù)傳送選通信號，輸入低電平有效。：數(shù)據(jù)傳送控制信號，輸入低電平有效。

D0～D7：八位輸入數(shù)據(jù)信號。

IOUT1：DAC輸出電流1。此輸出信號一般作為運(yùn)算放大器的一個差分輸入信號（一般接反相端）。2022/11/1022：2022/11/1423

VCC：數(shù)字部分的電源輸入端。UCC可在+5V到+15V范圍內(nèi)選取。

DGND：數(shù)字電路地。

AGND：模擬電路地。結(jié)合圖7.2(a)可以看出轉(zhuǎn)換器進(jìn)行各項(xiàng)功能時，對控制信號電平的要求如表7.1所示。DAC0832的使用有三種工作方式：雙緩沖器型、單緩沖器型和直通型。如圖7.2所示。2022/11/1023VCC：數(shù)字部分的電源2022/11/1424圖8-2DAC0832的三種工作方式

(a)雙緩沖器型；(b)單緩沖器型；(c)直通型2022/11/1024圖8-2DAC0832的三種2022/11/1425表8-1功能

說明數(shù)據(jù)輸入D7～D0到寄存器01×WR1=0時存入數(shù)據(jù)WR2=1時鎖定數(shù)據(jù)有寄存器1轉(zhuǎn)送寄存器20×WR2=0時存入數(shù)據(jù)WR2=1時鎖定從輸出端去模擬量無控制信號，隨時可取

雙緩沖器型如圖7.2(a)所示。首先接低電平，將輸入數(shù)據(jù)先鎖存在輸入寄存器中。當(dāng)需要D/A轉(zhuǎn)換時，再將接低電平，將數(shù)據(jù)送入DAC寄存器中并進(jìn)行轉(zhuǎn)換，工作方式為兩級緩沖方式。2022/11/1025表8-1功能數(shù)據(jù)輸入D2022/11/1426

單緩沖器型如圖8-2(b)所示。DAC寄存器處于常通狀態(tài)，當(dāng)需要D/A轉(zhuǎn)換時，將接低電平，使輸入數(shù)據(jù)經(jīng)輸入寄存器直接存入DAC寄存器中并進(jìn)行轉(zhuǎn)換。工作方式為單緩沖方式，即通過控制一個寄存器的鎖存，達(dá)到使兩個寄存器同時選通及鎖存。直通型如圖8-2（c）所示。兩個寄存器都處于常通狀態(tài)，輸入數(shù)據(jù)直接經(jīng)兩寄存器到DAC進(jìn)行轉(zhuǎn)換，故工作方式為直通型。實(shí)際應(yīng)用時，要根據(jù)控制系統(tǒng)的要求來選擇工作方式2022/11/1026單緩沖器型如圖82022/11/14272.D/A轉(zhuǎn)換器AD7520

AD7520是10位的D/A轉(zhuǎn)換集成芯片，與微處理器完全兼容。該芯片以接口簡單、轉(zhuǎn)換控制容易、通用性好、性能價(jià)格比高等特點(diǎn)得到廣泛的應(yīng)用。2022/11/10272.D/A轉(zhuǎn)換器AD75202022/11/1428

圖8-3AD7520內(nèi)部邏輯結(jié)構(gòu)圖該芯片只含倒T形電阻網(wǎng)絡(luò)、電流開關(guān)和反饋電阻，不含運(yùn)算放大器，輸出端為電流輸出。具體使用時需要外接集成運(yùn)算放大器和基準(zhǔn)電壓源。2022/11/1028圖8-3AD7520內(nèi)部邏輯2022/11/1429圖8-4AD7520外引腳圖

D0～D9：數(shù)據(jù)輸入端IOUT1：電流輸出端1IOUT2：電流輸出端2Rf：10KΩ反饋電阻引出端Vcc：電源輸入端UREF：基準(zhǔn)電壓輸入端GND：地。2022/11/1029圖8-4AD7520外引腳圖D2022/11/1430

分辨率：10位

線性誤差：±(1/2)LSB（LSB表示輸入數(shù)字量最低位），若用輸出電壓滿刻度范圍FSR的百分?jǐn)?shù)表示則為0.05%FSR。

轉(zhuǎn)換速度：500ns

溫度系數(shù)：0.001%/℃

AD7520的主要性能參數(shù)如下：2022/11/1030分辨率：10位AD7520的主2022/11/1431

10位二進(jìn)制加法計(jì)數(shù)器從全“0”加到全“1”，電路的模擬輸出電壓uo由0V增加到最大值。如果計(jì)數(shù)脈沖不斷，則可在電路的輸出端得到周期性的鋸齒波。2.應(yīng)用舉例（組成鋸齒波發(fā)生器）

圖8-5

AD7520組成的鋸齒波發(fā)生器

圖8-6

AD7520組成的鋸齒波發(fā)生器

2022/11/103110位二進(jìn)制加法計(jì)數(shù)器從全“0”2022/11/1432作業(yè)題P1967.27.5(1)7.72022/11/1032作業(yè)題P1962022/11/1433第7章數(shù)/模和模/數(shù)轉(zhuǎn)換7.2.3ADC的主要技術(shù)參數(shù)7.2.1A/D轉(zhuǎn)換基本原理7.2.2A/D轉(zhuǎn)換器工作原理7.2A/D轉(zhuǎn)換

7.2.4

集成A/D轉(zhuǎn)換器及其應(yīng)用舉例

本章小結(jié)2022/11/1033第7章數(shù)/模和模/數(shù)轉(zhuǎn)換7.2022/11/14347.2.1A/D轉(zhuǎn)換基本原理

A/D轉(zhuǎn)換目標(biāo)：將時間連續(xù)、幅值也連續(xù)的模擬信號轉(zhuǎn)換為時間離散、幅值也離散的數(shù)字信號。四個步驟：采樣、保持、量化、編碼。7.2A/D轉(zhuǎn)換1.采樣與保持

（1）將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換成時間上離散的模擬量稱為采樣。2022/11/10347.2.1A/D轉(zhuǎn)換基本原理2022/11/1435

圖7-7采樣過程示意圖

取樣定理：設(shè)取樣脈沖s(t)的頻率為fS，輸入模擬信號x(t)的最高頻率分量的頻率為fmax，必須滿足fs≥2fmax

y(t)才可以正確的反映輸入信號(從而能不失真地恢復(fù)原模擬信號)。通常取fs

＝（2.5～3）fmax

。

2022/11/1035圖7-7采樣過程示意圖2022/11/1436

（2）由于A/D轉(zhuǎn)換需要一定的時間，在每次采樣以后，需要把采樣電壓保持一段時間。

s(t)有效期間，開關(guān)管VT導(dǎo)通，uI向C充電，uO

(=uc)跟隨uI的變化而變化；

s(t)無效期間，開關(guān)管VT截止，uO

(=uc)保持不變，直到下次采樣。（由于集成運(yùn)放A具有很高的輸入阻抗，在保持階段，電容C上所存電荷不易泄放。）

圖7-8采樣―保持電路及輸出波形2022/11/1036（2）由于A/D轉(zhuǎn)換需要一定的時2022/11/14372.量化和編碼

數(shù)字量最小單位所對應(yīng)的最小量值叫做量化單位△。

將采樣－保持電路的輸出電壓歸化為量化單位△的整數(shù)倍的過程叫做量化。

用二進(jìn)制代碼來表示各個量化電平的過程，叫做編碼。一個n位二進(jìn)制數(shù)只能表示2n個量化電平，量化過程中不可避免會產(chǎn)生誤差，這種誤差稱為量化誤差。量化級分得越多（n越大），量化誤差越小。

2022/11/10372.量化和編碼數(shù)字量最小單2022/11/1438劃分量化電平的兩種方法（a）量化誤差大；（b）量化誤差小

2022/11/1038劃分量化電平的兩種方法2022/11/14397.2.2A/D轉(zhuǎn)換器工作原理

直接A/D轉(zhuǎn)換器：并行比較型A/D轉(zhuǎn)換器逐次比較型A/D轉(zhuǎn)換器間接A/D轉(zhuǎn)換器：雙積分型A/D轉(zhuǎn)換器電壓轉(zhuǎn)換型A/D轉(zhuǎn)換器1.逐次比較型A/D轉(zhuǎn)換器

天平稱重過程：砝碼（從最重到最輕），依次比較，保留/移去，相加。逐次比較思路：不同的基準(zhǔn)電壓－－砝碼。2022/11/10397.2.2A/D轉(zhuǎn)換器工作原理2022/11/1440

圖7-9逐次逼近型ADC電路框圖

CPDn-1Dn-2Dn-3…D1D0u0(V)uI>uO？0100…000.5UREF1（Dn-1為1）/0（Dn-1為0）1Dn-110…000.75/0.25UREF1（Dn-2為1）/0（Dn-2為0）2Dn-1Dn-21…00…1（Dn-3為1）/0（Dn-3為0）…………n-1Dn-1Dn-2Dn-3…D11…1（D0為1）/0（D0為0）基準(zhǔn)電壓UREFn位A/D轉(zhuǎn)換器

電路由啟動脈沖啟動后:2022/11/1040圖7-9逐次逼近型ADC電路框2022/11/1441實(shí)例

8位A/D轉(zhuǎn)換器，輸入模擬量uI=6.84V，

D/A轉(zhuǎn)換器基準(zhǔn)電壓

UREF=10V。相對誤差僅為0.06%。轉(zhuǎn)換精度取決于位數(shù)。CPD7D6D5D4D3D2D1D0u0(V)uI>uO010000000511110000007.502101000006.2513101100006.87504101010006.562515101011006.7187516101011106.79687517101011116.83593751uI>uO為1否則為0

2022/11/1041實(shí)例8位A/D轉(zhuǎn)換器，輸入模擬量2022/11/1442

圖7-108位逐次比較型A/D轉(zhuǎn)換器波形圖

2022/11/1042圖7-108位逐次比較型A/2022/11/14432.雙積分型A/D轉(zhuǎn)換器

基本原理：對輸入模擬電壓uI和基準(zhǔn)電壓-UREF分別進(jìn)行積分，將輸入電壓平均值變換成與之成正比的時間間隔T2，然后在這個時間間隔里對固定頻率的時鐘脈沖計(jì)數(shù)，計(jì)數(shù)結(jié)果N就是正比于輸入模擬信號的數(shù)字量信號。

（1）電路組成2022/11/10432.雙積分型A/D轉(zhuǎn)換器2022/11/1444

圖7-11雙積分型ADC電路

①積分器：Qn=0，對被測電壓uI進(jìn)行積分；Qn=1，對基準(zhǔn)電壓-UREF進(jìn)行積分。②檢零比較器C：當(dāng)uO≥0時，uC＝0；當(dāng)uO＜0時，uC＝1。③計(jì)數(shù)器：為n＋1位異步二進(jìn)制計(jì)數(shù)器。第一次計(jì)數(shù)，是從0開始直到2n對CP脈沖計(jì)數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點(diǎn)轉(zhuǎn)接到B點(diǎn)。第二次計(jì)數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。④時鐘脈沖控制門G1：當(dāng)uC=1時，門G1打開，CP脈沖通過門G1加到計(jì)數(shù)器輸入端。2022/11/1044圖7-11雙積分型ADC電路2022/11/1445①積分器：Qn=0，對被測電壓uI進(jìn)行積分；Qn=1，對基準(zhǔn)電壓-UREF進(jìn)行積分。②檢零比較器C：當(dāng)uO≥0時，uC＝0；當(dāng)uO＜0時，uC＝1。③計(jì)數(shù)器：為n＋1位異步二進(jìn)制計(jì)數(shù)器。第一次計(jì)數(shù)，是從0開始直到2n對CP脈沖計(jì)數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點(diǎn)轉(zhuǎn)接到B點(diǎn)。第二次計(jì)數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。④時鐘脈沖控制門G1：當(dāng)uC=1時，門G1打開，CP脈沖通過門G1加到計(jì)數(shù)器輸入端。

（1）電路組成2022/11/1045①積分器：Qn=0，對被測電2022/11/1446

（2）工作原理圖7-12雙積分型ADC的工作波形

先定時（T1）對uI正向積分，得到Up，Up∝uI；再對－UREF積分，積分器的輸出將從Up線性上升到零。這段積分時間是T2，T2∝Up∝uI；在T2期間內(nèi)計(jì)數(shù)器對時鐘脈沖CP計(jì)得的個數(shù)為N，N∝T2∝Up∝uI

。由于這種轉(zhuǎn)換需要兩次積分才能實(shí)現(xiàn)，因此稱該電路為雙積分型ADC。2022/11/1046（2）工作原理圖7-122022/11/1447工作過程：

①準(zhǔn)備階段：轉(zhuǎn)換控制信號CR＝0，將計(jì)數(shù)器清0，并通過G2接通開關(guān)S2，使電容C放電；同時，Qn＝0使S1接通A點(diǎn)。2022/11/1047工作過程：①準(zhǔn)備階段：轉(zhuǎn)2022/11/1448

②采樣階段：當(dāng)t＝0時，CR變?yōu)楦唠娖?，開關(guān)S2斷開，積分器從0開始對uI積分，積分器的輸出電壓從0V開始下降，即2022/11/1048②采樣階段：當(dāng)t＝0時2022/11/1449

與此同時，由于uO＜0，故uC＝1，G1被打開，CP脈沖通過G1加到FF0上，計(jì)數(shù)器從0開始計(jì)數(shù)。直到當(dāng)t＝t1時，F(xiàn)F0～FFn-1都翻轉(zhuǎn)為0態(tài)，而Qn翻轉(zhuǎn)為1態(tài)，將S1由A點(diǎn)轉(zhuǎn)接到B點(diǎn)，采樣階段到此結(jié)束。若CP脈沖的周期為Tc，則T1＝2nTc。2022/11/1049與此同時，由于uO＜0，2022/11/1450設(shè)UI為輸入電壓在T1時間間隔內(nèi)的平均值，則第一次積分結(jié)束時積分器的輸出電壓為2022/11/1050設(shè)UI為輸入電壓在T1時間間隔內(nèi)2022/11/1451

③比較階段：在t=t1時刻，S1接通B點(diǎn)，-UREF加到積分器的輸入端，積分器開始反向積分，uO開始從Up點(diǎn)以固定的斜率回升，若以t1算作0時刻，此時有2022/11/1051③比較階段：在t=t12022/11/1452當(dāng)t＝t2時，uO正好過零，uC翻轉(zhuǎn)為0，G1關(guān)閉，計(jì)數(shù)器停止計(jì)數(shù)。在T2期間計(jì)數(shù)器所累計(jì)的CP脈沖的個數(shù)為N，且有T2＝NTC。2022/11/1052當(dāng)t＝t2時，uO正好過零，uC2022/11/1453若以t1算作0時刻，當(dāng)t＝T2時，積分器的輸出uO＝0，此時則有2022/11/1053若以t1算作0時刻，當(dāng)t＝T2022/11/1454可見，T2∝UI。由于T1＝2nTc，所以有2022/11/1054可見，T2∝UI。由于T12022/11/1455

結(jié)論：可見，N∝UI∝uI，實(shí)現(xiàn)了A/D轉(zhuǎn)換，N為轉(zhuǎn)換結(jié)果。第一，如果減小uI（即圖7-12中的uI′），則當(dāng)t＝T1時，uO＝Up′，顯然Up′＜Up，從而有T2′＜T2；第二，T1的時間長度與uI的大小無關(guān)，均為2nTc；第三，第二次積分的斜率是固定的，與Up的大小無關(guān)。由于T2＝NTc，所以2022/11/1055結(jié)論：可見，N∝UI2022/11/1456

優(yōu)點(diǎn)1：抗干擾能力強(qiáng)。積分采樣對交流噪聲有很強(qiáng)的抑制能力；如果選擇采樣時間T1為20ms的整數(shù)倍時，則可有效地抑制工頻干擾。

缺點(diǎn)：轉(zhuǎn)換速度較慢。完成一次A/D轉(zhuǎn)換至少需要（T1＋T2）時間，每秒鐘一般只能轉(zhuǎn)換幾次到十幾次。因此它多用于精度要求高、抗干擾能力強(qiáng)而轉(zhuǎn)換速度要求不高的場合。優(yōu)點(diǎn)2：具有良好的穩(wěn)定性，可實(shí)現(xiàn)高精度。由于在轉(zhuǎn)換過程中通過兩次積分把UI和UREF之比變成了兩次計(jì)數(shù)值之比，故轉(zhuǎn)換結(jié)果和精度與R、C無關(guān)。2022/11/1056優(yōu)點(diǎn)1：抗干擾能力強(qiáng)2022/11/14577.2.3ADC的主要技術(shù)參數(shù)1.分辨率

分辨率是指A/D轉(zhuǎn)換器輸出數(shù)字量的最低位變化一個數(shù)碼時，對應(yīng)輸入模擬量的變化量。通常以ADC輸出數(shù)字量的位數(shù)表示分辨率的高低，因?yàn)槲粩?shù)越多，量化單位就越小，對輸入信號的分辨能力也就越高。例如，輸入模擬電壓滿量程為10V，若用8位ADC轉(zhuǎn)換時，其分辨率為10V/28＝39mV，10位的ADC是9.76mV，而12位的ADC為2.44mV。

2022/11/10577.2.3ADC的主要技術(shù)參數(shù)2022/11/14582.轉(zhuǎn)換誤差

轉(zhuǎn)換誤差表示A/D轉(zhuǎn)換器實(shí)際輸出的數(shù)字量與理論上的輸出數(shù)字量之間的差別。通常以輸出誤差的最大值形式給出。轉(zhuǎn)換誤差也叫相對精度或相對誤差。轉(zhuǎn)換誤差常用最低有效位的倍數(shù)表示。例如某ADC的相對精度為±(1/2)LSB，這說明理論上應(yīng)輸出的數(shù)字量與實(shí)際輸出的數(shù)字量之間的誤差不大于最低位為１的一半。2022/11/10582.轉(zhuǎn)換誤差轉(zhuǎn)換2022/11/14593.轉(zhuǎn)換速度完成一次A/D轉(zhuǎn)換所需要的時間叫做轉(zhuǎn)換時間，轉(zhuǎn)換時間越短，則轉(zhuǎn)換速度越快。雙積分ADC的轉(zhuǎn)換時間在幾十毫秒至幾百毫秒之間；逐次比較型ADC的轉(zhuǎn)換時間大都在10～50μs之間；并行比較型ADC的轉(zhuǎn)換時間可達(dá)10ns。

2022/11/10593.轉(zhuǎn)換速度完成一次A/2022/11/14607.2.4集成A/D轉(zhuǎn)換器及其應(yīng)用舉例

集成A/D轉(zhuǎn)換器規(guī)格品種繁多，常見的有ADC0804、ADC0809、MC14433等。

1.ADC0809A/D轉(zhuǎn)換器

ADC0809是一種逐次比較型A/D轉(zhuǎn)換器。2022/11/10607.2.4集成A/D轉(zhuǎn)換器及其應(yīng)2022/11/1461

ADC0809是常見的集成ADC。它是采用CMOS工藝制成的八位八通道單片A/D轉(zhuǎn)換器，采用逐次逼近型ADC，適用于分辨率較高而轉(zhuǎn)換速度適中的場合。ADC0809的結(jié)構(gòu)框圖及管腳排列圖如圖7.13所示。它由八路模擬開關(guān)、地址鎖存與譯碼器、ADC、三態(tài)輸出鎖存緩沖器組成。2022/11/10612022/11/1462集成ADC0809電路的內(nèi)部結(jié)構(gòu)框圖

2022/11/1062集成ADC0809電路的內(nèi)部結(jié)構(gòu)框圖2022/11/1463ADC0809的管腳排列圖2022/11/1063ADC0809的管腳排2022/11/1464

芯片上各引腳的名稱和功能如下：

IN0～I(xiàn)N7:八路單端模擬輸入電壓的輸入端。UR(+)、UR(-)：基準(zhǔn)電壓的正、負(fù)極輸入端。由此輸入基準(zhǔn)電壓，其中心點(diǎn)應(yīng)在UCC/2附近，偏差不應(yīng)超過0.1V。

START:啟動脈沖信號輸入端。當(dāng)需啟動A/D轉(zhuǎn)換過程時，在此端加一個正脈沖，脈沖的上升沿將所有的內(nèi)部寄存器清零，下降沿時開始A/D轉(zhuǎn)換過程。ADDA、ADDB、ADDC:模擬輸入通道的地址選擇線。2022/11/1064芯片上各引腳的名稱和功能2022/11/1465

ALE:地址鎖存允許信號，高電平有效。當(dāng)ALE=1時，將地址信號有效鎖存，并經(jīng)譯碼器選中其中一個通道。

CLK:時鐘脈沖輸入端。

D0～D7：轉(zhuǎn)換器的數(shù)碼輸出線，D7為高位，D0為低位。

OE:輸出允許信號，高電平有效。當(dāng)OE=1時，打開輸出鎖存器的三態(tài)門，將數(shù)據(jù)送出。

EOC:轉(zhuǎn)換結(jié)束信號，高電平有效。在START信號上升沿之后1～8個時鐘周期內(nèi)，EOC信號輸出變?yōu)榈碗娖剑瑯?biāo)志轉(zhuǎn)換器正在進(jìn)行轉(zhuǎn)換，當(dāng)轉(zhuǎn)換結(jié)束，所得數(shù)據(jù)可以讀出時，EOC變?yōu)楦唠娖?，作為通知接受?shù)據(jù)的設(shè)備取該數(shù)據(jù)的信號。2022/11/1065ALE:地址鎖存允2022/11/1466例：ADC0809實(shí)訓(xùn)線路

2022/11/1066例：ADC0809實(shí)訓(xùn)線路2022/11/1467（1）8路輸入模擬信號1V～4.5V，由+5V電源經(jīng)電阻R分壓組成；變換結(jié)果D0～D7接邏輯顯示器輸入插口，CP時鐘脈沖由計(jì)數(shù)脈沖源提供，取f=100kHz；A0～A2地址端接邏輯電平輸出插口。（2）接通電源后，在啟動端（START）加一正單次脈沖，下降沿一到即開始A/D轉(zhuǎn)換。2022/11/1067（1）8路輸入模擬信號1V～4.5V2022/11/1468本章小結(jié)

D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器作為模擬量和數(shù)字量之間的轉(zhuǎn)換電路，在信號檢測、控制、信息處理等方面發(fā)揮著越來越重要的作用。

D/A轉(zhuǎn)換的基本思想是權(quán)電流相加。電路通過輸入的數(shù)字量控制各位電子開關(guān)，決定是否在電流求和點(diǎn)加入該位的權(quán)電流。倒T形電阻網(wǎng)絡(luò)是應(yīng)用較廣的電路結(jié)構(gòu)。2022/11/1068本章小結(jié)D/A轉(zhuǎn)換器和A/D轉(zhuǎn)2022/11/1469A/D轉(zhuǎn)換須經(jīng)過采樣、保持、量化、編碼四個步驟才能完成。采樣、保持由采樣－保持電路完成；量化和編碼須在轉(zhuǎn)換過程中實(shí)現(xiàn)。逐次比較型ADC是將輸入模擬信號和DAC依次產(chǎn)生的比較電壓逐次比較。雙積分型ADC則是通過兩次積分，將輸入模擬信號轉(zhuǎn)換成與之成正比的時間間隔，并在該時間間隔內(nèi)對時鐘脈沖進(jìn)行計(jì)數(shù)來實(shí)現(xiàn)轉(zhuǎn)換的。

可供我們選擇使用的集成ADC和DAC芯片種類很多，應(yīng)通過查閱手冊，在理解其工作原理的基礎(chǔ)上，重點(diǎn)把握這些芯片的外部特性以及與其它電路的接口方法。2022/11/1069A/D轉(zhuǎn)換須經(jīng)過采樣、保持2022/11/1470作業(yè)題P2267.37.42022/11/1070作業(yè)題P2262022/11/1471第8章數(shù)/模和模/數(shù)轉(zhuǎn)換8.1.3DAC的主要技術(shù)參數(shù)8.1.1D/A轉(zhuǎn)換基本原理8.1.2

倒T形電阻網(wǎng)絡(luò)DAC8.1D/A轉(zhuǎn)換8.1.4

集成D/A轉(zhuǎn)換器及其應(yīng)用2022/11/101第8章數(shù)/模和模/數(shù)轉(zhuǎn)換8.12022/11/1472復(fù)習(xí)555定時器的邏輯功能？555定時器為何能實(shí)現(xiàn)脈沖波形？電容在脈沖電路中扮演怎樣的角色？2022/11/102復(fù)習(xí)555定時器的邏輯功能？2022/11/1473第8章數(shù)/模和模/數(shù)轉(zhuǎn)換

模擬量：溫度、濕度、壓力、流量、速度等。從模擬信號到數(shù)字信號的轉(zhuǎn)換稱為模/數(shù)轉(zhuǎn)換（簡稱A/D轉(zhuǎn)換），實(shí)現(xiàn)模/數(shù)轉(zhuǎn)換的電路叫做A/D轉(zhuǎn)換器（簡稱ADC）；從數(shù)字信號到模擬信號的轉(zhuǎn)換稱為數(shù)/模轉(zhuǎn)換（簡稱D/A轉(zhuǎn)換），實(shí)現(xiàn)數(shù)/模轉(zhuǎn)換的電路稱為D/A轉(zhuǎn)換器（簡稱DAC）。

2022/11/103第8章數(shù)/模和模/數(shù)轉(zhuǎn)換模2022/11/1474

典型數(shù)字控制系統(tǒng)框圖2022/11/104典型數(shù)字控制系統(tǒng)框圖2022/11/14758.1.1D/A轉(zhuǎn)換基本原理

數(shù)/模轉(zhuǎn)換就是將數(shù)字量轉(zhuǎn)換成與它成正比的模擬量。

8.1D/A轉(zhuǎn)換

數(shù)字量：(D3D2D1D0)2＝(D3×23＋D2×22＋D1×21＋D0×20)10(1101)2

＝(1×23＋1×22＋0×21＋1×20)10

模擬量：uo＝K(D3×23＋D2×22＋D1×21＋D0×20)10uo＝K(1×23＋1×22＋0×21＋1×20)10(K為比例系數(shù))2022/11/1058.1.1D/A轉(zhuǎn)換基本原理2022/11/1476

圖8-1

n位D/A轉(zhuǎn)換器方框圖

組成D/A轉(zhuǎn)換器的基本指導(dǎo)思想：將數(shù)字量按權(quán)展開相加，即得到與數(shù)字量成正比的模擬量。

D/A轉(zhuǎn)換器的種類很多,主要有：權(quán)電阻網(wǎng)絡(luò)DAC、

T形電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC、權(quán)電流DAC

2022/11/106圖8-1n位D/A轉(zhuǎn)換器方框圖2022/11/14778.1.2

倒T形電阻網(wǎng)絡(luò)DAC1.電路組成電路由解碼網(wǎng)絡(luò)、模擬開關(guān)、求和放大器和基準(zhǔn)電源組成。

圖8-2倒T型電阻網(wǎng)絡(luò)DAC原理圖

基準(zhǔn)參考電壓雙向模擬開關(guān)D＝1時接運(yùn)放D＝0時接地R－2R倒T形電阻解碼網(wǎng)絡(luò)求和集成運(yùn)算放大器2022/11/1078.1.2倒T形電阻網(wǎng)絡(luò)DAC2022/11/14782.工作原理

由于集成運(yùn)算放大器的電流求和點(diǎn)Σ為虛地，所以每個2R電阻的上端都相當(dāng)于接地，從網(wǎng)絡(luò)的A、B、C點(diǎn)分別向右看的對地電阻都是2R。2022/11/1082.工作原理由于集成運(yùn)算放大2022/11/1479

因此流過四個2R電阻的電流分別為I/2、I/4、I/8、I/16。電流是流入地，還是流入運(yùn)算放大器，由輸入的數(shù)字量Di通過控制電子開關(guān)Si來決定。故流入運(yùn)算放大器的總電流為：2022/11/109因此流過四個2R電阻的電流分別為2022/11/1480

由于從UREF向網(wǎng)絡(luò)看進(jìn)去的等效電阻是R，因此從UREF流出的電流為：

2022/11/1010由于從UREF向網(wǎng)絡(luò)看進(jìn)去的等效2022/11/1481

故：2022/11/1011故：2022/11/1482

因此輸出電壓可表示為：2022/11/1012因此輸出電壓可表示為：2022/11/1483

由此可見，輸出模擬電壓uO與輸入數(shù)字量D成正比，實(shí)現(xiàn)了數(shù)模轉(zhuǎn)換。

對于n位的倒T形電阻網(wǎng)絡(luò)DAC，則：2022/11/1013由此可見，輸出模擬電壓uO與輸入2022/11/1484

電路特點(diǎn)：（1）解碼網(wǎng)絡(luò)僅有R和2R兩種規(guī)格的電阻，這對于集成工藝是相當(dāng)有利的；

（2）這種倒T形電阻網(wǎng)絡(luò)各支路的電流是直接加到運(yùn)算放大器的輸入端，它們之間不存在傳輸上的時間差，故該電路具有較高的工作速度。

因此，這種形式的DAC目前被廣泛的采用。2022/11/1014電路特點(diǎn)：（2）這種倒T形電2022/11/14858.1.3DAC的主要技術(shù)參數(shù)1.分辨率

分辨率是指輸出電壓的最小變化量與滿量程輸出電壓之比。輸出電壓的最小變化量就是對應(yīng)于輸入數(shù)字量最低位為1，其余各位均為0時的輸出電壓。滿量程輸出電壓就是對應(yīng)于輸入數(shù)字量全部為1時的輸出電壓。對于n位D/A轉(zhuǎn)換器，分辨率可表示為：

分辨率＝

位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小，分辨率就越高。也可用位數(shù)n來表示分辨率。2022/11/10158.1.3DAC的主要技術(shù)參數(shù)2022/11/14862.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器從輸入數(shù)字量到轉(zhuǎn)換成穩(wěn)定的模擬輸出電壓所需要的時間稱為轉(zhuǎn)換速度。不同的DAC其轉(zhuǎn)換速度也是不相同的，一般約在幾微秒到幾十微秒的范圍內(nèi)。

2022/11/10162.轉(zhuǎn)換速度D/A轉(zhuǎn)換器2022/11/14873.轉(zhuǎn)換精度轉(zhuǎn)換精度是指電路實(shí)際輸出的模擬電壓值和理論輸出的模擬電壓值之差。通常用最大誤差與滿量程輸出電壓之比的百分?jǐn)?shù)表示。通常要求D/A轉(zhuǎn)換器的誤差小于ULSB/2。

例如，某D/A轉(zhuǎn)換器滿量程輸出電壓為10V，如果誤差為1%，就意味著輸出電壓的最大誤差為±0.1V。百分?jǐn)?shù)越小，精度越高。轉(zhuǎn)換精度是一個綜合指標(biāo)，包括零點(diǎn)誤差、增益誤差等，它不僅與D/A轉(zhuǎn)換器中元件參數(shù)的精度有關(guān)，而且還與環(huán)境溫度、集成運(yùn)放的溫度漂移以及D/A轉(zhuǎn)換器的位數(shù)有關(guān)。2022/11/10173.轉(zhuǎn)換精度轉(zhuǎn)換精度是指電2022/11/14884.非線性誤差

通常把D/A轉(zhuǎn)換器輸出電壓值與理想輸出電壓值之間偏差的最大值定義為非線性誤差。

D/A轉(zhuǎn)換器的非線性誤差主要由模擬開關(guān)以及運(yùn)算放大器的非線性引起。

5.溫度系數(shù)

在輸入不變的情況下，輸出模擬電壓隨溫度變化而變化的量，稱為DAC的溫度系數(shù)。一般用滿刻度的百分?jǐn)?shù)表示溫度每升高一度輸出電壓變化的值。

2022/11/10184.非線性誤差通常把D2022/11/14898.1.4集成D/A轉(zhuǎn)換器及其應(yīng)用

常用的集成DAC有AD7520、DAC0832、DAC0808、DAC1230、MC1408、AD7524等，這里僅對AD7520作簡要介紹。

1、D/A轉(zhuǎn)換器DAC0832DAC0832是常用的集成DAC，它是用CMOS工藝制成的雙列直插式單片八位DAC，可以直接與Z80、8080、8085、MCS51等微處理器相連接。其結(jié)構(gòu)框圖和管腳排列圖如圖7.1所示。

2022/11/10198.1.4集成D/A轉(zhuǎn)換器及其應(yīng)2022/11/1490圖8-1集成DAC08322022/11/1020圖8-1集成DAC08322022/11/1491

DAC0832由八位輸入寄存器、八位DAC寄存器和八位D/A轉(zhuǎn)換器三大部分組成。它有兩個分別控制的數(shù)據(jù)寄存器，可以實(shí)現(xiàn)兩次緩沖，所以使用時有較大的靈活性，可根據(jù)需要接成不同的工作方式。

DAC0832中采用的是倒T型R-2R電阻網(wǎng)絡(luò)，無運(yùn)算放大器，是電流輸出，使用時需外接運(yùn)算放大器。芯片中已經(jīng)設(shè)置了Rfb,只要將9號管腳接到運(yùn)算放大器輸出端即可。但若運(yùn)算放大器增益不夠，還需外接反饋電阻。DAC0832芯片上各管腳的名稱和功能說明如下：2022/11/1021DAC0832由2022/11/1492

：片選信號，輸入低電平有效。

ILE：輸入鎖存允許信號，輸入高電平有效。：輸入數(shù)據(jù)選通信號，輸入低電平有效。：數(shù)據(jù)傳送選通信號，輸入低電平有效。：數(shù)據(jù)傳送控制信號，輸入低電平有效。

D0～D7：八位輸入數(shù)據(jù)信號。

IOUT1：DAC輸出電流1。此輸出信號一般作為運(yùn)算放大器的一個差分輸入信號（一般接反相端）。2022/11/1022：2022/11/1493

VCC：數(shù)字部分的電源輸入端。UCC可在+5V到+15V范圍內(nèi)選取。

DGND：數(shù)字電路地。

AGND：模擬電路地。結(jié)合圖7.2(a)可以看出轉(zhuǎn)換器進(jìn)行各項(xiàng)功能時，對控制信號電平的要求如表7.1所示。DAC0832的使用有三種工作方式：雙緩沖器型、單緩沖器型和直通型。如圖7.2所示。2022/11/1023VCC：數(shù)字部分的電源2022/11/1494圖8-2DAC0832的三種工作方式

(a)雙緩沖器型；(b)單緩沖器型；(c)直通型2022/11/1024圖8-2DAC0832的三種2022/11/1495表8-1功能

說明數(shù)據(jù)輸入D7～D0到寄存器01×WR1=0時存入數(shù)據(jù)WR2=1時鎖定數(shù)據(jù)有寄存器1轉(zhuǎn)送寄存器20×WR2=0時存入數(shù)據(jù)WR2=1時鎖定從輸出端去模擬量無控制信號，隨時可取

雙緩沖器型如圖7.2(a)所示。首先接低電平，將輸入數(shù)據(jù)先鎖存在輸入寄存器中。當(dāng)需要D/A轉(zhuǎn)換時，再將接低電平，將數(shù)據(jù)送入DAC寄存器中并進(jìn)行轉(zhuǎn)換，工作方式為兩級緩沖方式。2022/11/1025表8-1功能數(shù)據(jù)輸入D2022/11/1496

單緩沖器型如圖8-2(b)所示。DAC寄存器處于常通狀態(tài)，當(dāng)需要D/A轉(zhuǎn)換時，將接低電平，使輸入數(shù)據(jù)經(jīng)輸入寄存器直接存入DAC寄存器中并進(jìn)行轉(zhuǎn)換。工作方式為單緩沖方式，即通過控制一個寄存器的鎖存，達(dá)到使兩個寄存器同時選通及鎖存。直通型如圖8-2（c）所示。兩個寄存器都處于常通狀態(tài)，輸入數(shù)據(jù)直接經(jīng)兩寄存器到DAC進(jìn)行轉(zhuǎn)換，故工作方式為直通型。實(shí)際應(yīng)用時，要根據(jù)控制系統(tǒng)的要求來選擇工作方式2022/11/1026單緩沖器型如圖82022/11/14972.D/A轉(zhuǎn)換器AD7520

AD7520是10位的D/A轉(zhuǎn)換集成芯片，與微處理器完全兼容。該芯片以接口簡單、轉(zhuǎn)換控制容易、通用性好、性能價(jià)格比高等特點(diǎn)得到廣泛的應(yīng)用。2022/11/10272.D/A轉(zhuǎn)換器AD75202022/11/1498

圖8-3AD7520內(nèi)部邏輯結(jié)構(gòu)圖該芯片只含倒T形電阻網(wǎng)絡(luò)、電流開關(guān)和反饋電阻，不含運(yùn)算放大器，輸出端為電流輸出。具體使用時需要外接集成運(yùn)算放大器和基準(zhǔn)電壓源。2022/11/1028圖8-3AD7520內(nèi)部邏輯2022/11/1499圖8-4AD7520外引腳圖

D0～D9：數(shù)據(jù)輸入端IOUT1：電流輸出端1IOUT2：電流輸出端2Rf：10KΩ反饋電阻引出端Vcc：電源輸入端UREF：基準(zhǔn)電壓輸入端GND：地。2022/11/1029圖8-4AD7520外引腳圖D2022/11/14100

分辨率：10位

線性誤差：±(1/2)LSB（LSB表示輸入數(shù)字量最低位），若用輸出電壓滿刻度范圍FSR的百分?jǐn)?shù)表示則為0.05%FSR。

轉(zhuǎn)換速度：500ns

溫度系數(shù)：0.001%/℃

AD7520的主要性能參數(shù)如下：2022/11/1030分辨率：10位AD7520的主2022/11/14101

10位二進(jìn)制加法計(jì)數(shù)器從全“0”加到全“1”，電路的模擬輸出電壓uo由0V增加到最大值。如果計(jì)數(shù)脈沖不斷，則可在電路的輸出端得到周期性的鋸齒波。2.應(yīng)用舉例（組成鋸齒波發(fā)生器）

圖8-5

AD7520組成的鋸齒波發(fā)生器

圖8-6

AD7520組成的鋸齒波發(fā)生器

2022/11/103110位二進(jìn)制加法計(jì)數(shù)器從全“0”2022/11/14102作業(yè)題P1967.27.5(1)7.72022/11/1032作業(yè)題P1962022/11/14103第7章數(shù)/模和模/數(shù)轉(zhuǎn)換7.2.3ADC的主要技術(shù)參數(shù)7.2.1A/D轉(zhuǎn)換基本原理7.2.2A/D轉(zhuǎn)換器工作原理7.2A/D轉(zhuǎn)換

7.2.4

集成A/D轉(zhuǎn)換器及其應(yīng)用舉例

本章小結(jié)2022/11/1033第7章數(shù)/模和模/數(shù)轉(zhuǎn)換7.2022/11/141047.2.1A/D轉(zhuǎn)換基本原理

A/D轉(zhuǎn)換目標(biāo)：將時間連續(xù)、幅值也連續(xù)的模擬信號轉(zhuǎn)換為時間離散、幅值也離散的數(shù)字信號。四個步驟：采樣、保持、量化、編碼。7.2A/D轉(zhuǎn)換1.采樣與保持

（1）將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換成時間上離散的模擬量稱為采樣。2022/11/10347.2.1A/D轉(zhuǎn)換基本原理2022/11/14105

圖7-7采樣過程示意圖

取樣定理：設(shè)取樣脈沖s(t)的頻率為fS，輸入模擬信號x(t)的最高頻率分量的頻率為fmax，必須滿足fs≥2fmax

y(t)才可以正確的反映輸入信號(從而能不失真地恢復(fù)原模擬信號)。通常取fs

＝（2.5～3）fmax

。

2022/11/1035圖7-7采樣過程示意圖2022/11/14106

（2）由于A/D轉(zhuǎn)換需要一定的時間，在每次采樣以后，需要把采樣電壓保持一段時間。

s(t)有效期間，開關(guān)管VT導(dǎo)通，uI向C充電，uO

(=uc)跟隨uI的變化而變化；

s(t)無效期間，開關(guān)管VT截止，uO

(=uc)保持不變，直到下次采樣。（由于集成運(yùn)放A具有很高的輸入阻抗，在保持階段，電容C上所存電荷不易泄放。）

圖7-8采樣―保持電路及輸出波形2022/11/1036（2）由于A/D轉(zhuǎn)換需要一定的時2022/11/141072.量化和編碼

數(shù)字量最小單位所對應(yīng)的最小量值叫做量化單位△。

將采樣－保持電路的輸出電壓歸化為量化單位△的整數(shù)倍的過程叫做量化。

用二進(jìn)制代碼來表示各個量化電平的過程，叫做編碼。一個n位二進(jìn)制數(shù)只能表示2n個量化電平，量化過程中不可避免會產(chǎn)生誤差，這種誤差稱為量化誤差。量化級分得越多（n越大），量化誤差越小。

2022/11/10372.量化和編碼數(shù)字量最小單2022/11/14108劃分量化電平的兩種方法（a）量化誤差大；（b）量化誤差小

2022/11/1038劃分量化電平的兩種方法2022/11/141097.2.2A/D轉(zhuǎn)換器工作原理

直接A/D轉(zhuǎn)換器：并行比較型A/D轉(zhuǎn)換器逐次比較型A/D轉(zhuǎn)換器間接A/D轉(zhuǎn)換器：雙積分型A/D轉(zhuǎn)換器電壓轉(zhuǎn)換型A/D轉(zhuǎn)換器1.逐次比較型A/D轉(zhuǎn)換器

天平稱重過程：砝碼（從最重到最輕），依次比較，保留/移去，相加。逐次比較思路：不同的基準(zhǔn)電壓－－砝碼。2022/11/10397.2.2A/D轉(zhuǎn)換器工作原理2022/11/14110

圖7-9逐次逼近型ADC電路框圖

CPDn-1Dn-2Dn-3…D1D0u0(V)uI>uO？0100…000.5UREF1（Dn-1為1）/0（Dn-1為0）1Dn-110…000.75/0.25UREF1（Dn-2為1）/0（Dn-2為0）2Dn-1Dn-21…00…1（Dn-3為1）/0（Dn-3為0）…………n-1Dn-1Dn-2Dn-3…D11…1（D0為1）/0（D0為0）基準(zhǔn)電壓UREFn位A/D轉(zhuǎn)換器

電路由啟動脈沖啟動后:2022/11/1040圖7-9逐次逼近型ADC電路框2022/11/14111實(shí)例

8位A/D轉(zhuǎn)換器，輸入模擬量uI=6.84V，

D/A轉(zhuǎn)換器基準(zhǔn)電壓

UREF=10V。相對誤差僅為0.06%。轉(zhuǎn)換精度取決于位數(shù)。CPD7D6D5D4D3D2D1D0u0(V)uI>uO010000000511110000007.502101000006.2513101100006.87504101010006.562515101011006.7187516101011106.79687517101011116.83593751uI>uO為1否則為0

2022/11/1041實(shí)例8位A/D轉(zhuǎn)換器，輸入模擬量2022/11/14112

圖7-108位逐次比較型A/D轉(zhuǎn)換器波形圖

2022/11/1042圖7-108位逐次比較型A/2022/11/141132.雙積分型A/D轉(zhuǎn)換器

基本原理：對輸入模擬電壓uI和基準(zhǔn)電壓-UREF分別進(jìn)行積分，將輸入電壓平均值變換成與之成正比的時間間隔T2，然后在這個時間間隔里對固定頻率的時鐘脈沖計(jì)數(shù)，計(jì)數(shù)結(jié)果N就是正比于輸入模擬信號的數(shù)字量信號。

（1）電路組成2022/11/10432.雙積分型A/D轉(zhuǎn)換器2022/11/14114

圖7-11雙積分型ADC電路

①積分器：Qn=0，對被測電壓uI進(jìn)行積分；Qn=1，對基準(zhǔn)電壓-UREF進(jìn)行積分。②檢零比較器C：當(dāng)uO≥0時，uC＝0；當(dāng)uO＜0時，uC＝1。③計(jì)數(shù)器：為n＋1位異步二進(jìn)制計(jì)數(shù)器。第一次計(jì)數(shù)，是從0開始直到2n對CP脈沖計(jì)數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點(diǎn)轉(zhuǎn)接到B點(diǎn)。第二次計(jì)數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。④時鐘脈沖控制門G1：當(dāng)uC=1時，門G1打開，CP脈沖通過門G1加到計(jì)數(shù)器輸入端。2022/11/1044圖7-11雙積分型ADC電路2022/11/14115①積分器：Qn=0，對被測電壓uI進(jìn)行積分；Qn=1，對基準(zhǔn)電壓-UREF進(jìn)行積分。②檢零比較器C：當(dāng)uO≥0時，uC＝0；當(dāng)uO＜0時，uC＝1。③計(jì)數(shù)器：為n＋1位異步二進(jìn)制計(jì)數(shù)器。第一次計(jì)數(shù)，是從0開始直到2n對CP脈沖計(jì)數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點(diǎn)轉(zhuǎn)接到B點(diǎn)。第二次計(jì)數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。④時鐘脈沖控制門G1：當(dāng)uC=1時，門G1打開，CP脈沖通過門G1加到計(jì)數(shù)器輸入端。

（1）電路組成2022/11/1045①積分器：Qn=0，對被測電2022/11/14116

（2）工作原理圖7-12雙積分型ADC的工作波形

先定時（T1）對uI正向積分，得到Up，Up∝uI；再對－UREF積分，積分器的輸出將從Up線性上升到零。這段積分時間是T2，T2∝Up∝uI；在T2期間內(nèi)計(jì)數(shù)器對時鐘脈沖CP計(jì)得的個數(shù)為N，N∝T2∝Up∝uI

。由于這種轉(zhuǎn)換需要兩次積分才能實(shí)現(xiàn)，因此稱該電路為雙積分型ADC。2022/11/1046（2）工作原理圖7-122022/11/14117工作過程：

①準(zhǔn)備階段：轉(zhuǎn)換控制信號CR＝0，將計(jì)數(shù)器清0，并通過G2接通開關(guān)S2，使電容C放電；同時，Qn＝0使S1接通A點(diǎn)。2022/11/1047工作過程：①準(zhǔn)備階段：轉(zhuǎn)2022/11/14118

②采樣階段：當(dāng)t＝0時，CR變?yōu)楦唠娖?，開關(guān)S2斷開，積分器從0開始對uI積分，積分器的輸出電壓從0V開始下降，即2022/11/1048②采樣階段：當(dāng)t＝0時2022/11/14119

與此同時，由于uO＜0，故uC＝1，G1被打開，CP脈沖通過G1加到FF0上，計(jì)數(shù)器從0開始計(jì)數(shù)。直到當(dāng)t＝t1時，F(xiàn)F0～FFn-1都翻轉(zhuǎn)為0態(tài)，而Qn翻轉(zhuǎn)為1態(tài)，將S1由A點(diǎn)轉(zhuǎn)接到B點(diǎn)，采樣階段到此結(jié)束。若CP脈沖的周期為Tc，則T1＝2nTc。2022/11/1049與此同時，由于uO＜0，2022/11/14120設(shè)UI為輸入電壓在T1時間間隔內(nèi)的平均值，則第一次積分結(jié)束時積分器的輸出電壓為2022/11/1050設(shè)UI為輸入電壓在T1時間間隔內(nèi)2022/11/14121

③比較階段：在t=t1時刻，S1接通B點(diǎn)，-UREF加到積分器的輸入端，積分器開始反向積分，uO開始從Up點(diǎn)以固定的斜率回升，若以t1算作0時刻，此時有2022/11/1051③比較階段：在t=t12022/11/14122當(dāng)t＝t2時，uO正好過零，uC翻轉(zhuǎn)為0，G1關(guān)閉，計(jì)數(shù)器停止計(jì)數(shù)。在T2期間計(jì)數(shù)器所累計(jì)的CP脈沖的個數(shù)為N，且有T2＝NTC。2022/11/1052當(dāng)t＝t2時，uO正好過零，uC2022/11/14123若以t1算作0時刻，當(dāng)t＝T2時，積分器的輸出uO＝0，此時則有2022/11/1053若以t1算作0時刻，當(dāng)t＝T2022/11/14124可見，T2∝UI。由于T1＝2nTc，所以有2022/11/1054可見，T2∝UI。由于T12022/11/14125

結(jié)論：可見，N∝UI∝uI，實(shí)現(xiàn)了A/D轉(zhuǎn)換，N為轉(zhuǎn)換結(jié)果。第一，如果減小uI（即圖7-12中的uI′），則當(dāng)t＝T1時，uO＝Up′，顯然Up′＜Up，從而有T2′＜T2；第二，T1的時間長度與uI的大小無關(guān)，均為2nTc；第三，第二次積分的斜率是固定的，與Up的大小無關(guān)。由于T2＝NTc，所以2022/11/1055結(jié)論：可見，N∝UI2022/11/14126

優(yōu)點(diǎn)1：抗干擾能力強(qiáng)。積分采樣對交流噪聲有很強(qiáng)的抑制能力；如果選擇采樣時間T1為20ms的整數(shù)倍時，則可有效地抑制工頻干擾。

缺點(diǎn)：轉(zhuǎn)換速度較慢。完成一次A/D轉(zhuǎn)換至少需要（T1＋T2）時間，每秒鐘一般只能轉(zhuǎn)換幾次到十幾次。因此它多用于精度要求高、抗干擾能力強(qiáng)而轉(zhuǎn)換速度要求不高的場合。優(yōu)點(diǎn)2：具有良好的穩(wěn)定性，可實(shí)現(xiàn)高精度。由于在轉(zhuǎn)換過程中通過兩次積分把UI和UREF之比變成了兩次計(jì)數(shù)值之比，故轉(zhuǎn)換結(jié)果和精度與R、C無