聯(lián)拓主芯片lt80a-用戶使用手冊

該用戶手冊詳細(xì)描述福建聯(lián)拓科技系列產(chǎn)品推出的一款LT1801A的功能PulseWidthModulation MainControl DigitalSignal AdvancedRSIC AdvancedMicrocontrollerBus AdvancedHighperformance AdvancedPeripheral AutomaticFrequency AutomaticPower Systemon lectual og Multiplierand ArithmeticandLogic EmbeddedTrace JointTestActionLT1801A用戶使用手 關(guān)于本手 概 1.1結(jié)構(gòu)框 功能特 1.3各模塊概 1.3.1微處理器 管腳控制模塊 中斷控制器 系統(tǒng)控制器 外部器控制器 實時時鐘 定時器 看門狗 通用IO控制器 鍵盤控制器 液晶顯示控制接口 智能卡接口控制器 脈沖寬度調(diào)制模塊 通用異步串行通信控制器 同步串行接口控制器 同步串行接口控制器 I2S接口控制器 I2C接口控制器 USB(1.1FULLSPEED)控制器 輔助AD接口 直 控制器 語音接口模塊 調(diào)試及測試模塊 引腳分配和信號描 符號說 模擬信 數(shù)字信 中斷系 ARM中斷分 功能模塊描 4.1C 概 功能描 工作模 寄存器描 管腳控制模塊 地址中斷控制器 特 功能描 地址系統(tǒng)控制器 特 功能描 地址寄存器描 外部器控制器 特 結(jié)構(gòu)框 通用功能說 控制 控制靜態(tài)器（Static 地址實時時鐘 特 功能描 地址定時器 特 功能描 地 看門狗 特 功能描 地 通用IO控制器 特 功能描 地 鍵盤控制器 特 功能描 地址液晶顯示控制接口 概 性能特 功能描 接口描 地址智能卡接口控制器 特 功能描 地址 特 功能描 信號及接口描 地址 特 功能描 信號及接口描 地址同步串行接口控制器 特 功能描 地址同步串行接口控制器 I2S接口控制器 概 性能特 功能描 信號及接口描 地址I2C接口控制器 特 功能描 地 性能特 功能描 地 輔助AD接口 特 功能描 信號及接口描 地址 特 功能描 語音模塊 特 功能描 調(diào)試及測試模塊 概 JTAG信 JTAG結(jié) 概1.1結(jié)構(gòu)框LT1801A的系統(tǒng)架構(gòu)圖如下圖1-1LT1801A系統(tǒng)架構(gòu)功能特ARM946EZSP4001.8V，IO3.3VDigRFIO1.8V3.3V電壓，模擬IP部分單獨供電ARMZSP256LFBGA看門狗中斷控制器通用IO控制器（GPIO0、GPIO1）鍵盤控制器 輔助AD/DA接口模塊（AUXAD、GSM加速算子（GSMACC）I2S接口控制器I2C接口控制器USB(1.1FULLSPEED)控制器JTAG接口模塊（IEEE標(biāo)準(zhǔn)子系統(tǒng)通信模塊各模塊概微處理器ARM946EARM9E核的綜合處理器宏單元，是高性能、32位片上系統(tǒng)解決方案ARM9Thumb中的一員。LT1801A的ARM946E處理器包括如下功能模塊：器保護(hù)單元4KB的指令緊耦合器EmbeddedICE-RT 32ARM16Thumb管腳控制模塊管腳控制模塊（PINCTRL）實現(xiàn)LT1801A對管腳的一些控制功能 中斷控制器中斷控制器（ICTL）是用于控制所有ARM處理器中斷源的模塊。可以產(chǎn)生常規(guī)中斷請求（IRQ）和快速中斷請求（FIQ），同時送給ARM處理器和CPR模塊。26個常規(guī)中斷請求1個快速中斷請求中斷使能 15級中斷優(yōu)先級 系統(tǒng)控制器CPRCPR4CPRCPR外部接口aux_on外部接口oscen外部器控制器 線對此地址操作時，MEMCTRL將總線上的操作轉(zhuǎn)化為對 器操作。MEMCTRL內(nèi) 不同的地址區(qū)域。MEMCTRL的MEMORY可以被ARM，DMAC0直接 和ZSP，DMAC1跨橋。MEMCTRL包含MEMPIPE模塊，可調(diào)節(jié)讀寫 器IO管腳MEMCTRL可以控制兩種類型的器：SDRAM—SDR-SDRAM和靜態(tài)器SM（StaticSRAMFLASH靜態(tài)器SM（StaticMemory）是指SRAM，F(xiàn)LASH和ROM。MEMCTRL提供7個器片選，可直接外接7個器，靜態(tài)器可對應(yīng)3種不同的時序參數(shù)：SM_SET0SM_SET1和支持7個外部器片選(其中2個為SDRAM，5個為SRAM/FLASH接口0別名（ALIAS） 器類型（SDRAM、SRAM、FLASH或者ROM）對于每個類型為靜態(tài)器SM（StaticMemory）的片選還可以從三組靜態(tài)存儲器（SM）時序中任意選取其一，對于同時連接于LT1801ASDRAM只有 器SM（StaticMemory）與SDRAM共用數(shù)據(jù)總線和地址總SDRAM支持所有符合JEDEC標(biāo)準(zhǔn)的支持Mobile支持最多16位SDRAMSDRAM數(shù)據(jù)寬度16位/32位可可選8~15位列地址，11~16位行地址，1~2位bankSDRAM時序參數(shù)—tRAS，tRCD，tRP，tWR，tWTR，tRCAR，tXSR和tRC—可以根據(jù)不同的SDRAM型號進(jìn)行配置支持自刷新（self最多支持4個bank支持有/無mode的異步支持有/無mode的異步支持有/無mode的異步支持最多32器數(shù)據(jù)寬度8，16或者32實時時鐘長時期穩(wěn)定運行（90年 定時器 的TIMER 共有4個獨立可編程的定時器：TIMER0TIMER1TIMER2TIMER3。 4看門狗LT1801A集成有一個看門狗WDT。IO控制器IO控制器（GPIO）是通用管腳輸入輸出控制器。LT1801A集成了兩個通用IO控制器：GPIOx（x=0，1）。GPIO0位于ARM子系統(tǒng)，GPIO1位于ZSP子系統(tǒng)；但ARM和ZSP可以通過MAILBOX實現(xiàn)交叉控制。GPIO0和GPIO1分別有32個IO端口，每個端口都和GPIOx32鍵盤控制器LT1801A集成了一個4×7的三角鍵盤控制器，主要用于ARM和三角鍵盤之間通信，掃 FIFO8×8bits（寬度 的7種中 液晶顯示控制接口用于連接LCD模塊，當(dāng)工作于行場控制接口模式下時，可作為LCD控制器連接TFT格式的LCDDriver（如夏普的LZ9FC22）。內(nèi)含數(shù)據(jù)FIFO(64x32bits)緩存總線數(shù)YCrCbRGB16位／9位／8LCD可以LCD控制器的數(shù)提供可配置的行場定時信號給外部的顯示控制器（LCDCCIR656智能卡接口控制器ISO7816標(biāo)準(zhǔn)，完成與（智能卡）本模塊提供對的驅(qū)動接口，址為0x2001EC00，將處理器通過總線發(fā)來的數(shù)據(jù)保存在發(fā)送緩沖器（發(fā)送FIFO）中，并以符合ISO7816標(biāo)準(zhǔn)的信號形式放到外部端口，同時ISO7816T=0、T=116x1016x8DMAC脈沖寬度調(diào)制模塊（ 含完全獨立可編程模塊：01。主要用于終端的LCD背景光控制、 通用異步串行通信控制器本中集成3個UART。ARM子系統(tǒng)有UART0和UART1，ZSP子系統(tǒng)有UART2。其中UART0有紅（IrDA），支持流控，UART1和UART2上沒有紅，也不支持流控，其余設(shè)置3個UART都相同。UART0IrDA1.0SIRAFCDMAC同步串行接口控制器系統(tǒng)，支持Motorola的SPI協(xié)議和TISSP協(xié)議。SSI0為同步串行主設(shè)備接口。用戶可調(diào)整數(shù)據(jù)傳輸速率，SSI0用戶可設(shè)置數(shù)據(jù)幀格式（4－16位MotorolaSPITISSPSSI0SSI0DMAC0 同步串行接口控制器同步串行接口控制器（SSI1）是用于和外部同步串行接口通信的模塊。SSI1位于ZSP子系統(tǒng)，支持Motorola的SPI協(xié)議和TISSP協(xié)議。SSI1為同步串行從設(shè)備接口。用戶可設(shè)置數(shù)據(jù)幀格式（4－16位MotorolaSPITISSPSSI1SSI1DMAC1I2S接口控制器Inter-ICsound（I2S）總線是針對于數(shù)字音頻處理的串口連接協(xié)議。I2S接口控制器能夠連接支持I2S協(xié)議的標(biāo)準(zhǔn)數(shù)字音頻處理（如MP3Player，s,SmartPhones,DVDPlayer），提高了I2S接口控制器對于音頻處理的可擴(kuò)展性。I2S接口模塊作為外部標(biāo)準(zhǔn)數(shù)字音頻處理和總線（ARM總線）的橋，實現(xiàn)從AMBA總線協(xié)議標(biāo)準(zhǔn)到I2S總線協(xié)議的轉(zhuǎn)換，從而提供了數(shù)字音頻信號的數(shù)據(jù)I2S是標(biāo)準(zhǔn)串口協(xié)議，接口模塊中的發(fā)送FIFO用于緩存數(shù)據(jù)，總線數(shù)據(jù)寫入發(fā)送 I2C接口控制器I2C接口控制器主要實現(xiàn)了I2C接口，模塊掛在ARM總線上。2I2C標(biāo)準(zhǔn)模式快速模式不支持高速模式（HSI2CMasterMaster方式（總線仲裁710USB(1.1FULLSPEED)控制器USB模塊主要構(gòu)成是USBDeviceController（簡稱UDC）模塊。UDC模塊完成USB1.1的協(xié)USB1.1全速(fullspeed)3endpoint0:FIFO8bit，深度8endpoint1:BULKINtransfer,FIFO8bitendpoint2:BULKOUTtransfer，F(xiàn)IFO8bitsuspend自動處理Host發(fā)送的絕大多數(shù)標(biāo)準(zhǔn)命令：包括：ClearFeature、GetConfigurationGetInterface、GetStatusSetAddressSetConfiguration、SetFeature和SetInterface，這些命令不會產(chǎn)生接收中斷，程序設(shè)計也不用GetDescriptor、SetDescriptor、SynchFrame三條命令需要由用戶DMA支持USB中斷，中斷 AD接口AUXAD模塊包含一個AD，通過模擬接口連到 直接器控制器DMAC作為流控器用于大量數(shù)據(jù)傳輸和搬移，本集成兩個DMAC。其中DMAC0屬于ARM域，支持3個主設(shè)備接口。DMAC1屬于ZSP域，支持3個主設(shè)備接口。同時，作為從設(shè)備，ARM和ZSP可以對DMAC0、DMAC1進(jìn)行配置。DMAC0有6個通道，DMAC1有6個通道，每個通道都有相應(yīng)的寄存器。DMAC06個通道，DMAC16個通道。通道優(yōu)先級可編程，單向數(shù)據(jù)傳FIFO，F(xiàn)IFO8bits，深度不同（深度描述以字節(jié)為DMAC0通道0FIFODMAC0通道1FIFODMAC0通道2FIFODMAC0通道3FIFODMAC0通道4FIFODMAC0通道5FIFODMAC1通道0FIFODMAC1通道1FIFODMAC1通道2FIFODMAC1通道3FIFODMAC1通道4FIFODMAC1通道5FIFODMAC03個主設(shè)備接口，DMAC13DMAC0、DMAC1所有通道都支持握手和硬件握DMAC016個硬件握手，DMAC111DMAC00Scatter,gather4DMA支持3支持3支持DMACTransaction、BlockTransfer支持5語音接口模塊 8KHz/16KHz/64KHz16bits包含語音 模塊（CODEC），支持對CODEC的AD/DA增益編程DMADMA調(diào)試及測試模塊LT1801A包含ARM946E和DSPZSP400兩個處理器，調(diào)試及測試模塊主要包括ARMDEBUG，ZSPDEBUG，ARM＋ZSPDEBUG。這幾種方式的切換通過的外部管腳信號test_mode[3:0]來選擇。LT1801A的DEBUG通過外部的JTAG接口實現(xiàn)。JTAG的調(diào)試信號在test_mode[3:0]信號的控制下送到ARM和ZSP1-1是test_mode1-1test_mode模式描1234ARM的JTAG調(diào)試模式對應(yīng)4’b0001，ZSP的JTAG調(diào)試模式對應(yīng)4’b0010，ARM＋ZSP的聯(lián)合調(diào)試模式對應(yīng)4’b0011。test_mode為4’b0000時，處于正常工作模式。引腳分配和信號描符號說管腳名稱：對應(yīng)LFBGA封裝的BALL的名 DV：該管腳支持3.3V和1.8V雙電壓，此管腳的信號電平由VDDGSM模擬信 2-1管腳名管腳位屬功能描RFADRFADRFADRFADRFADQRFADQRFADIRFADI管腳名管腳位屬功能描RFDA的第二組差分電流輸出，當(dāng)所有數(shù)據(jù)位均為RFDA的第二組差分電流輸出，當(dāng)所有數(shù)據(jù)位均為RFDA的第一組差分電流輸出，當(dāng)所有數(shù)據(jù)位均為RFDA的第一組差分電流輸出，當(dāng)所有數(shù)據(jù)位均為PLL1.8VPLL1.8V模擬電源及 1.8V 3.3VX26MAL管腳所需1.8V數(shù)字信LT1801A數(shù)字信號及引腳分配如表2-2所示管腳名管腳位屬功能描測試接1模式選擇1模式選擇1模式選擇1模式選擇10111器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線管腳名管腳位屬功能描器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線器讀寫數(shù)據(jù)線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線OSDRAMPRECHARGEA10OO器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線O器地址線OOOO管腳名管腳位屬功能描OOOOOOOOOOOO靜態(tài)器，SET1的FLASH的寫保護(hù)，低有O靜態(tài)器，SET0的FLASH的寫保護(hù)，低有IOOSDRAM的bank地OSDRAMbankOOOOOOOOI2CI2COIDMADMAC0DMAOGPIO118管腳名管腳位屬功能描IIIcharge_onrtc_triggerOIGPIOI16II動，高電平時從片BOOTROM啟動O GPIO015I鍵盤掃描信號輸入/輸出GPIO023KB鍵盤掃描信號輸入/輸出GPIO022KB鍵盤掃描信號輸入/輸出GPIO021KB鍵盤掃描信號輸入/輸出GPIO020KB鍵盤掃描信號輸入/輸出GPIO019管腳名管腳位屬功能描KB鍵盤掃描信號輸入/輸出GPIO018KB鍵盤掃描信號輸入/輸出GPIO017KB鍵盤掃描信號輸入/輸出GPIO016GPIO131OGPIO130OGPIO129OGPIO128OGPIO127OGPIO126OGPIO125OGPIO124OGPIO123OGPIO122OGPIO121O管腳名管腳位屬功能描GPIO120OGPIO119OGPIO031OGPIO030OGPIO029OOGPIO027OLCDC1GPIO028OGPIO024OGPIO026OOLCDC異步總線接口的指令和數(shù)據(jù)器選擇信號，GPIO025OOGPIO010GPIO011OGPIO012管腳名管腳位屬功能描IOUART0TXDOOUART0RTSI2SIUART0CTSI2SIIrDASIRGPIO00OIrDASIRGPIO01IUART1RXDGPIO02OUART1TXDGPIO03IUART2RXDOUART2TXDO0OGPIO141OGPIO15OSSI0GPIO06ISSI0GPIO08OGPIO07ISSI0GPIO09管腳名管腳位屬功能描GPIO10GPIO11ISSI1GPIO12OSSI1GPIO13IRF6001RxIIOOOOGPIO16OGPIO17OGPIO18OGPIO19OGPIO117OGPIO013OGPIO014管腳名管腳位屬功能描OGPIO114OGPIO115數(shù)字電源及J6J7J8J9J10K6K7K8K9K10K11L11H10L6F7F81.8VF10F11G10G113.3V1.8V3.3V中斷系A(chǔ)RM中斷分到ARM處理器的fiq和irq。表4-1為ARM中斷分配表。4-1ARM中斷中斷安IRQ中斷優(yōu) — 1 1 1 3 4 5 6 7 9 0 0 0 0 9 9 9 9 9 9功能模塊描CRM946E）概ARM技術(shù)的IP核多應(yīng)用于無線設(shè)備、藍(lán)牙技術(shù)、消費類電子等領(lǐng)域。它具有RISC體系 ARM946E是一款使用ARM9E核的綜合處理器宏單元，是高性能、32位片上系統(tǒng)解決方案ARM9Thumb中的一員。LT1801A 的ARM946E處理器包括如下功能模塊：8KBICACHE8KB器保護(hù)單元4KB的指令緊耦 器EmbeddedICE-RT 32ARM16ThumbAMBAICACHE8KDCACHE8K加鎖的指令和數(shù)據(jù)不可被替換，一直保存在CACHE中，直到被或被替換掉。器保護(hù)單元指令緊耦合器ARM946E具有4KB的ITCM，提供對時間處理要求快的程序的存取。如果使能ITCM，其地址位于0x0的位置。ARM946E有7USERFIQIRQSupervisorAbort 保Undef System 寄存器描ARM處理器共有37個寄存器，包括31個通用寄存器（其中包括程序計數(shù)器PC）和6個下寄存器可見情況見表5-1。表5-1USERSystem模模模模模R14_注：CPSRSPSR為程序狀態(tài)寄存管腳控制模塊 地5-2是PINCTRL表5- 寄存器描方向和寬偏移地復(fù)位管腳上/下拉使能寄存器0管腳上/管腳上/下拉使能寄存器2管腳上/下拉選擇寄存器0管腳上/管腳上/管腳驅(qū)動電流選管腳驅(qū)動電流選管腳驅(qū)動電流選擇寄存器2SDRAM與時鐘輸出使能SSI與PCM中斷控制器中斷控制器（ICTL）是用于控制所有ARM處理器中斷源的模塊?？梢援a(chǎn)生常規(guī)中斷請求（IRQ）和快速中斷請求（FIQ），同時送給ARM處理器和CPR模塊。能夠?qū)CTL進(jìn)行的主控單元有ARM數(shù)據(jù)單元特26個常規(guī)中斷請求1個快速中斷請求15級中斷優(yōu)先級，可ICTL中斷分ICTL連接26個IRQ中斷源和1個FIQ5-3ICTL稱IRQ中斷描FIQ中斷源MAILBOXIRQ中斷源1GSMACCIRQIRQ中斷源1TIMER2IRQ中斷請求IRQ中斷源1TIMER0IRQIRQ中斷源1UART0IRQIRQ中斷源3SIMIRQIRQ中斷源4KBSIRQIRQ中斷源5LCDCIRQIRQ中斷源6UART1IRQIRQ中斷源7TIMER1IRQIRQ中斷源9RTCIRQIRQ中斷源DMAC0IRQIRQ中斷源GPIO0IRQIRQ中斷源TIMER3IRQIRQ中斷源WDTIRQIRQ中斷源CPRIRQIRQ中斷源0SSI0IRQIRQ中斷源0SSI1IRQIRQ中斷源0GPIO1IRQIRQ中斷源0UART2IRQIRQ中斷源9RFIFIRQIRQ中斷源9SPIFIRQIRQ中斷源9DMAC1IRQIRQ中斷源9GSMIFIRQIRQ中斷源9USBIRQIRQ中斷源9I2SIRQIRQ中斷源9I2CIRQIRQ中斷處中斷控制器（ICTL）包含有26個IRQ中斷源。中斷控制器（ICTL）對這些中斷源做處理后輸出一個irq中斷給ARM處理器和CPR模塊。對中斷源的處理過程如圖5-2，本節(jié)將詳細(xì)講述該過程。圖中irq_intsrc1為IRQ中斷源1（timer2_intr），irq_intforce1為IRQ中斷設(shè)置寄存器（ICTL_IRQ_INTFORCE）的比特1，irq_inten1為IRQ中斷源使能寄存器（ICTL_IRQ_INTEN）的比特1，irq_intmask1為IRQ中斷 （ICTL_IRQ_INTMASK）1irq_intpmask1是IRQ 設(shè)置中中斷控制器（ICTL）支持通過來設(shè)置中斷。IRQ中斷設(shè)置寄存（ICTL_IRQ_INTFORCE）的控制比特與IRQ請求信號一一對應(yīng)，可以通過設(shè)置IRQ中斷設(shè)置寄存器（ICTL_IRQ_INTFORCE）的相應(yīng)比特來觸發(fā)IRQ中斷；并通過對IRQ中斷設(shè)置寄存器（ICTL_IRQ_INTFORCE）的相應(yīng)比特清零來清除IRQ中斷請求。IRQ中斷使能可以通過IRQ中斷源使能寄存器（ICTL_IRQ_INTEN）分別使能相應(yīng)IRQ中斷。可以通過IRQ中斷源 寄存器（ICTL_IRQ_INTMASK）分別相應(yīng)IRQ中斷。IRQ中斷優(yōu)先級可所有IRQ中斷的優(yōu)先級都是可設(shè)的。每個IRQ中斷源的優(yōu)先級值可以是0x0到0xF的16個值中的任何一個，可以通過對ICTL_IRQ_PLEVEL_x的編程來實現(xiàn)優(yōu)先級的改變。IRQ中斷優(yōu)先級irq中斷控制器（ICTL）將優(yōu)先級低于當(dāng)前系統(tǒng)優(yōu)先級的中斷濾除，irq的IRQ中斷狀態(tài)寄見圖5-2說明了各狀態(tài)寄存器值的由來。IRQ中斷原始狀態(tài)寄存器（ICTL_IRQ_RAWSTS）為中斷源的狀態(tài)，‘1’標(biāo)志相應(yīng)IRQ中斷狀態(tài)寄存器（ICTL_IRQ_STATUS）為中斷源或者 IRQ中斷狀態(tài)寄存器（ICTL_IRQ_MASKSTS）為中斷狀態(tài)經(jīng)過 IRQ中斷最終狀態(tài)寄存器（ICTL_IRQ_FINALSTS）為中斷 IRQ中斷向中斷控制器（ICTL）有一個IRQ向量寄存器（ICTL_IRQ_VECTOR）與16個IRQ中斷向量寄存器（ICTL_IRQ_VECTOR_x）相關(guān)。16個IRQ中斷向量寄存器是可讀可寫的，用戶向16個IRQ中斷向量寄存器寫入相應(yīng)優(yōu)先級中斷的服務(wù)程序地址；而IRQ向量寄存器是一個只讀寄 優(yōu)先載入IRQ向量寄存器（ICTL_IRQ_VECTOR）。IRQ向量寄存器（ICTL_IRQ_VECTOR）來獲取優(yōu)先級最高的有FIQ中斷處中斷控制器（ICTL）只有1個FIQ中斷源。中斷控制器（ICTL）對該中斷源做處理后輸出一個fiq中斷給ARM處理器和CPR5-3，本節(jié)將詳細(xì)講述該 設(shè)置 來設(shè)置中斷。可以通過設(shè)置FIQ中 （ICTL_FIQ_INTFORCE）來觸發(fā)FIQ中斷；并通過對FIQ中 （ICTL_FIQ_INTFORCE）的清零來清除FIQFIQ中斷使能可以通過FIQ中斷源使能寄存器（ICTL_FIQ_INTEN）使能FIQ中斷?？梢酝ㄟ^FIQ中斷源 FIQ中斷。FIQ中斷狀態(tài)寄存見圖5-3說明了各狀態(tài)寄存器值的由來。fiq（ICTL_FIQ_STTUSfiqFIQ中斷最終狀態(tài)寄存器（ICTL_FIQ_FINALSTS）為中斷狀態(tài)經(jīng)過后的狀態(tài)，‘1’標(biāo)志 的中斷源/中斷請求。IRQ/FIQ號，當(dāng)該信號無效時，中斷控制器（ICTL）正常輸出irq和fiq信號?？梢酝ㄟ^CPR模塊中的中斷控制寄存器（CPR_INTEN）的sys_int_mask比特來實現(xiàn)對信號sys_intr_mask的控制。這主要是用于在LT1801A系統(tǒng)進(jìn)入睡眠模式前，所有中斷請求，以便ARM處理器能夠正常進(jìn)入睡眠模式。關(guān)于系統(tǒng)工作模式的詳細(xì)內(nèi)容，請參見CPR模塊。中斷控制器（ICTL）的輸出irq和fiq在送給ARM處理器的同時，也送給了CPR模塊，這主要是用于在LT1801A系統(tǒng)進(jìn)入睡眠模式后，能夠通過中斷將CPR模塊喚醒，并給系統(tǒng)提供時鐘。關(guān)于系統(tǒng)工作模式的詳細(xì)內(nèi)容，請參見CPR模塊。地ICTL在系統(tǒng)中的址為寄存器描方向和寬偏移地復(fù)位IRQRWIRQ中斷源寄存RWIRQ中斷設(shè)置寄器RWIRQ中斷原始狀態(tài)寄存RIRQRIRQ中斷狀態(tài)寄存RIRQ器RIRQR0優(yōu)先級IRQ中斷向RW1IRQ中斷向量RW2IRQ中斷向量RW3優(yōu)先級IRQRW4優(yōu)先級IRQRW5優(yōu)先級IRQRW6IRQ中斷向量RW7優(yōu)先級IRQ中斷向量RW8IRQ中斷向量RW9IRQ中斷向量RW10優(yōu)先級IRQ中斷向RW11優(yōu)先級IRQ中斷向RW12優(yōu)先級IRQ中斷向RW13優(yōu)先級IRQRW14優(yōu)先級IRQ中斷向RW15優(yōu)先級IRQ中斷向RWFIQRWFIQ中斷源寄存RWFIQ中斷設(shè)置寄存RWFIQ中斷原始狀態(tài)寄存RFIQRICTL_FIQFIQ中斷最終狀態(tài)寄存RIRQRWIRQ中斷源0優(yōu)先級寄RWIRQ中斷源1RWIRQ中斷源2優(yōu)先級寄RWIRQ中斷源3優(yōu)先級寄RWIRQ中斷源4RWIRQ中斷源5RWIRQ中斷源6RWIRQ中斷源7RWIRQ中斷源8優(yōu)先級寄RWIRQ中斷源9RWIRQ中斷源10RWIRQ中斷源11優(yōu)先級寄RWIRQ中斷源12RWIRQ中斷源13優(yōu)先級寄RWIRQ中斷源14RWIRQ中斷源15優(yōu)先級寄RWIRQ中斷源16優(yōu)先級寄RWIRQ中斷源17優(yōu)先級寄RWIRQ中斷源18優(yōu)先級寄RWIRQ中斷源19優(yōu)先級寄RWIRQ中斷源20優(yōu)先級寄RWIRQ中斷源21RWIRQ中斷源22優(yōu)先級寄RWIRQ中斷源23優(yōu)先級寄RWIRQ中斷源24優(yōu)先級寄RWIRQ中斷源25優(yōu)先級寄RWIRQ中斷源26優(yōu)先級寄RWIRQ中斷源27RWIRQ中斷源28優(yōu)先級寄RW系統(tǒng)控制器CPR模塊是LT1801A中實現(xiàn)功耗控制的模塊，用于產(chǎn)生系統(tǒng)所需要的時鐘、復(fù)位特CPRCPRCPR外部接口aux_on外部接口oscen系統(tǒng)工作 關(guān)機(jī)模由外部32K晶振提供）外，其它時鐘全部關(guān)閉。處理也只有RTC和CPR中的開關(guān)機(jī)電路在工作，其他電路都不工作睡眠模睡眠模式下，晶振、PLLRTC、GPIO、CPR的timer和CPR在慢時鐘模式中產(chǎn)生的切換中斷電路在工作外，其他部分工作時鐘全部關(guān)閉。CPR的timer中斷、CPR在慢時鐘模式中產(chǎn)生的切換中斷，鍵盤掃描電路，RTC的工作時鐘和GPIO的去抖動時鐘由32K外部晶振時鐘提供。 中恢復(fù)，實際上只有RTC中斷、按鍵中斷、GPIO電平中斷、CPR 的timer中斷和CPR工作模一般來講，在工作模式下，處理器內(nèi)核處于全速工作狀態(tài)，晶振和PLL均打開。絕大部 系統(tǒng)狀開關(guān)機(jī)狀SCAN_ON1：進(jìn)入WAIT_OCS1之前的準(zhǔn)備階段，目的是為了消除ponWAIT_OCS1：等待外部26MWAIT_PLL1：等待PLLPON_RELEASE：進(jìn)入WAIT_OFFWAIT_OCS2：等待外部26MWAIT_PLL2：等待PLLSCAN_ON2：進(jìn)入PON_RELEASE之前的準(zhǔn)備狀態(tài)，目的是消除ponTRIGGER_ON：進(jìn)入WAIT_OCS3WAIT_OCS3：等待外部26MWAIT_PLL3：等待PLLWAIT_ONSCAN_ON1：pon按鍵按 WAIT_ON：pon WAIT_OCS1：pon按鍵按下狀態(tài)持續(xù)達(dá)到1 WAIT_PLL1：等待6.25WAIT_PLL1PON_RELEASE：等待1.125毫PON_RELEASESOFT_DOWN：軟關(guān)機(jī)位sf_pd為PON_RELEASEWAIT_OFF：pon按鍵松 SOFT_DOWN：軟關(guān)機(jī)位sf_pd為 PRE_WAIT_ONpon字段設(shè)定的值且lock_flag為低。PRE_WAIT_ONWAIT_ON：當(dāng)pon松開或者PON_N持續(xù)按下8 CHARGE_ON：charge_on WAIT_ON：charge_on WAIT_OCS2：charge_on按鍵按下持續(xù)1 WAIT_ON：charge_on WAIT_PLL2：charge_on按鍵按下持續(xù)6.25 WAIT_ON：charge_on CHARGING：charge_on按鍵按下持續(xù)1.125 SCAN_ON2：pon WAIT_OFF：rtc_trigger SOFT_DOWN：軟關(guān)機(jī)位sf_pd PON_RELEASE：pon按下持續(xù)1 CHARGING：ponWAIT_ONTRIGGER_ON：rtc_trigger為 WAIT_OCS3：direct_on WAIT_PLL3：等待6.25 WAIT_OFF：等待1.125睡眠狀態(tài)WORK：系統(tǒng)處于工作模式，OSC和PLLSLEEP_FP：進(jìn)入睡眠前的準(zhǔn)備狀態(tài)，系統(tǒng)做睡前處理，OSC和PLLSLEEP：系統(tǒng)進(jìn)入睡眠，PLLDEEP_SLEEP：系統(tǒng)進(jìn)入深度睡眠，OSC關(guān)閉；在此狀態(tài)下，發(fā)生了fiq或者irq中斷，打開OSC、啟動中斷計數(shù)器，當(dāng)計數(shù)器計到OSC穩(wěn)定，放出OSC當(dāng)計數(shù)器計到pll穩(wěn)定時間WORK 置位CPR_SYSCLK的SLEEP_FPSLEEP：經(jīng)過1個32K時鐘周SLEEPDEEP_SLEEP：經(jīng)過1個32K時鐘周SLEEPWAKE_FP：系統(tǒng)中 WAKE_FP：系統(tǒng)中斷且中斷計數(shù)器計完OSCWAKE_FPWORK：系統(tǒng)中斷且中斷計數(shù)器計完P(guān)LL穩(wěn)定時關(guān)鍵時復(fù)prst_nWDT會產(chǎn)生系統(tǒng)異步復(fù)位，但不會復(fù)位WDT自身模塊?？蓪憦?fù)位控制寄存器CPR_RST的wdt_sf_rst來實現(xiàn)WDT自身的復(fù)位。AUX_ON外部接口aux_on用于控制的輔助電路aux_on可配置CPR_AUXON定時寄存器的aux_set和aux_value來控制aux_on的關(guān)斷。aux_set0時，aux_on置低；aux_set1時，aux_on置高。通過aux_value的設(shè)置可選擇aux_on是否在睡眠喚醒過程中提前打開，當(dāng)aux_value0CPR_WTI1寄存器的wti1_r時，aux_on不會提前aux_valuewti1_raux_value時，aux_on提前打開。地表5-6是CPR的寄存器概述和地址寄存器描方向和寬偏移地復(fù)位系統(tǒng)時鐘寄存器RWPLL定時控制寄RW按鍵狀態(tài)寄存器RPLLRWARM時鐘域控RWZSP時鐘域控制RWTIMER0RWTIMER1工作時RWTIMER2工作時RWTIMER3RWCLKOUT0控制RWCLKOUT1控制RWRW————GSM時鐘控制RWRFIF中慢時鐘RWRFIFSPI時鐘RWRWI2S時鐘控制寄RWUART0時鐘控RWUART1時鐘控RW寄存器描方向和寬偏移地復(fù)位UART2RW器RWSIMRWRWAUXADRWPCMIF時鐘域控RWSPIFRWLCDC時鐘控制寄RWRWRW快喚醒初值寄存RW慢喚醒初值寄存器RWRWAUXON器RW中斷源原始狀態(tài)RWRWRWRWAHB橋控制寄存RW總線時鐘使能寄RW慢喚醒計數(shù)器只RGSM慢到快切換R開關(guān)機(jī)狀態(tài)寄存R寄存器描外部器控制器線對此地址操作時，MEMCTRL將總線上的操作轉(zhuǎn)化為對外部器操作。的寄存器控制對外部器的讀寫參數(shù)和時序。MEMCTRL寄存器和外部器應(yīng)不同的地址區(qū)域。MEMCTRL的MEMORY可以被ARM，DMAC0直接和ZSP，DMAC1跨橋。MEMCTRL包含MEMPIPE模塊，可調(diào)節(jié)讀寫器的時序。的器IO管腳MEMCTRL可以控制兩種類型的器：SDRAM—SDR-SDRAM和靜態(tài)器SM（StaticSRAMFLAS靜態(tài)器SM（StaticMemory）是指SRAM，F(xiàn)LASH和ROM。MEMCTRL提供7個器片選，可直接外接7個器，靜態(tài)器可對應(yīng)3種不同的時序參數(shù)：SM_SET0SM_SET1和片地址空容類時序參特支持7個外部器片選(其中2個為SDRAM，5個為SRAM/FLASH接口0別名（ALIAS）對于每個器片選，可以配置其址、空間大小（64KB~64MB），并有條件配置*其器類型（SDRAM、SRAM、FLASH或者ROM）對于每個類型為靜態(tài)器SM（StaticMemory）的片選還可以從三組靜態(tài)存儲器（SM）時序中任意選取其一，對于同時連接于LT1801A SDRAM只有 器SM（StaticMemory）與SDRAM共用數(shù)據(jù)總線和地址總SDRAM支持所有符合JEDEC標(biāo)準(zhǔn)的支持MobileSDRAM及所有符合JEDEC標(biāo)準(zhǔn)的支持最多16位SDRAMSDRAM數(shù)據(jù)寬度16位/32位可可選8~15位列地址，11~16位行地址，1~2位bank根據(jù)不同的SDRAM型號進(jìn)行配置支持自刷新（self最多支持4個bank支持有/無mode的異步支持有/無mode的異步支持有/無mode的異步支持最多32器數(shù)據(jù)寬度8，16或者32圖5-9為外部器控制器（MEMCTRL）的結(jié)構(gòu)框圖總線接口完成對ARM信號的解析，區(qū)分對MEMCTRL 4 控制寄存器模塊完成 控制器或SDRAM控制器 SDRAM控制器負(fù)責(zé)對SDRAM別名MEMCTRL支持片選0的別名（ALIAS）功能。片選0的別名（ALIAS）功能是一直處于圖5-10為ARM子系統(tǒng)總線地址。器類數(shù)據(jù)寬總線地址總線地址總線地址總線地址靜態(tài)的方式。表5-7中所列為SDRAM進(jìn)行列（column）選擇時的外部地址信號mem_addr[0]和片選0~6所對應(yīng)的器類型 有條件可配置。通過片選0~6配置寄存（CSxMSK，其中x＝0~6）中的控制位mem_type可以設(shè)置器類型為：SDRAM、SRAM、FLASH或者ROM。片選3和4固定配置為SDRAM，其它片選0~2、5~6配置為靜態(tài)器SM類型（StaticMemory）：SRAM、FLASH或ROM。MEMCTRL控制SDRAM 可以配置為SDRAM類型的 見表5-8SDRAM命令和DQM操作。功命令H1空操作LHHHLLHHXBank/X3READ（bank和LHLHBank/X4LHLLBank/4BURST（突發(fā)終止LHHLLLHLXX5功某bank新）orSELF（進(jìn)入自動刷新LLLH67 寄存器LLLLXX2L-8讀高阻/H-8mem_addr[s_row_addr_width]~mem_addr[0]mem_addr[s_col_addr_width]~mem_addr[0]如果CKE是高電平，該命令是自動刷新（autorefresh）；如果CKE是低電平，該命令是自刷新（selfrefresh）。在讀/寫過程中有效/無效mem_data的某些位。sdram_dqm[0]控制mem_data[7]~mem_data[0]；sdram_dqm[1]控制mem_data[15]~mem_data[8]；bank地址模 采用SDRAM行地址（row 的地址模式。圖5-11給出了對 在該例子中：SDRAM數(shù)據(jù)總線寬度32比特，列地址8比特（C0~C7），行地址12比特（R0~R11），包括4個Bank地址（B1~B0）。上電初始化（power-onSDRAM控制器按照J(rèn)EDEC的SDR-SDRAM上電初始化過程順序執(zhí)行如下操作提供電源和時鐘；持續(xù)一個SDRAM的NOP保持穩(wěn)定的電源、穩(wěn)定的SDRAM時鐘以及NOP指令輸出，持續(xù)最少t_init個時鐘輸出對所有bank的預(yù)充電（Precharge）輸出num_init_ref次自刷新（auto-refresh）會在兩種情況下執(zhí)行對SDRAM上電過程。LT1801A復(fù)MEMCTRL自動復(fù)位該比特。所有在SDRAM初始化過程中，發(fā)生的對SDRAM的讀/寫操作，都將在MEMCTRL中排圖5-12闡述在SDRAM的上電過程，MEMCTRL時序選擇寄存器1（STMG1）的編程來設(shè)置。按照J(rèn)EDEC標(biāo)準(zhǔn)，參數(shù)t_mrd固定為3個時鐘MEMCTRL在系統(tǒng)復(fù)位后，會按照t_init、t_rp、和t_rcar參數(shù)的默認(rèn)值初始化SDRAM。設(shè)置模式寄存器（setmode在上電初始化過程中，MEMCTRL自動設(shè)置SDRAM的模式寄存器（moderegister）。在寄存器（SCTRL）的第9比特（set_mode_reg）設(shè)置為‘1’。MEMCTRL完成模式寄存器的設(shè)置 模式寄存9876543210CASBurst000圖5-13MEMCTRL對SDRAM固定配置為BurstLength（010）4，bursttype(BT=0)寫模式。對于CASlatency參數(shù)，可以通過對SDRAM時序選擇寄存器0（STMG0）中的cas_latency如果需要關(guān)于SDRAM的信息，可參考Micron的網(wǎng)頁 預(yù)充電（Precharge）器（SCTRL）的precharge_algorithm比特位實現(xiàn)兩種預(yù)充電模式的轉(zhuǎn)換。的num_open_banks比特位，確定MEMCTRL有多個BANK可以同時打開。當(dāng)打開的BANK數(shù)達(dá)到num_open_banks的值并且將要存取一個新BANK時，MEMCTRL會在打開新BANK之前關(guān)讀/寫（read/write）MEMCTRL接收到總線對外部 延遲3arm_hclk（em_cl）后，將讀/寫（read/writ命令送出到外部管腳，該延遲稱為tINT。從active/寫（readrit）命令之間的最小時間間隔稱為tRCD，從讀（rea）到SDRAM輸出第一個有效數(shù)據(jù)的延遲時間稱為CASlatency，分別可以由SDRAM時序選擇寄存器0（STMG0）的t_rcd和cas_latency比特位根據(jù)SDRAM器的要求來設(shè)置。圖5-14圖5-15SDRAM單一寫時序，給出的是在立即預(yù)充電模式或延遲預(yù)充電模式下要操作的置配置寄存器時，固定配置突發(fā)長度為4的連續(xù)突發(fā)，所以對于超過4的總線突發(fā)（burst）請求，MEMCTRL將其拆分為長度小于等于4的突發(fā)操作。置配置寄存器時，固定配置突發(fā)長度為4的連續(xù)突發(fā)，所以對于超過4的總線突發(fā)（burst）請求，MEMCTRL將其拆分為長度小于等于4的突發(fā)操作。其中tINT固定為3個時鐘周期，tRCD為2，CASlatency也為2圖圖5- 自動刷新（auto-在一般刷新操作中，MEMCTRL一次只刷新一行（ROW）。系統(tǒng)上電后，用戶必須根據(jù)SDRAM器的特性配置SDRAM刷新寄存器（SREF）的t_ref比特。參數(shù)t_ref的計算公式t_ref=其中refresh_period為SDRAM器所需兩次刷新命令的時間間隔，由于大多SDRAM完成一次所有行的刷新需要64ms，所以每行刷新的時間間隔為64ms/行數(shù)。如果行數(shù)為4096，那么refresh_period為15.6us；如果行數(shù)為8192，那么refresh_period為7.8us。模式，MEMCTRL不再輸出自動刷新（auto-refresh）命令。配置SDRAM時序選擇寄存器0（STMG0）t_rcar（auto-refresh）的周期。圖5-18說明了MEMCTRL執(zhí)行SDRAM自動刷新（auto-refresh）自刷新（self-以使SDRAM進(jìn)入自刷新（self-refresh）模式。圖5-19說明了MEMCTRL控制SDRAM進(jìn)入、維持和退出自刷新模式令序列?？梢酝ㄟ^編程設(shè)置可以通過編程設(shè)置SDRAM控制寄存器（SCTRL）的self_refresh比特為‘1’，使SDRAM進(jìn)入自刷新模式；編程設(shè)置self_refresh比特為‘0’，使SDRAM退出自刷新模式。SDRAM控制寄存器（SCTRL）的full_refresh_after_sr比特和full_refresh_before_sr比特用于控制在SDRAM進(jìn)入自刷新模式之前和退出自刷新模式之后，MEMCTRL需要對SDRAM的由于從寫控制寄存器到SDRAM進(jìn)入自刷新模式需要一段延遲，所有MEMCTRLSDRAM控制寄存器（SCTRL）中提供了一個只讀位self_refresh_status用于標(biāo)志SDRAM是否已經(jīng)進(jìn)入自刷新模式。當(dāng)為‘1’時，說明SDRAM處于自刷新（self-refresh）SDRAM處于自刷新模式時關(guān)斷SDRAM的時鐘，必須先確保self_refresh_status已經(jīng)為1SDRAM一旦處于自刷新模式，必須維持超過t_ras個時鐘周期，可以保持無限長時間之后才送其它命令。其中t_ras和t_xsr在SDRAM控制寄存器（SCTRL）中可設(shè)，但是兩個值當(dāng)SDRAM處于自刷新模式，如果總線對SDRAM進(jìn)行讀操作，MEMCTRL返回給總線的數(shù)據(jù)是無效的；如果總線對SDRAM進(jìn)行寫操作，MEMCTRL不會將數(shù)據(jù)送出給SDRAM器。但是MEMCTRL不會給總線返回任何錯誤信息。掉電（power-SDRAM進(jìn)入掉電模式和退出掉電模式。圖5-20說明了MEMCTRL控制SDRAM進(jìn)入、維持和退出掉電模式令序列。平。MEMCTRL控制SDRAM退出掉電模式時，在端口輸出NOP命令的同時使sdram_cke為高當(dāng)MEMCTRL控制SDRAM進(jìn)入掉電模式后，MEMCTRL還一直對進(jìn)行掉電模式和自動刷新模式之間的切換。MEMCTRL控制SDRAM進(jìn)入掉電模式，并持續(xù)t_ref個時鐘周期；隨后當(dāng)SDRAM處于掉電模式，如果總線對SDRAM的進(jìn)行讀/寫操作，MEMCTRLSDRAM進(jìn)行讀/寫操作，之后MEMCTRL重新使SDRAM讀延遲（read_pipe）和寫延遲eRAM也有一個正確采樣數(shù)據(jù)的時間窗。該窗口的位置會隨著PCB的布板不同而有所差別，LT1801A提供一組可調(diào)的參數(shù)來滿足不同PCB板的需求。read_pipeSDRAM控制寄存器（SCTRL）中read_pipeMEMCTRL獲取來自SDRAM數(shù)據(jù)的窗口位置，調(diào)節(jié)步長為1個際上用于估算SDRAM讀數(shù)據(jù)通的延時信息，該延時包括從SDRAM管腳到LT1801A管腳的PCB板延時和從LT1801A管腳到MEMCTRL模塊的延時。LT1801A在SDRAM的讀路徑上有2個時鐘周期的延時，所以read_pipe的值應(yīng)該大于等于2，增加值由PCB版圖決定。rd_ctrl[2:0]CPRCPR_EMICR中TRL位控制，用于精細(xì)調(diào)整采樣外部數(shù)據(jù)的時刻，使MEMCTRL能夠采到正確數(shù)據(jù)，調(diào)節(jié)步1nsSDRAM8個可以選擇的采樣時刻，以保證可以采樣到正確的數(shù)據(jù)。wr_ctrl[2:0]CPRCPR_EMICR中TRL位控制，用提供8個可以選擇的信號輸出時間，以保證SDRAM可以正確采樣到數(shù)據(jù)。為了更好的說明上述參數(shù)，請參見圖5-21和圖5-22如圖5-21所示，arm_hclk為MEMCTRL用來采樣的工作時鐘，位于 存在一定的相位差。MEMORYsdram_data為SDRAM外部 如圖5-22所示，LT1801Amem_clk為輸出SDRAM時鐘位于管腳；MEMORY相位差。LT1801Asdram_dontrol為管腳上的輸出數(shù)據(jù)/控制信號；MEMORY延遲。LT1801Amem_clk與MEMORYmem_clk之間的延遲有可能不等于MEMORYmem_clk可能無法采到MEMORYsdram_dontrol，?？梢哉{(diào)TRL參數(shù)，在對MEMORYsdram_dontrol加延遲來解決該問題，如圖4.5.5器（StaticMEMCTRL5~6 4.5.5.1靜 器 Memory）讀寫時 SMTMG_SET0~2的page_mode支持頁模式（pagemode）讀操作。圖5-23、圖5-24和圖5-25分別給出了靜態(tài)器的讀時序，頁模式讀時序和寫時序。寫緩沖周期。在頁模式讀時序圖中，假設(shè)頁大?。╬age_size）為4個word。SRAMSRAMSRAMSRAM時序讀周期（tRC）：通過靜態(tài)器時序寄存器SET0/1/2的t_rc控制位來設(shè)置頁模式讀周期（tPRC）：通過靜態(tài)器時序寄存器SET0/1/2的t_prc控制位地址建立時間（tAS）：通過靜態(tài)器時序寄存器SET0/1/2的t_as控制位來寫脈沖寬度（tWP）：通過靜態(tài)器時序寄存器SET0/1/2的t_wp控制位來寫緩沖時間（tWR）：通過靜態(tài)器時序寄存器SET0/1/2的t_wr控制位來總線切換時間（tBTA）：通過靜態(tài)器時序寄存器SET0/1/2的t_bta控制位來設(shè)置。該參數(shù)是強制MEMCTRL在相連的讀/寫之間tBTA個周期。4.5.5.2.2SRAMMEMCTRLI/OSRAM與MECTRLFLASHFLASH的時序參數(shù)、接口信號和FLASHFLASH時序FLASH讀周期（tRC）：通過靜態(tài)器時序寄存器SET0/1/2的t_rc控制位來設(shè)置。AMD- 器時序寄存器SET0/1/2的t_prc控制位AMD- 器時序寄存器SET0/1/2的t_as控制位來AMD-FLASH：t_max（t_AS， 器時序寄存器SET0/1/2的t_wp控制位來 器時序寄存器SET0/1/2的t_wr控制位來 AMD-總線切換時間（tBTA）：通過靜態(tài)器時序寄存器SET0/1/2的t_bta控制位來設(shè)置。該參數(shù)是強制MEMCTRL在相連的讀/寫之間tBTA個周期。器（FLASH_TRPD）的t_rpd控制位來設(shè)置。FLASHMEMCTRLI/OMECTRL與FLASHFLASH復(fù)位/掉電（reset/power-down）控MEMCTRL的輸出sm_rpn連接到FLASH的相應(yīng)管腳為低時，F(xiàn)LASH進(jìn)入掉電模式，在復(fù)位過程中，MEMCTRL自動將輸出信號sm_rpn置低；復(fù)位完成之后，MEMCTRL立即將sm_rpn置高。等待t_rpd個時鐘周期后，MEMCTRL才開始執(zhí)行對FLASH的操作請求。在正常模式下，可以通過靜態(tài)器控制寄存器（SMCTLR）的sm_rp_n控制位來控制FLASH是否進(jìn)入復(fù)位/掉電模式；可以通過設(shè)置FLASH器tRPD寄存器（FLASH_TRPD）的t_rpd控制掉電恢復(fù)的時間。對所有外接FLASH，都只有同一個sm_rp_n控制位、同一個t_rpd控制位和同一個sm_rpn控制信號。FLASH寫保有一些FLASH有寫保護(hù)管腳，可以用來保護(hù)存在于其啟動模塊中的系統(tǒng)信息。對于MEMCTRL可以通過設(shè)置靜態(tài) 器控制寄存器（SMCTLR）的wp_n_set0/1比特位，分別控制sm_wpn[0]/sm_wpn[1]的輸出，從而分別對靜態(tài) 器集SET0和SET1的FLASH進(jìn)行寫保支持 器類型接口 LT1801A的memctrl支持帶有ready管腳的非 除了有一個ready管腳外，其它的與異步SRAM具有相同的接口。ready信號對memctrl的sm_ready管腳。為高有效。在讀數(shù)據(jù)時，ready指示數(shù)據(jù)總線上的數(shù)據(jù)有效、可讀。在寫數(shù)據(jù)時，ready指示寫數(shù)據(jù)可被采樣。 的ready管腳連接到memctrl的sm_ready管腳上。相應(yīng)的靜態(tài)器時序寄存器MEMCTRL_SMTMG_SETx（x=0,1,2）bit26sm_ready_en位設(shè)置成“1”。memctrl會把所有來自總線上的burst傳輸轉(zhuǎn)換成single傳輸方式。注意，當(dāng)使用ready模式時，地址建立時間t_as不能設(shè)置為‘0’。圖5-26是帶sm_ready信號的靜 當(dāng)片選和讀信號都為低有效后，經(jīng)過一個讀建立時間t_rc后，memctrl檢查sm_ready信號。如果sm_ready為高，memctrl在下一個時鐘上升沿鎖存讀數(shù)據(jù)。圖5-27是帶sm_ready信號的靜態(tài)器寫時序圖5-27圖5-27帶sm_ready信號的靜 當(dāng)片選和寫信號都為低有效后，經(jīng)過一個地址建立時間t_as和一個寫周期t_wpmemctrl檢查sm_ready信號。如果sm_ready4.5.65-9是MEMCTRL。表5-9MEMCTRL寄存 寄存器描方向和寬偏移地復(fù)位R/W擇寄存器R/W擇寄存器R/WR/WR/WR/W寄存器描方向和寬偏移地復(fù)位R/WR/WR/WR/WR/W片選6址R/WR/W器1器R/W2器R/W3模板寄存R/W4器R/W5模板寄存R/W6器R/W0別名寄存R/W靜態(tài)器時序寄存器SET0R/W靜態(tài)器時序寄存器SET1R/W靜態(tài)器時序寄存器SET2R/W 器tRPDR/W靜態(tài)器控制R/W實時時鐘LT1801A集成一個實時時鐘RTC，可以用來實現(xiàn)天、時、分、秒的顯示，定時開機(jī)、定能夠?qū)崟r時鐘（RTC）進(jìn) 的主控單元有ARM數(shù)據(jù)單元特 長時期穩(wěn)定運行（90年RTC的基本功能包括：提供一個長時期穩(wěn)定運行的時鐘，通過RTC模塊的寄秒?？梢酝ㄟ^設(shè)置相應(yīng)的寄存器，控制RTC在指定的時間產(chǎn)生相應(yīng)類型的中斷。結(jié)構(gòu)框RTCARM通過對寄存器的讀寫，控制計數(shù)器的工作，并設(shè)置中斷產(chǎn)生的條件，并讀出時間5-28為RTC中斷模秒中斷：RTC_CCVR分中斷：RTC_CCVR小時中斷：RTC_CCVR天中斷：RTC_CCVR用戶通過寫中斷控制寄存器RTC_ICR的0到6位，可以控制相應(yīng)的中斷是否使能。用戶用戶可以設(shè)置中斷控制寄存器RTC_ICR的Mask位來設(shè)置是否中斷用戶通過寫中斷清除寄存器RTC_EOI中斷使能后，相應(yīng)的中斷條件滿足時，RTC地表5-10為RTC的寄存器描述和地址表寄存器描方向和寬偏移地復(fù)位 器 定時器 的TIMER 共有4個獨立可編程的定時器：TIMER0TIMER1TIMER2TIMER3。 特40時會產(chǎn)生一個中斷。在用戶定義工作下面兩種情況會使定時器開始以TIMERx_TLC位TES=1，定時器開始以TIMERx_TLC內(nèi)設(shè)定的計數(shù)初值開始計數(shù)。動重新從TIMERx_TLC載入設(shè)定的計數(shù)初值開始計數(shù)。工作模在定時器不使能時，寫TIMERx_TCR（x=0，1，2，3）控制寄存器TMS位可以選擇定時器工作模式。當(dāng)計數(shù)器計到0時，它載入的值取決于定時器的工作模式。定時器第一次載入的是TIMERx_TLC內(nèi)設(shè)定的值，以后載入的是0xFFFFFFFF。因此如果總是載入TIMERx_TLC內(nèi)設(shè)定的值。因此如果用戶希望的定時器中斷是周期性的，周期中斷模3定時器使能，即寄存器TIMERx_TCR位定時器計數(shù)到 中斷產(chǎn)生后，讀TIMERx_TIC中斷產(chǎn)生后，讀TIMER_TIC地寄存器描方向和寬偏移地復(fù)位TIMER0RW RW TIMER1RW RW RW RW RW RW 0x 0x“寄存器描述”中x的取值為看門狗 LT1801A集成一個看門狗WDT特用戶可以通過作CPR模塊實現(xiàn)對WDT的復(fù)位工作模WDT有兩種工作模式，用戶可以設(shè)置控制寄存器WDT_CR的RMOD位來選擇需要的工會產(chǎn)生不同的響應(yīng)。當(dāng)WDT使能后只能通過寫CPR模塊來復(fù)位WDT。生復(fù)位信號送至CPR模塊。這是WDT默認(rèn)的工作模式。WDT產(chǎn)生復(fù)位信號，CPRWDT使能初5-29WDT使能初期時序圖中cpr_wdt_mclk是WDT工作時鐘（更詳細(xì)內(nèi)容參見信號與為了說明使能初期WDT計數(shù)器的工作情況，以WDT在工作模式1超時范圍寄存器WDT_TORR位控制寄存器WDT_CR位WDT上電后使能時，計數(shù)器第一次裝載的值可由寄存器WDT_TORR的[7：4]位設(shè)置，以后計數(shù)器會按照TOP值進(jìn)行計數(shù)。4.7.2.3WDT計數(shù)器裝WDT計數(shù)器裝載計數(shù)值后，按照載入的計數(shù)值開始計數(shù)。在3種情況下計數(shù)器會裝載計數(shù)值 上電并且復(fù)位后，WDTWDT_TORR的[7：4]位設(shè)置第以后再發(fā)生超時時，WDTTOP計數(shù)器重啟（0x76WDT_CRR）后，WDT計數(shù)器裝載WDT_TORR寄存器TOP位的值。當(dāng)用戶在WDT工作過程中修改TOP值時，要想立即生效，就重啟計數(shù)器，WDT計數(shù)WDT計數(shù)器重WDT_CRR中寫入0x76就能重啟WDT計數(shù)器，寫入其它值無效。重啟計數(shù)器對WDT有兩個重要影響：WDTWDT_TORRTOP中斷模WDT工作模式1時，當(dāng)計數(shù)器計數(shù)到0發(fā)生超時時，會產(chǎn)生WDT中斷。WDT發(fā)生WDT中斷后下列3寫0x76到計數(shù)器重啟寄存器WDT_CRR可以清除中斷。這種方影響計數(shù)器的計數(shù)值。因為WDT清除中斷后會讀超時范圍寄存器WDT_TORR的TOP位，并裝載TOP寫CPR模塊可以復(fù)位WDT復(fù)WDT發(fā)出復(fù)位信號送給CPR模塊，CPR模塊對 果需要對WDT進(jìn)行復(fù)位，就需要 作CPR模塊來實現(xiàn)對WDT的復(fù)位。5-30為例，cpr_wdt_mclk是WDT工作時鐘（更詳細(xì)內(nèi)容參見信號與接口描述）；為了說明WDT在工作模式1下復(fù)位情況。上圖中參數(shù)設(shè)置：超時范圍寄存器WDT_TORR位TOP=0000（0xFFFF）超時范圍寄存器WDT_CR位RMOD=1圖5-30中發(fā)生第一次超時時wdt_intr變高，讀中斷清除寄存器后清除WDT中斷。間后會自動變高，其中N由WDT控制寄存器（WDT_CR）的RPL決定，WDT仍然在計數(shù)，當(dāng)?shù)刂稟RMWDT的址為寄存器描方向和寬偏移地復(fù)位 IO控制器IO控制器（GPIO）是通用管腳輸入輸出控制器。LT1801A集成了兩個通用IO控制器：GPIOx（x=0，1）。GPIO0位于ARM子系統(tǒng)，GPIO1位于ZSP子系統(tǒng)；但ARM和ZSP可以通過MAILBOX實現(xiàn)交叉控制。GPIO0和GPIO1分別有32個IO端口，每個端口都和其特GPIOx32工作模GPIOx可以控制外部I/O端口的方向和輸出數(shù)據(jù)，并可以將外部端口的數(shù)據(jù)讀入到寄存器中。還可以將外部I/O端口配置為中斷輸入，用于接收外部中斷請求。數(shù)據(jù)輸GPIOx默認(rèn)工作在數(shù)據(jù)輸入模式。外部I/O（GPIOx_DDR）來實現(xiàn)。當(dāng)I/O端口設(shè)置為輸入，對外部端口寄存器（GPIOx_EXT_PORT）的由于每次讀操作需要占用兩個總線時鐘（arm_pclk/zsp_pclk），所以通過GPIOx能夠?qū)崿F(xiàn)的對輸入的最大采樣速率為arm_pclk/2（GPIO0）或者zsp_pclk/2（GPIO1）。其中arm_pclk/zsp_pclk的頻率可以在CPR模塊中設(shè)置。數(shù)據(jù)輸I/O端口的方向可以通過設(shè)置數(shù)據(jù)方向寄存器（GPIOx_DDR）來實現(xiàn)。當(dāng)I/O端口中斷輸中斷模（gpiox_intr），（ISR）沿觸發(fā)中由于沿觸發(fā)的中斷需要和總線時鐘（arm_pclk/zsp_pclk）同步，如果GPIOx配置為沿觸發(fā)模式，而總線時鐘（arm_pclk/zsp_pclk）停止了，那么GPIOx不會產(chǎn)生中斷請求。由于電平觸發(fā)模式不需要總線時鐘（arm_pclk/zsp_pclk），如果需要GPIOx在總線時鐘電平觸發(fā)觸發(fā)的中斷，中斷服務(wù)程序（ISR）可以查詢原始中斷狀態(tài)寄存器（GPIOx_RAW_INTR_STATUS）直至中斷源，或者在退出中斷服務(wù)程序（ISR）前通過設(shè)置中斷寄存器（GPIOx_INTR_MASK）中斷。如果中斷服務(wù)程序（ISR）在退出中斷前沒有中斷，那么電平觸發(fā)中斷會反復(fù)請求中斷直到中斷源被清除。去毛刺（Debounce）只有G