我數(shù)電課件3章

第3章

邏輯門電路門電路分立元件門電路集成門電路雙極型集成門（DTL、TTL）MOS集成門集成邏輯門中廣泛使用的開關(guān)器件是：

晶體管

場效應(yīng)管研究它們的開關(guān)特性門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路。與門、或門、與非門、或非門、異或門等。ViVoKRK合------

Vo=可用二極管、三極K開------

Vo=5v0v管代替輸出高電平輸出低電平3.1.1

概述一、獲得高低輸出電平的原理電路5V3.1

晶體管的開關(guān)特性二、高、低電平的概念于高、電平就是電位，在數(shù)字電路中，人們低電平一詞來描述電位的高低。0V它們表示的都是一定的電壓范圍，而不是一個(gè)固定不變的數(shù)值。高電平的電壓范圍：1.8-5V低電平的電壓范圍：0-0.8V5V1.8V0.8V正邏輯10負(fù)邏輯013.1.2

晶體二極管開關(guān)特性二極管正偏與等效電路–+1

kΩ10V(a)(b)–RVcc

++–

0.7Vi10mA–+0.7vVcc–R+(b)–10V+0mA–10V+1

kΩ(a)二極管反偏與等效電路二極管嵌位作用ViVoR+Vp當(dāng)Vi為低電平時(shí)；Vo=

Vi+0.7ID3.1.3

晶體三極管的開關(guān)特性1.晶體三極管的工作狀態(tài)voRCRB截止、放大、飽和VCCviiBiC截止：發(fā)射結(jié)、集電結(jié)都反偏vi

<0.7v

iB≈0iC≈0

vo

≈VCC放大：發(fā)射結(jié)正偏、集電結(jié)反偏>0.7vi

Bv

i

>0i =

βiC

Bvo=vce=VCC

-

iCRC飽和：發(fā)射結(jié)、集電結(jié)都正偏vi

>0.7viB

>0iCS≤βiBiCS=

(VCC

–0.3)/RCvo=vces

≈

0.3vCC(V

–0.3)/RC

≤βiBiB≥

(VCC

–0.3)/βRCIBSiB≥

IBS判斷三極管是否飽和的條件RCRBVCCvivoiBiC(a)例1.在所示電路中，若VCC=5V,

RC

=

1kΩ,

RB=30kΩ時(shí)，試分析計(jì)算：(1)當(dāng)=100，試求vi=0V和vi=3V時(shí)的輸出電壓vo

=?解：vi=0V時(shí),VBE

=Vi

=0

V∴三極管截止,Vo=VCC=5Vvi=3V時(shí),假設(shè)三極管飽和，則VCE=0.3V0.3

0.047100

1

5BSI

VCC

VCESC=

ICS=

V

i

3

0

.

7

0

.

077BR

30

R

V

BESBi由于：iB>IBS

，滿足三極管飽和條件，所以輸出電壓vo=0.3V(2)

若=50其余條件不變，再求vi=0V和vi=3V時(shí)的輸出電壓vo=?(VCC=5V,RC

=1kΩ,

RB=30kΩ)解：vi=0V時(shí),VBE

=Vi

=0

V∴三極管截止,

Vo=

VCC=5Viv

=3V時(shí),假設(shè)三極管飽和，則VCE=0.3V

0.09450

1IBSVCESRCI

CS

V

i5

0.3CCV

3 0

.

7

0

.

077BR

30V

BESBi由于：iB<IBS

，不滿足三極管飽和條件，所以三極管處于放大狀態(tài)-RCRBVCCvivoiBiC(a)vo=VCC－iCRCC

Bi

=

I

=

50×0.077=3.85mA5v1K

Ω？三極管處于放大狀態(tài)時(shí)，vo=?RCRBVCCvivoiCiB(a)(3)分析VCC,vi,RB,RC,的大小如何變化才有利于三極管的飽和？飽和條件？iB>

IBSIBS

VCC

VCESC

R

ICSBES

ViR

B

時(shí)有利于三極管飽和。Vi

BVCCRB

RCRCRBVCCvivoiBiC(a)vi2．晶體管的動態(tài)特性tofftonIC0VO00ViRCRBVCCvivoiBiC(a)ABCVoABCVo00000010001101001000101011001111&ABCFIILIIL

=(VCC-0.7)/R=(5-0.7)/2.8K=1.5mAIIL3.2.1

二極管與門電路及或門電路1、二極管與門電路VCC=+5VR=2.8K3.2基本邏輯門電路思考如下問題：（1）試問IIL，IIL1，IIL2，IIL3其值各為多少？它們之間有何關(guān)系？（設(shè)VCC=5V，UIL=0V，UIH=6V）IIL3IIL2FIIL&IIL1VCC=+5VABCIILVo=2.8KIIL1IILILI&將幾個(gè)輸入端并聯(lián)使用時(shí)，總的輸入低電平電流與使用單個(gè)輸入端的輸入低電平電流基本相等。IIL=(5-0.7)/2.8KIIL1

=

IIL2=

IIL3

=

IIL

/3IIH3FIIHIIH2+6V&IIH1VoR=2.8K

將幾個(gè)輸入端并聯(lián)使用時(shí)，總的輸入

高電平電流將按并聯(lián)輸入端的數(shù)目加倍。IIH1ABC+6VIIH2IIH3（2）在下圖中，IIH，IIH1，IIH2，IIH3其值各為多少？它們之間有何關(guān)系？（設(shè)VCC=5V，UIL=0.3V，UIH=6V）。輸入高電平電流IIH：二極管反向飽和電流VCC=+5V2、二極管或門電路R=2.8KABCFABCF00000011001101111001101111011111≥1ABCF+ABCF3.2.2.晶體三極管非門電路R1DA

R2F+3V三極管非門嵌位二極管uAuF3V0V0.33.71.三極管非門+5V2.晶體三極管非門的負(fù)載能力負(fù)載就是非門輸出端所接的其它電路負(fù)載類型灌電流負(fù)載拉電流負(fù)載從非門流出來的叫拉電流負(fù)載負(fù)載電流流進(jìn)非門的叫灌電流負(fù)載ICRCRBVCCviIB(a)與門負(fù)載I灌IRCvo當(dāng)vi為高電平時(shí)，三極管飽和，vo為低電平負(fù)載電流流進(jìn)非門的叫灌電流負(fù)載VCC=+5VRCRBVCCviIB(a)R=2.8KIRCRCRBVCCviIBIC(a)與門負(fù)載I灌灌隨著負(fù)載的增加I

增加飽和狀態(tài)時(shí)應(yīng),滿足IC

≤βIBIC= IRC

+I灌而I

不變B所以對I灌要有一定限制IC≤βIB即IRC

+I灌≤βIBI灌≤βIB

-IRC同時(shí)還要驗(yàn)證：IC=

IRC

+I灌〈ICM當(dāng)v

為高電平時(shí)，三極管飽和,ivo輸出低電平。門負(fù)載I灌’與OHminV

時(shí)所能拉出的最大電流為:I拉RCRBviIB(a)與門負(fù)載I拉max=VCC-VOHminRC當(dāng)vi為低電平時(shí)，三極管截止，vO為高電平從非門流出來的叫拉電流負(fù)載+5V與門負(fù)載VO=5-RC

I拉在保證輸出高電平最低值為例2

VCC=5V，RC=1kΩ，RB=5kΩ，

50,

ICM

=

30

mA。與門的輸入低電平電流IL=1.5

mA,輸入高電平電流IIH=50。 反相器的輸出高電平不低于3V。試計(jì)算(1)當(dāng)輸入高電平Ui=3V時(shí)，該電路能帶多少個(gè)與門負(fù)載？i解：輸入高電平U

=3V時(shí)，應(yīng)計(jì)算灌流負(fù)載I灌I

=

CCC

V0

.

3BRi灌max

RC

V

0.

7R

0.7

5

0.3

50

3

18.35K

1K1

.518

.3ILIINL

灌max12.2驗(yàn)算：I灌+IRC=18.3mA+4.7mA=23mA<ICM=30mA。VCCviRC&

&&RB所帶與門個(gè)數(shù)從NL和NH中取最小的，故該反相器正常工作時(shí)可帶12個(gè)與門。

2

mARC

1

5

3

VCC

VOH

min

10

4050

106I

2

3

拉maxIIHHN解:輸入低電平0V時(shí)，三極管截止，輸出高電平，帶拉流負(fù)載。I拉maxVCCviRC&

&&RB2、當(dāng)輸入電壓Ui=0V時(shí)，該電路能帶多少個(gè)與門負(fù)載？D1D2B二極管與門D1D2D+5VA

0二極管與門二極管門電路多級串聯(lián)后的情況:D1D2+5V

+5V二極管與門C3.2.3二極管-三極管與非門(DTL與非門)D1D2AB+5V二極管與門與非門R1DD5F+5V+3V三極管非門D4二極管—三極管或非門和與或非門同樣，

利用二極管或門和三極管非門串聯(lián)可構(gòu)成或非門。即F

A

B

C如果將與門的輸出和或非門的輸入相連，便構(gòu)成與或非門，即F

AB

CD3.3

TTL邏輯門集成電路（Integratedcircuit），簡稱IC。就是將元、器件和連線制作在一個(gè)半導(dǎo)體基片上的完整電路。集成度：一個(gè)內(nèi)含有等效邏輯門的個(gè)數(shù)。小規(guī)模集成電路SSI中規(guī)模集成電路MSI大規(guī)模集成電路LSI超大規(guī)模集成電路VLSI1-10個(gè)邏輯門/片10-100個(gè)邏輯門/片大于100個(gè)邏輯門/片10000以上個(gè)邏輯門/片TTL電路MOS電路所用半導(dǎo)體器件的不同+5VR2R13kT2R5R3T3T4T1T5b1c1ABC結(jié)構(gòu)F

A

B

C“與門”中間級R4

射隨輸出器非門3.3.1

TTL與非門工作原理(難點(diǎn)，一般了解)VCCABC+5VFR4R2R13kT2R5T3T4T5c11V

b1ABC1、任一輸入為低電平（0.3V）時(shí)0.3v不足以讓T2、T5導(dǎo)通T

0.4V1截止截止1、任一輸入為低電平（0.3V）時(shí)“0”uo導(dǎo)通+5VFR4R2R13kR5T3T41V

b1c1ABC0.75K3Kuo=5-uR2-ube3-ube43.6V高電平！T1

基極電流很小忽略uR2+5VFR4R23kT2R5R3T3T4T1T5b1c1ABC2、輸入全為高電平（3.6V）時(shí)“1”全導(dǎo)通電位被嵌在2.1V

R1全反偏1V截止2、輸入全為高電平（3.6V）時(shí)+5VFR2R13kT2R3T1T5b1

c1ABC全反偏“1”飽和uF=0.3VF

ABC此電路3.3.2TTL與非門的主要參數(shù)&&&&GND集成電路對使用者來說是極為方便的，特別是中、大規(guī)模集成電路，使用者可以不必了解結(jié)構(gòu)和工作原理，只要從手冊中查出該電路的真值表、引腳功能圖和電參數(shù)就能合理的使用該集成電路。（以7400系列與非門為例）UCC81

23456774LS001、輸入輸出高、低電平輸出高電平UOH

：UOH是電路處于截止時(shí)的輸出電平，典型值是3.6V，最小值是2.4V輸出低電平UOL

：UOL是電路處于導(dǎo)通時(shí)的輸出電平，典型值是0.3V，最大值是0.4V輸入高電平UIH

：UIH是與輸入邏輯“1”對應(yīng)的輸入電平，典型值是3.6V，最小值是1.8V

開門電平輸入低電平UIL

：UIL

是與輸入邏輯“0”對應(yīng)的輸入電平，典型值是0.3V，最大值是0.8V關(guān)門電平1

輸出0

輸出VOViVOH（min）VOL（max）2.4V0.4V1.8VVIH（min）VIL（max）1

輸入0.8V0

輸入（1）電壓傳輸特性2、電壓傳輸特性及容限：描述輸入電位取不同值時(shí)輸出電位相應(yīng)的變化規(guī)律U0(V)3

Ui(V)12(3.6V)傳輸特性曲線測試電路&Uiu0低電平噪聲容限為：UNL=Uoff－UoLmax(2)

容限：=0.8－0.3=0.5V高電平噪聲容限為：UNH=UoHmin－Uon=3.6－1.8=1.8VUoff越大越好還是越小越好?Uon越大越好還是越小越好?UoLUof

Uon

U0HfU0(V)123

Ui(V)(3.6V)&？前后級之間電流的聯(lián)系IOLIOH輸出低電平電流輸出高電平電流對于后級門來說有哪些電流？輸入低電平電流輸入高電平電流IILIIH對于前級門來說有哪些電流？在數(shù)字系統(tǒng)中，門電路的輸出端一般都要與其他邏輯電路的輸入端相連，這就涉及負(fù)載能力的問題。&&&3、負(fù)載能力(難點(diǎn)、重點(diǎn))1、輸入低電平電流IILIIL：作為負(fù)載的門電路輸入低電平時(shí),灌入前級門電路輸出端的電流+5VR2R13kT2R3T1T5b1

c1前級后級R1T1+5V2.8KIILILI

=（5-0.7）/2.8K=1.5mAT1IIL前級后級+5VR2R13kT2R3T1T5b1

c1R1T1+5V2.8KT1IILIIL2、輸出低電平電流IOLIOL：輸出低電平時(shí)流入輸出端的電流IOLNIOL(max)

=16mA=

NIOL（max）/

IIL&&&1110&IILIILIILIOL設(shè)有N個(gè)負(fù)載I

=OL

L=

N設(shè)IOL（max）=16

mA,IIL=1.5mAIOL（max）/

IIL=16/1.5=10.7扇出系數(shù)+5VR4R2R5T3T4R1T1+5V3、輸入高電平電流IIH前級后級IIH：作為負(fù)載門電路在輸入高電平時(shí)流入輸入端的電流。IIHIIHT1N+5VR4R2R5T3T4R1T1+5V前級后級IIHIIHT1N4、輸出高電平電流IOHIOH：輸出高電平時(shí)流出輸出端的電流IOHIOH(max)

=0.4mA=

NIOH（max）/

IIH&&&&1011IIHIIHIIHIOH設(shè)有N個(gè)負(fù)載IOH=H設(shè)IOH（max）=0.4

mA,IIH=20μA=

NIOH（max）/

IIH=0.4

mA

/20

μA

=20名稱及符號含義輸入低電平電流IIL輸入為低電平時(shí)流入輸入端的電流1

.4mA。輸入高電平電流IIH輸入為高電平時(shí)流入輸入端的電流幾十μA。IOL

及其極限IOL（max）當(dāng)IOL>IOL(max)時(shí)，輸入不再是低電平。IOH

及其極限IOH(max)當(dāng)IOH

>IOH(max)時(shí)，輸出不再是高電平。關(guān)于電流的技術(shù)參數(shù)4、工作速度(平均傳輸延遲時(shí)間)與功耗tuiotuoo50%50%tpHLtpLH(1)平均傳輸時(shí)間1

(t

pHL

t

pLH

)2t

pdUILUof

Uon

UIHfU0(V)123

Ui(V)(3.6V)3.3.3

TTL集電極開路門和三態(tài)門1、集電極開路門—OC門（Open

Collector

Gate）F=AB

.

CDA門B門T501VCCT4T5VccT4造成不良

：燒壞T5三極管（1）線與邏輯+5VFR2R13kT2R3T1T5b1

c1ABC集電極懸空(2).集電極開路門（OC門）的電路結(jié)構(gòu)+5VFR2R13kT2R3T1T5b1

c1ABC應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC&符號&OC門的“線與”功能F=F1F2F3RL輸出級UCCRLT5T5T5&&&UCCF1F2F3FF=F1F2F3?F=0UccRlF1F2任一導(dǎo)通F3F全部截止F=1F=F1F2F3?所以：F=F1F2F3!UccRlF1F2F3FLR

的計(jì)算方法:&&&UCCF2F3F&&&IIHIIHIIHmIRLIOHF1IOHIOHRLIHI =

mI +n

IOHUOH=CCV

-=

VCC-

(ImRLIRIHL+n

IOH)

RLnRLmaxV -

U=

CC

OHminmIIH+n

IOH&&&IILIILmIRLIILIOL&&&UCCF1F2F3F3.6VIOL

RL=

I +mIILUOL=CCV

-I

RRL

LRLmin=VCC-UOLmaxILM-mIILCC

LM=

V -

(I=

V -

(I

-mI )

R

nIL

LCC

OL-mI )

RIL

L例1

已知輸出管截止時(shí)的漏電流IOH=100μA，ILM=20mA。G3、G4、G5均為TTL與非門，它們IIL=1.5mA，IIH=40μA。給定VCC=5V，要求OC門輸出的高電平UOH≥3.0V，低電平UOL≤0.4V。&&G3&

&G4&G5G1

G2解：ROH

IH

VOHVCCL

maxnI

mI5

3

3.57

k2

0.1

9

0.04ISLM

VOLLminI

mI

VCCR

0.29720

3

1.55

0.4kΩF=AB+AB

=AB

.

AB

=AB

.

AB&&&&ABF

AB&3、OC門的應(yīng)用1）實(shí)現(xiàn)線與VCC&ABAB&+5VFR2R13kT2R3T1T5b1

c1ABCRLUCC至少一個(gè)為

“低電平”時(shí)+12V2）電平轉(zhuǎn)換3)OC門可以作為驅(qū)動顯示器件和執(zhí)行機(jī)構(gòu)。VCC和RL的值要根據(jù)OC門和LED的正常工作電流來選擇。+5VFR2R13kT2R3T1T5b1

c1ARLUCCLEDVCCARLLED

&二、三態(tài)TTL與非門（TSL）+5VFR4R2T2R5R3T3T4T1T5ABR1DEE---控制端高電平

低電平

高阻抗?fàn)顟B(tài)1截止F

AB+5VFR4R2R1T2R5T3T4T1ABDE0導(dǎo)通截止T5R3截止高阻態(tài)EN

1F

ABEN

0輸出高阻功能表高電平起作用ENA

B慣用符號

FA

&BEN符號EN+5VFR4R2R1T2R5R3T3T4T1T5ABDEE01截止F

AB+5VFR4R2R1T2R5T3T4T1ABDE10導(dǎo)通截止T5R3截止高阻態(tài)EAB

FEN符號低電平起作用高電平起作用&ENEN

0F

ABEN

1輸出高阻功能表EN

1F

ABEN

0輸出高阻

FA

&BEN符號EN慣用符號ENA

B慣用符號ENA

B3E2１E

０E1０公用總線用途：三態(tài)門廣泛應(yīng)用于信號傳輸中，可以實(shí)現(xiàn)一根

導(dǎo)線分時(shí)輪流傳送多路信號而不至于互相干擾。E1、E2、E3分時(shí)接入高電平EN總線QPEF1A0EN1數(shù)據(jù)的雙向傳輸傳輸門vO/

vivi/vOTGC〇CC=1,C=0時(shí)，vi與vO之間稱低阻狀態(tài)，傳輸門接通。C=0,C=1時(shí)，vi與vO之間稱高阻狀態(tài)，傳輸門截止。傳輸門及其邏輯符號2.3.4

TTL電路使用1.

TTL產(chǎn)品系列74系列—標(biāo)準(zhǔn)的TTL系列，PCC=10mW，tpd=9ns。74L系列—低功耗系列，PCC=1mW，tpd=33ns。74H系列—高速系列，PCC=22mW，tpd=6ns。74S系列—肖特基系列，PCC=109mW，tpd=3ns。74LS系列—低功耗肖特基系列，PCC=2mW，tpd=9ns2、TTL門電路的開門電阻Ron和關(guān)門電阻Roff+5VFR4R2R13kT2R5T3T4T1T5R3b1

c1RiUi+5VFR4R2R13kT2R5R3T3T4T1T5b1

c1RiUii

iU

=I

×RiVCCR1

Ri

0.7×Rioff0.8V=URi

=0.8KRoff關(guān)門電阻RoffR

Roff

，輸入低電平。開門電阻Ron+5VFR4R2R13kT2R5R3T3T4T1T5b1

c1RiUiUi=Ii×RiVCCR1

Ri

0.7×Rion1.8V=URi

=1.8KRonR

Ron

，輸入高電平。3.TTL門電路多余輸入端的處理F=AB1)與非門的不用輸入端的處理AB1懸空F=A+B

A&AB&AB&≥1B0≥1ABA.B.1

=

A.B

A.B.B

=

A.B2)或非門的不用輸入端的處理A+B+0

=

A+BA+B+B

=

A+B4.TTL電路帶灌流負(fù)載能力強(qiáng)于帶拉流負(fù)載能力TTL與非門IOL(max)=16mA,IOH(max)=0.4mA若LED正常工作電流為10-20mA5V&&1、三極管的三種工作狀態(tài)，及其特點(diǎn)。2、三極管非門的負(fù)載類型有哪些？最大灌電流、最大拉電流如何計(jì)算？3、TTL電路、CMOS電路。4、TTL7400系列的輸入高低電平的范圍、輸出高低電平的范圍。5、高電平躁聲容限、低電平躁聲容限。6、與非門的四個(gè)電流參數(shù)IIL、IIH

、IOL、IOH

。7、OC（開路）門、三態(tài)門、傳輸門的特點(diǎn)及應(yīng)用？8、開門電阻、關(guān)門電阻？第三章

總結(jié)1、OC門使用時(shí)應(yīng)該注意什么事項(xiàng)？OC門有哪些應(yīng)用？3、三態(tài)門有哪幾個(gè)狀態(tài)？有哪些應(yīng)用？&&ENA

BENA

B

FA

&BENEN

FA

&BENEN4、開門電阻、關(guān)門電阻的典型值分別為多少？&AB0.2K F

=1&AB2.2K

F

=AB2.5

MOS邏輯門（MetalOxide

Semiconductor）以金屬—氧化物—半導(dǎo)體場效應(yīng)管為基本元件的集成門電路2.5.1

MOS晶體管PMOS管MOS管NMOS管增強(qiáng)型耗盡型增強(qiáng)型耗盡型2.5.1

MOS晶體管NNP

-

SiDG一、NMOS管結(jié)構(gòu)：1、N溝道增強(qiáng)型MOS管SNNP當(dāng)UGS

=0時(shí)沒有導(dǎo)電溝道，只有當(dāng)UGS超過一定臨界值（開啟電壓）后才形成導(dǎo)電溝道。2、N溝道耗盡型MOS管當(dāng)UGS

=0時(shí)就有導(dǎo)電溝道，當(dāng)UGS超負(fù)到一定程度時(shí)（夾斷電壓）導(dǎo)電溝道

。2.

MOS管邏輯符號及轉(zhuǎn)移特性：(a)

N溝道增強(qiáng)型DBSGiDvGS0VP(b)

N溝道耗盡型BvGS0VTDGSiDPPN

-

SiDG二、PMOS管結(jié)構(gòu)：S1、P溝道增強(qiáng)型MOS管GS當(dāng)U =0時(shí)沒有導(dǎo)電溝道，只有當(dāng)UGS超過一定臨界值（開啟電壓）后才形成導(dǎo)電溝道。2、P溝道耗盡型MOS管當(dāng)UGS

=0時(shí)就有導(dǎo)電溝道，當(dāng)UGS超負(fù)到一定程度時(shí)（夾斷電壓）導(dǎo)電溝道

。SDGB-iDvGS0VT(c)P溝道增強(qiáng)型SDGB0VP-iD(d)

P溝道耗盡型vGSNNP

-

SiDGSPPN

-

SiDGSGDSGDS接電路中的低電位接電路中的高電位2.5.2

NMOS邏輯門1.NMOS反相器●voviT1T2●●VDD始終導(dǎo)通高電平導(dǎo)通低電平2.

NMOS邏輯門F

ABNMOS與非門ABF001011101110●●FAT1TL●T2BVDDNMOS或非門F

A

BT1T2●●●AFVDD●TLBABF001010100110NMOS與或非門F‘

●AT1●T2BCT3●T4DVDDTL●F

ABCD3.5.3

CMOS邏輯門CMOS管：由一對PMOS管和NMOS管構(gòu)成。1

、CMOS非門NMOS管PMOS管CMOS電路由于其性能優(yōu)越，應(yīng)用領(lǐng)域十分廣闊UccSTNTPD

FAui=0導(dǎo)通u０=“１”工作原理：UccSTPDTN截止AFui=１截止u０=“０”工作原理：UccSTPDTN導(dǎo)通AF2.CMOS與非門F

ABCMOS與非門ABF001011101110TN2TP2●●AVDDB●●FTP1●TN1●●●●TP2TP1TN1●●●ACMOS或非門VDDB●●TN2●F3．CMOS或非門F

A

BABF0010101001105.CMOS三態(tài)門高電平

低電平

高阻抗CMOS三態(tài)門電路及邏輯符號11截止0截止高阻抗●VDD●〇●●

●

TP1ATP2T

FN1TN2EN（a）

〇〇

F1ENAENCMOS三態(tài)門電路及邏輯符號●VDD●〇●●●TP1TN2ATP2T

FN1EN00導(dǎo)通1導(dǎo)通F=A6．CMOS傳輸門CMOS傳輸門及其邏輯符號vO/

vivi/vOCCTG〇vO/

viC●TN

TPvi/vO

●VDDC3.5.4

CMOS電路使用注意事項(xiàng)能拆裝器件或印制板，器件前，應(yīng)關(guān)閉電源。3.輸入電路的靜電防護(hù)。未用輸入端的處理。不允許懸空，閑置端一定按要求接高電平或低電平在組裝調(diào)試電路時(shí)，烙鐵、測量儀表、工作臺面等應(yīng)良好接地。操作

的服裝、手套等應(yīng)選用無靜電的材料制作。在通電狀態(tài)下不或拔出插座之3.6

編程邏輯器件（PLD）簡介可編程邏輯器件PLD(Programmable

Logic

Device是80年代發(fā)展起來的有劃時(shí)代意義的新型邏輯器件,它是一種由用戶編程以完成某種邏輯功能的器件。不同種類的PLD大多具有與、或兩級結(jié)構(gòu)，且具有現(xiàn)場可編程或在系統(tǒng)可編程的特點(diǎn)。1.簡化設(shè)計(jì)3.可靠性高2.高性能4.成本降低3.6.1

PLD概述1.PLD基本概念（P95）就是在設(shè)計(jì)與實(shí)現(xiàn)一個(gè)數(shù)字邏輯系統(tǒng)時(shí)，不是采用將數(shù)十片甚至幾百片中小規(guī)模集成電路焊接在電路板上的方法，而是借助PC機(jī)，采用強(qiáng)有力的開發(fā)，靠編程技術(shù)，在可編程邏輯器件上實(shí)現(xiàn)所設(shè)計(jì)的數(shù)字邏輯系統(tǒng)。硬連接編程連接PLD的三種連線形式斷開2.PLD電路的表示法（1）PLD連線方式(2) PLD輸入與輸出電路1）輸入緩沖器AAA○2

）三態(tài)緩沖輸出器

○ENABCO

I當(dāng)EN=1：O=A當(dāng)EN=0：B=IC

=IABF=ABA

B

C×2

）PLD或門表示法

FACC

F×A

B

CF=A+C(3)

PLD邏輯門表示法1）

PLD與門表示法例

1

試寫出電路輸出端F的邏輯表達(dá)式?！罙

○B(yǎng)

○×

×

×××××

FAAB2

ABA

B

+

A

B3ABB1

04

0例

2

在 電路中，試寫出當(dāng)EN=0和EN=1時(shí)輸出端F1和F2的邏輯表達(dá)式。○AB○×××××2ENF1○F○×××○G1G2=0F1F1B

F1BF1B

+

F1ABBA例

2

在 電路中，試寫出當(dāng)EN=0和EN=1時(shí)輸出端F1和F2的邏輯表達(dá)式?！餉B○××××F2ENF1○○×××○G1G2AABB=1A

F2AF2A

+

F2×F2F23.6.2

PLD的編程工藝（一般了解）1.熔絲編程工藝

PP

AB

AB現(xiàn)場可編程，編程在編程器進(jìn)行。UVCMOS編程工藝E2CMOS編程工藝ISP在系統(tǒng)編程器件，直接在系統(tǒng)線路板上進(jìn)行?！餉

○B(yǎng)○C

3.6.3

PLD的基本結(jié)構(gòu)1.PLD的基本結(jié)構(gòu)框圖輸入電路與陣列或陣列輸出電路輸入輸出輸

入項(xiàng)乘積項(xiàng)或項(xiàng)3.按可編程部位分類的幾種PLD電路O2m0m1m2m3m4m5m6m7(1)可編程只讀

器(PROM)電路I2

I1

I0

×

×

××

×

××

×

××

×

××

×

××

×

××

×

××

×

×O1O0

實(shí)現(xiàn)函數(shù):

O1

m

2,3,6,7O2

m

2,3,4,5。O2應(yīng)對或陣列進(jìn)行編程，I2

I1

I0

O1O0

m0m1m2m3m4m5m6m7×××

××

×××(2)可編程邏輯陣列PLA(Programmable

Logic

Array)電路I2

I1

I0

O0×

×

×

×

×

××

×

×

×

×

××

×

×

×

×

××

×

×

×

×

××

×

×

×

×

××

×

×

×

×

××

×

×

×

×

××

×

×

×

×

××

××

××

××

××

××

×

××××

×

×××

×

×××O2

O1PLA的陣列結(jié)構(gòu)例如，實(shí)現(xiàn)函數(shù)：O1

m

2,3,6,7,

O2

m

2,3,4,5

?；瘓D所示。

I

2

I1簡后為

O1

I1

,O2

I

2

I1

，其編