計(jì)算機(jī)組成原理第三版本科自測(cè)題20套原題及答案

本科生期末試卷一一.選擇題（每小題1分，共10分）.計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指。ARAM存貯器BROM存貯器C主存貯器D主存貯器和外存貯器.某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為oA+（1-2-32）b+（i_2-3i）C2-32D2-31.算術(shù)/邏輯運(yùn)算單元74181ALU可完成.A16種算術(shù)運(yùn)算功能B16種邏輯運(yùn)算功能C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D4位乘法運(yùn)算和除法運(yùn)算功能.存儲(chǔ)單元是指oA存放一個(gè)二進(jìn)制信息位的存貯元B存放一個(gè)機(jī)器字的所有存貯元集合C存放一個(gè)字節(jié)的所有存貯元集合D存放兩個(gè)字節(jié)的所有存貯元集合：.相聯(lián)存貯器是按進(jìn)行尋址的存貯器。A地址方式 B堆棧方式C內(nèi)容指定方式 D地址方式與堆棧方式.變址尋址方式中，操作數(shù)的有效地址等于oA基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）D程序記數(shù)器內(nèi)容加上形式地址（位移量）.以下敘述中正確描述的句子是：.A同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí).A減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)D加重了CPU的工作量.帶有處理器的設(shè)備一般稱為設(shè)備。A智能化B交互式C遠(yuǎn)程通信 D過程控制.某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒次中斷請(qǐng)求。A.N/（NX+Y）B.N/（X+Y）NC.min[l/X,1/Y]D.max[l/X,l/Y]二.填空題（每小題3分，共24分）.存儲(chǔ)A.并按B.順序執(zhí)行，這是C 型計(jì)算機(jī)的工作原理。.移碼表示法主要用于表示A.數(shù)的階碼E,以利于比較兩個(gè)B.的大小和C.操作。.閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及A.能力，為現(xiàn)有的B.體系結(jié)構(gòu)帶來巨大變化，因此作為C.用于便攜式電腦中。.尋址方式按操作數(shù)的A.位置不同，多使用B.和C. 型,前者比后者執(zhí)行速度快。.微程序設(shè)計(jì)技術(shù)是利用A.方法設(shè)計(jì)B.的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C.等一系列優(yōu)點(diǎn)。.衡量總線性能的重要指標(biāo)是A.,它定義為總線本身所能達(dá)到的最高B..PCI總線的帶寬可達(dá)C.O.顯示適配器作為CRT和CPU的接口，由A.存儲(chǔ)器，B.控制器，C.三部分組成。.DMA技術(shù)的出現(xiàn)使得A.可通過B. 直接訪問C.。三.應(yīng)用題（11分）設(shè)機(jī)器字長(zhǎng)32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問：（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最大負(fù)數(shù)是多少？（11分）設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線周期t=50ns.問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？（11分）指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。31 26 22 1817 1615 0OP—源寄存器變址寄存器偏移量（11分）已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為512X48（位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖所示：微命令字段判別測(cè)試字段下地址字段一操作控制f 順序控制（1）微指令中的三個(gè)字段分別應(yīng)多少位？（2） 畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。5. （11分）畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。6. （11分）某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個(gè)采集器含有8位數(shù)據(jù)緩沖寄存器一個(gè)，比較器一個(gè)，能與給定范圍比較，如圖Bl.1所示。主機(jī)采用外設(shè)單獨(dú)編址可發(fā)出“溫度過低”或“溫度過高”的信號(hào),,四個(gè)采集器公用一個(gè)設(shè)備碼，共用一個(gè)接

口，允許采用兩種方式訪問：定期巡回檢測(cè)方式，主機(jī)可編程指定訪問該設(shè)備中的某一采集器。(2)中斷方式，當(dāng)采集溫度比給定范圍過底或過高時(shí)能提出隨機(jī)中斷請(qǐng)求，主機(jī)應(yīng)能判別是哪一個(gè)采集器請(qǐng)求，是溫度過低或過高。請(qǐng)擬定該接口中有哪些主要部件(不要求畫出完整的連線圖)，并概略說明在兩種方式下的工作原理。過育過低■沖寄存器■沖寄存器 比較舞允許最低溫度允許最離溫度?度數(shù)據(jù)圖Bl.1本科生期末試卷二選擇題(每小題I分，共10分)六七十年代，在美國的州，出現(xiàn)了一個(gè)地名叫硅谷。該地主耍工業(yè)是它也是的發(fā)源地。A馬薩諸塞，硅礦產(chǎn)地，通用計(jì)算機(jī)B加利福尼亞，微電子工業(yè)，通用計(jì)算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計(jì)算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是oA階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是A-2I5~+(215-1)B-(215-1)~+(2|5-1)C-(2|5+1)~+215 D-215~+215某SRAM芯片，存儲(chǔ)容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為。A64,16B16,64C64,8D16,6.交叉存貯器實(shí)質(zhì)上是一種存貯器，它能執(zhí)行獨(dú)立的讀寫操作。A模塊式，并行，多個(gè) B模塊式串行，多個(gè)C整體式，并行，一個(gè) D整體式，串行，多個(gè)用某個(gè)寄存器中操作數(shù)的尋址方式稱為尋址。A直接B間接C 寄存器直接 D寄存器間接流水CPU是由一系列叫做“段”的處理線路所組成，和具有m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU。A具備同等水平的吞吐能力 B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力D吞吐能力小于前者的吞吐能力描述PCI總線中基本概念不正確的句子是。AHOST總線不僅連接主存，還可以連接多個(gè)CPUBPCI總線體系中有三種橋，它們都是PCI設(shè)備C從橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線匕計(jì)算機(jī)的外圍設(shè)備是指?A輸入/輸出設(shè)備 B外存儲(chǔ)器C遠(yuǎn)程通信設(shè)備 D除了CPU和內(nèi)存以外的其它設(shè)備10中斷向量地址是： .?A子程序入口地址 B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址二填空題(每題3分，共24分)1為了運(yùn)算器的A.,采用了B.進(jìn)位，C.乘除法流水線等并行措施。2相聯(lián)存儲(chǔ)器不按地址而是按A.訪問的存儲(chǔ)器，在cache中用來存放B. ,在虛擬存儲(chǔ)器中用來存放C.。3一個(gè)較完善的指令系統(tǒng)應(yīng)包含A.類指令，B.類指令,C.類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。4硬布線器的設(shè)計(jì)方法是：先畫出A.流程圖，再利用B.寫出綜合邏輯表達(dá)式，然后用等器件實(shí)現(xiàn)。5當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含A.總線，B.總線，C.總線，公用總線。6磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A.,B.,C.,數(shù)據(jù)傳輸率。7DMA控制器按其A.結(jié)構(gòu)，分為B. 型和C. 型兩種。8{(26)16U(63)16)?(135)8的值為A.。三應(yīng)用題(11分)求證：[X?Y]>h=[X]??(-Yo+XYi?2’)i=\(11分)某計(jì)算機(jī)字長(zhǎng)16位，主存容量為64K字，采用單字長(zhǎng)單地址指令，共有64條指令，試采用四種尋址方式(立即、直接、基值、相對(duì))設(shè)計(jì)指令格式。(11分)如圖B2.1表示使用快表(頁表)的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個(gè)存貯單元。問：當(dāng)CPU按虛擬地址I去訪問主存時(shí)，主存的實(shí)地址碼是多少？當(dāng)CPU按虛擬地址2去訪問主存時(shí)，主存的實(shí)地址碼是多少？當(dāng)CPU按虛擬地址3去訪問主存時(shí)，主存的實(shí)地址碼是多少？

頁號(hào)讀頁在主存中的起始施址332S頁號(hào)讀頁在主存中的起始施址332S76415530420003800。960006000040000800005000070000Q擬他址頁號(hào)頁內(nèi)他世03242 7 | 0128圖B2.1（11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B2.2所示，其中ALU為16位的加法器（高電平工作），Sa、Sb為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，。端輸出，其讀寫控制如下表所示:讀控制R（lRA（IRA,選掙100Ro101Ri110r2111R30XX不讀出寫控制wWAoWA]選擇100Ro101Ri110R：I11R30XX不寫入舞：（1）設(shè)計(jì)微指令格式。（2）畫出ADD,SUB兩條微指令程序流程圖。（11分）畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。（11分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。本科生期末試卷三一.選擇題（每小題I分，共10分）.馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址.在機(jī)器數(shù)中，零的表示形式是唯一的。A原碼B補(bǔ)碼C移碼D反碼.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過來實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是。A0—4MB B0—2MB C0—2MD0—IM.主存貯器和CPU之間增加cache的目的是.A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用OA堆棧尋址方式 B立即尋址方式 C隱含尋址方式 D間接尋址方式.同步控制是oA只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式D所有指令執(zhí)行時(shí)間都相同的方式.描述PC1總線中基本概念不正確的句子是。A.PCI總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線9.CRT的分辨率為1024X1024像素,像素的顏色數(shù)為256,則刷新存儲(chǔ)器的容量為。A512KBB1MBC256KBD2MB10.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用。A通用寄存器B堆棧C存儲(chǔ)器D外存二.填空題（每小題3分，共24分）.在計(jì)算機(jī)術(shù)語中，將運(yùn)算器和控制器合在一起稱為A.,而將B.和存儲(chǔ)器合在一起稱為C.。.數(shù)的真值變成機(jī)器碼可采用A.表示法，B.表示法，C.表示法，移碼表示法。.廣泛使用的A.和B.都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但C. 不如后者高。.形式指令地址的方式，稱為A.方式，有B.尋址和C.尋址。.CPU從A.取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B. 。由于各種指令的操作功能不同，各種指令的指令周期是C.。6,微型機(jī)算計(jì)機(jī)的標(biāo)準(zhǔn)總線從16位的A.總線，發(fā)展到32位的B. 總線和C.總線，又進(jìn)一步發(fā)展到64位的PC1總線。.VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A.等顯示方式外，還支持B.像素光柵，每像素點(diǎn)C.顏色深度。.中斷處理過程可以A.進(jìn)行。B.的設(shè)備可以中斷C.的中斷服務(wù)程序。三.應(yīng)用題（11分）已知x=-0.01111,y=+0.11001,求［xh卜，［-xj補(bǔ)，［y］補(bǔ)，［-y］補(bǔ)，x+y=?，x-y=?（11分）假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為16位或32位，共有128條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種尋址方式。（11分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)至256M,請(qǐng)?zhí)岢鲆环N可能方案。（11分）圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存貯器DM最大容量是65536字（字長(zhǎng)16位）。各寄存器均有“打入”（RG和“送出”（&對(duì)）控制命令，但圖中未標(biāo)出。?>：AC,|/ISR[DARinDM攆作校X。I?>：AC,|/ISR[DARinDM攆作校X。IQR1ZJ[DDRiBUSt圖B3.1設(shè)處理機(jī)格式為：17設(shè)處理機(jī)格式為：17109OP加法指令可寫為“ADDX(K)”。期育昆(ACo)+((R,)+X)-ACi，其中((!<)+X)部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R,為Ri。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。(11分)總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出讀數(shù)據(jù)的時(shí)序圖來說明。(11分)圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問，這個(gè)中斷系統(tǒng)可以實(shí)行幾重中斷？并分析圖B3.2的中斷過程。圖B3.2圖B3.2本科生期末試卷四選擇題(每小題I分，共10分)1.現(xiàn)代計(jì)算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國歷史上的即反映了二值邏輯的思想，它最早記載在 上，距今以有約千年。A.八卦圖、論衡、二B.算籌、周脾算經(jīng)、二C.算籌、九章算術(shù)、一D.八卦圖、周易、三.定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是.A.-128~+127 B.-127-+127C.-129-+128 D.-128-+128.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：.A.浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B.階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C.階碼部件只進(jìn)行階碼相加、相減和比較操作D.尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算.某計(jì)算機(jī)字長(zhǎng)6位，它的存貯容量是64K,若按字編址,那么它的尋址范圍是A.0-64KB.0-32KC.0-64KBD.0-32k.雙端口存儲(chǔ)器在情況下會(huì)發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數(shù)據(jù)碼不同D.左端口與右端口的數(shù)據(jù)碼相同.寄存器間接尋址方式中，操作數(shù)處在 。A.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧.微程序控制器中，機(jī)器指令與微指令的關(guān)系是oA.每一條機(jī)器指令由一條微指令來執(zhí)行.每一條機(jī)器指令由一段微指令編寫的微程序來解糅執(zhí)行C.每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D.一條微指令由若干條機(jī)器指令組成8.描述PCI總線中基本概念不正確的句子是。A.PCI總線是一個(gè)與處理器無關(guān)的高速外圍設(shè)備PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線9.一張3.5寸軟盤的存儲(chǔ)容量為MB,每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是oA.1.44MB,512BB.1MB,1024BC.2MB,256BD.1.44MB,512KB10.發(fā)生中斷請(qǐng)求的條件是。A.一條指令執(zhí)行結(jié)束 B.一次I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障 D.一次DMA操作結(jié)束二填空題（每小題3分，共24分）.2000年超級(jí)計(jì)算機(jī)浮點(diǎn)最高運(yùn)算速度達(dá)到每秒A.次。我國的B.號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到C.次，使我國成為美國、日本后第三個(gè)擁有高速計(jì)算機(jī)的國家。.一個(gè)定點(diǎn)數(shù)由A.和B.兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有c.和純整數(shù)之分。.對(duì)存儲(chǔ)器的要求是A.,B.,C.o為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。.指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，它的A.和B.不僅影響到機(jī)器的硬件結(jié)構(gòu)，而且也影響到C...當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A.,B.運(yùn)算器和C.管理等部件。.總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的A.,是多個(gè)B.部件之間進(jìn)行數(shù)據(jù)傳送的C.通道.每一種外設(shè)都是在它自己的A?？刂葡逻M(jìn)行工作，而A則通過B. 和C.相連并受C控制。8.在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有A.方式，B.方式，和C.方式。三.應(yīng)用題（11分）設(shè)[x]"=Xo.XiXz…Xn。求證：X=-Xo+ZXi21（=1（11分）指令格式如下所示，其中0P為操作碼，試分析指令格式特點(diǎn)。18 12 109 5400P—源寄存器目標(biāo)寄存器（11分）以知cache命中率H=0.98,主存比cache慢四倍，以知主存存取周期為200ns,求cache/主存的效率和平均訪問時(shí)間。（11分）某計(jì)算機(jī)有8條微指令h-18,每條微指令所包含的微命令控制信號(hào)見下表,a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段僅限8位，請(qǐng)安排微指令的控制字段格式。1?指令abcdei8hijh7V77yIt7MVVlaVVLVIs77VhVy1rVVVIt777（11分）（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHZ,求總線帶寬是多少？（2）如果一個(gè)總線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ,求總線帶寬是多少？（11分）磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作。磁盤以20us的間隔發(fā)DMA請(qǐng)求，磁帶以30Us的間隔發(fā)DMA請(qǐng)求，打印機(jī)以120ns的間隔發(fā)DMA請(qǐng)求，假設(shè)DMA控制器每完成一次DMA傳輸所盅時(shí)間為2ns,畫出多路DMA控制器工作時(shí)空?qǐng)D。本科生期末試卷五選擇題（每題1分，共10分）.對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：。A牛頓、維納、圖靈B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷.假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是oA11001011B11010110C11000001D11001001.按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是。A全串行運(yùn)算的乘法器B全并行運(yùn)算的乘法器C串一并行運(yùn)算的乘法器D并一串型運(yùn)算的乘法器.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB,若按雙字編址，它的尋址范圍是.A0—16MBB0—8M C0—8MB D0—16MB.雙端口存儲(chǔ)器在情況下會(huì)發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數(shù)據(jù)碼相同D左端口與右端口的數(shù)據(jù)碼不同.程序控制類指令的功能是.A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行順序.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用來規(guī)定。A主存中讀取一個(gè)指令字的最短時(shí)間B主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間D主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間.系統(tǒng)總線中控制線的功能是oA提供主存、I/O接口設(shè)備的控制信號(hào)響應(yīng)信號(hào)B提供數(shù)據(jù)信息C提供時(shí)序信號(hào)D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào).具有自同步能力的記錄方式是。ANRZ0BNRZ|CPMDMFM10.IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是A100兆位/秒 B200兆位/秒 C400兆位/秒D300兆位/秒二.填空題（每題3分，共24分）.Cache是一種A.存儲(chǔ)器，是為了解決CPU和主存之間B.不匹配而采用的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，C.分設(shè)體系。.RISC指令系統(tǒng)的最大特點(diǎn)是：A.；B.;C.種類少。只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器。.并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來，主要有三種形式A.并行：B.并行；C.并行。.為了解決多個(gè)A.同時(shí)競(jìng)爭(zhēng)總線，B.必須具有C.部件。.軟磁盤和硬磁盤的A.原理與B.方式基本相同，但在C.和性能上存在較大差別。.選擇型DMA控制器在A.可以連接多個(gè)設(shè)備，而在B.只能允許連接一個(gè)設(shè)備，適合于連接C.設(shè)備。.主存與cache的地址映射有A.、B.、C. 三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來說較為理想。.流水CPU是以A.為原理構(gòu)造的處理器，是一種非常B.的并行技術(shù)。0前的C.微處理器幾乎無一例外的使用了流水技術(shù)。三.應(yīng)用題（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns,主存為250ns，求cache/主存系統(tǒng)的效率和平均訪問時(shí)間。（11分）某加法器進(jìn)位鏈小組信號(hào)為C4c3c2G,低位來的信號(hào)為Co,請(qǐng)分別按下述兩種方式寫出C4c3c2G的邏輯表達(dá)式。（1）串行進(jìn)位方式 （2）并行進(jìn)位方式（11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是2：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要（?（?）地址空閭（b）地址譯網(wǎng)電第求正確尋址。（11分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，Ri,R2,R3是三個(gè)寄存器，A和B是兩個(gè)三選一的多路開關(guān),通路的選擇由ASo,ASi和BSo,BSi端控制,例如BS（）BS|=H時(shí)，選擇R3,BSoBS^Ol時(shí)，選擇R）……，ALU是算術(shù)/邏輯單元。S62為它的兩個(gè)操作控制端。其功能如下：圖B5.2S|S2=OO時(shí)，ALU輸出=AS|S2=O1時(shí)，ALU輸出=A+BSiS2=10時(shí)，ALU輸出=A-BS|S2=11時(shí)，ALU輸出=A?B請(qǐng)?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。（11分）集中式仲裁有幾種方式？畫出獨(dú)立請(qǐng)求方式的邏輯圖，說明其工作原理。（11分）單級(jí)中斷中，采用串行排隊(duì)鏈法來實(shí)現(xiàn)具有公共請(qǐng)求線的中斷優(yōu)先級(jí)識(shí)別,請(qǐng)畫出中斷向量為001010,001011,001000三個(gè)設(shè)備的判優(yōu)識(shí)別邏輯圖。本科生期末試卷六一.選擇題（每小題1分，共10分）.完整的計(jì)算機(jī)應(yīng)包括.A運(yùn)算器、存儲(chǔ)器、控制器；B外部設(shè)備和主機(jī)；C主機(jī)和實(shí)用程序；D配套的硬件設(shè)備和軟件系統(tǒng)；.用64位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是。A[0,2M-l]B[0,263-1]C[0,262-1]D[0,263].四片74181ALU和1片74812CLA器件相配合，具有如下進(jìn)位傳遞功能。A行波進(jìn)位；B組內(nèi)先行進(jìn)位，組間先行進(jìn)位；C組內(nèi)先行進(jìn)位，組間行波進(jìn)位；D組內(nèi)行波進(jìn)位，組間先行進(jìn)位；.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量為1MB,若按字編址，它的尋址范圍是.A0—IMB0—512KB C0—256KD0—256KB.某一RAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是。A23B25C50 D19.堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧頂單元,如果操作的動(dòng)作是：(A)-MSP,(SP)-1-SP,那么出棧的動(dòng)作應(yīng)是.A(MSP)-A,(SP)+—SP；B(SP)+—SP,(MSP)i；C(SP)--SP,(MSP)-A；D(MSP)fA,(SP)--SP；.指令周期是指.ACPU從主存取出一條指令的時(shí)間；BCPU執(zhí)行一條指令的時(shí)間；CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；D時(shí)鐘周期時(shí)間；.在的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可和主存貯器單元統(tǒng)一編址，因此可以不使用1/0指令。A單總線B雙總線C三總線D多總線.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過與主板的系統(tǒng)總線相連接。A適配器B設(shè)備控制器 C計(jì)數(shù)器D寄存器10.CD-ROM光盤的標(biāo)準(zhǔn)播放時(shí)間為60分鐘。在計(jì)算模式1情況下，光盤的存儲(chǔ)容量為A601MBB527MBC630MBD530MB二.填空題(每小題3分，共24分).計(jì)算機(jī)的硬件包括A.,B.,C.適配器，輸入輸出部分。.按IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A.,階碼E,尾數(shù)m三部分組成。其中階碼E的值等于指數(shù)的B.加上一個(gè)固定C.?.存儲(chǔ)器的技術(shù)指標(biāo)有A.,B.,C.,存儲(chǔ)器帶寬。.指令操作碼字段表征指令的A. 而地址碼字段指示B.o微小型機(jī)多采用C.混合方式的指令格式。.CPU中至少有如下六類寄存器，除了A.寄存器，B.計(jì)數(shù)器，C.寄存器外，還應(yīng)有通用寄存器，狀態(tài)條件寄存器，數(shù)據(jù)緩沖寄存器。.總線有A.特性，B.特性，電氣特性，C.特性。.不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A.和B.—數(shù)目是C.—的。.中斷處理需要仃中斷A.一，中斷B.——產(chǎn)生，中斷C.—等硬件支持。三.應(yīng)用題(11分)設(shè)有兩個(gè)浮點(diǎn)數(shù)N，=2"XSi,2=2儲(chǔ)XSz，其中階碼2位，階符1位，尾數(shù)四位，數(shù)符一位。設(shè)：上=(-10H,S.=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N.XNz,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列乘法器求尾數(shù)之積。

（11分）已知某8位機(jī)的主存采用半導(dǎo)體存貯器，地址碼為18位，若使用4KX4位RAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條的形式，問：（1）若每個(gè)摸條為32Kx8位，共需幾個(gè)模塊條？（2）每個(gè)模塊內(nèi)共有多少片RAM芯片？（3）主存共需多少RAM芯片？CPU如何選擇各模塊條?（11分）圖B6.1是某SRAM的寫入時(shí)序，其中R/丁重讀、寫命令控制線，當(dāng)R/一口線為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中時(shí)序的錯(cuò)誤，并畫出正確的寫入時(shí)序。地址①X②X@救據(jù)④X⑤移位器移位器（11分）某計(jì)算機(jī)有如下部件：ALU,移位器，主存M,主存數(shù)據(jù)寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器Ro——R3,暫存器C和D。（1）請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。(2)同出“ADDR“（%）+:指令黑指令周期流程圖,指令功能是（R；）+（（RD）-R.,IR R(2)同出“ADDR“D R3 MAR圖B6.2（11分）集中式仲裁有幾種方式？畫出計(jì)數(shù)器定時(shí)查詢方式的邏輯結(jié)構(gòu)圖，說明其工作原理。（11分）刷存的主要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)顯示適配器的幾個(gè)功能部分要爭(zhēng)用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。（1）若顯示工作方式采用分辨率為1024X768,顏色深度為3B,幀頻（刷新速率）為72Hz,計(jì)算總帶寬。（2）為達(dá)到這樣高的刷存帶寬，應(yīng)采取何種技術(shù)措施？本科生期末試卷七-選擇題（每小題1分，共10分）.至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是。A.節(jié)約元件；B運(yùn)算速度快：C物理器件的性能決定；D信息處理方便；.用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是。A[0,1-2為 B[0,1-2叫]C[0,1-2力D[0,1].已知X為整數(shù)，且[X]"=10011011,則X的十進(jìn)制數(shù)值是。A+155B-101C-155D+101.貯存器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來。A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序D存放微程序.某微型機(jī)算計(jì)系統(tǒng)，其操作系統(tǒng)保存在軟盤匕其內(nèi)貯存器應(yīng)該采用。ARAMBROMCRAM和ROMDCCP.指令系統(tǒng)采用不同尋址方式的目的是。A實(shí)現(xiàn)存貯程序和程序控制；B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；C可直接訪問外存；D提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；.在CPU中跟蹤指令后繼地址的寄存器是?A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器.系統(tǒng)總線地址的功能是.A選擇主存單元地址；B選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C選擇外存地址；D指定主存和I/0設(shè)備接口電路的地址；.CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是。A256位B16位C8位D7位.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)時(shí)間。二、填空題（每小題3分，共24分）.指令格式中，地址碼字段是通過A.來體現(xiàn)的，因?yàn)橥ㄟ^某種方式的變換，可以給出B.地址。常用的指令格式有零地址指令、單地址指令、C. 三種..為運(yùn)算器構(gòu)造的A.,運(yùn)算方法中常采用B.加減法C.乘除法或補(bǔ)碼乘除法..雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于A.存儲(chǔ)器結(jié)構(gòu).前者采用B.技術(shù),后者采用C.技術(shù)..堆棧是一種特殊的A.尋址方式,它采用B.原理.按結(jié)構(gòu)不同，分為C.和存儲(chǔ)器堆棧..硬布線控制器的基本思想是:某一微操作控制信號(hào)是A.譯碼輸出,B.信號(hào)和C.信號(hào)的邏輯函數(shù)..當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A.、B.、C.無關(guān)的開發(fā)標(biāo)準(zhǔn)。.CPU周期也稱為A.:一個(gè)CPU周期包含若干個(gè)B.。任何一條指令的指令周期至少需要C.個(gè)CPU周期。.DMA方式采用下面三種方法：①A.訪內(nèi)；②B.:③C.交替訪內(nèi)。三.應(yīng)用題

（11分）求證：-[yh卜=+[-y]n（11分）什么是閃速存儲(chǔ)器？它有那些特點(diǎn)？（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn).TOC\o"1-5"\h\z15 10 7 43 0OP源寄存器基值寄存器位移量（16位）TOC\o"1-5"\h\z（11分）某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，Mi—M3為多路開關(guān)，采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令編碼的格式設(shè)計(jì)，列出各控制字段的編碼表。\o"CurrentDocument"—<J-~7 1 1_ I.. 、.-— rA ! r.nR.M,圖B7.1（11分）PCI總線周期類型可指定多少種總線命令？實(shí)際給出多少種？請(qǐng)說明存儲(chǔ)器讀/寫總線周期的功能。（11分）試分析圖B7.2所示寫電流波形屬于何種記錄方式。圖B7.2圖B7.2本科生期末試卷八一.選擇題（每小題1分，共10分）.某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的才能識(shí)別它。A譯碼器B判斷程序 C指令D時(shí)序信號(hào).用16位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是oA[0,216-1]B[0,215-1]C[0,214-1]D[0,215].在定點(diǎn)運(yùn)算器中，無論采用雙符號(hào)位還是單符號(hào)位，必須有,它一般用來實(shí)現(xiàn)。A譯碼電路，與非門；B編碼電路，或非門；C溢出判斷電路，異或門；D移位電路，與或非門；.某SRAM芯片，其容量為512X8位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為?A23B25C50D19.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是。ADRAMBSRAMC閃速存儲(chǔ)器DEPROM.指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)oA堆棧尋址；B程序的條件轉(zhuǎn)移：C程序的無條件轉(zhuǎn)移；D程序的條件轉(zhuǎn)移或無條件轉(zhuǎn)移；.異步控制常用于作為其主要控制方式。A在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí)；B微型機(jī)的CPU控制中；C組合邏輯控制的CPU中；D微程序控制器中；.多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用方法，對(duì)提高系統(tǒng)的吞吐率最有效。A多口存貯器；B提高主存的速度：C交叉編址多模塊存貯器；D高速緩沖存貯器；.磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用方式寫入。A并行B串行C并行一串行 D串行一并行.IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)閛A除異步傳送外，還提供等步傳送方式；B提高了時(shí)鐘頻率；C除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式；二.填空題(每小題3分，共24分).RISCCPU是克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來的，它具有的三個(gè)基本要素是：(1)一個(gè)有限的A.；(2)CPU配備大量的B.；(3)強(qiáng)調(diào)C.的優(yōu)化。.總線仲裁部件通過采用A. 策略或B. 策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管C.O.重寫行光盤分A.和B.兩種，用戶可對(duì)這類光盤進(jìn)行C.信息。.多路行DMA控制器不僅在A. 上而且在B. 上可以連接多個(gè)設(shè)備，適合于連接C.設(shè)備。.多個(gè)用戶公享主存時(shí)，系統(tǒng)應(yīng)提供A.。通常采用的方法是B.保護(hù)和C.保護(hù)，并用硬件來實(shí)現(xiàn)。

.在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為A.。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、B.、C.信息。.設(shè)D為指令中的形式地址，I為基址寄存器，PC為程序計(jì)數(shù)器。若有效地址E=(PC)+D,則為A.尋址方式；若￡=(I)+D,則為B.；若為相對(duì)間接尋址方式，則有效地址為C.O.在進(jìn)行浮點(diǎn)加減法運(yùn)算時(shí)，需要完成A.、尾數(shù)求和、B.、合入處理和C.等步驟。三.應(yīng)用題(11分)設(shè)［x］樸=Xo.XiXz…Xn。求證：{O,l>x>—0］0〉x〉一］(11分)某機(jī)字長(zhǎng)16位，使用四片74181組成算術(shù)/邏輯運(yùn)算單元，設(shè)最低位序號(hào)標(biāo)注為第。位(1)寫出第5位的進(jìn)位信號(hào)C6的邏輯表達(dá)式。(2)估算產(chǎn)生C6所需的最長(zhǎng)時(shí)間。(3)估算最長(zhǎng)求和時(shí)間。(11分)如圖B8.1表示用快表(頁表)的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中，其容量為8個(gè)存貯單元，問：(1)當(dāng)CPU按虛地址1去訪問主存時(shí)主存的實(shí)地址碼是多少？(2)當(dāng)CPU按虛地址2去訪問主存時(shí)主存的實(shí)地址碼是多少？頁號(hào)混蛤地讓(3)當(dāng)CPU按虛地址3去訪問主存時(shí)主存的實(shí)地址碼是多少？頁號(hào)混蛤地讓420003?001)9600060000?0000aoooo5000070000圖B8.1(11分)圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點(diǎn)a由指令寄存器Irs,Ir6兩位決定，分支點(diǎn)b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實(shí)現(xiàn)微程序的程序控制，已知微地址寄存器長(zhǎng)度為8位，要求：（1）設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字順序控制字段的格式。（2）畫出微地址轉(zhuǎn)移邏輯圖。圖B8.2（11分）某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄面，每毫米5道，每道記錄信息為12288字節(jié)，最小磁道直徑為230mm,共有275道。問：（1）磁盤存貯器的容量是多少？（2）最高位密度與最低位密度是多少？（3）磁盤數(shù)據(jù)傳輸率是多少？（4）平均等待時(shí)間是多少？（5）給出一個(gè)磁盤地址格式方案。（11分）畫出程序中斷方式基本接口示意圖，簡(jiǎn)要說明Im,IR,EI,RD,BS五個(gè)觸發(fā)器的作用。本科生期末試卷九選擇題（每小題I分，共10分）.八位微型計(jì)算機(jī)中乘除法大多數(shù)用實(shí)現(xiàn)。A軟件B硬件C固件D專用片子.在機(jī)器數(shù)中，零的表示是唯一的。A原碼B補(bǔ)碼C移碼D反碼.某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是oA23B25C50D19.某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB,若按字節(jié)編址，它的尋址范圍是。A0—8M B0—16MBC0—16MB D0—8MB.采用虛擬存貯器的主要目的是oA提高主存貯器的存取速度；B擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度；C提高外存貯器的存取速度；D擴(kuò)大外存貯器的存貯空間；.算術(shù)右移指令執(zhí)行的操作是。A符號(hào)位填0,并順次右移1位，最低位移至進(jìn)位標(biāo)志位：B符號(hào)位不變，并順次右移I位，最低位移至進(jìn)位標(biāo)志位；C進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位；D符號(hào)位填1,并順次右移1位，最低位移至進(jìn)位標(biāo)志位；.微程序控制器中，機(jī)器指令與微指令的關(guān)系是.A每一條機(jī)器指令由一條微指令來執(zhí)行：B每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行；C一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行；D一條微指令由若干條機(jī)器指令組成；.同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏?A不需要應(yīng)答信號(hào)：B總線長(zhǎng)度較短；C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步；D各部件存取時(shí)間較為接近：.美國視頻電子標(biāo)準(zhǔn)協(xié)會(huì)定義了一個(gè)VGA擴(kuò)展集，將顯示方式標(biāo)準(zhǔn)化，這稱為著名的 顯示模式。AAVGABSVGACVESAEGA.CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了OA能進(jìn)入中斷處理程序，并能正確返回源程序：B節(jié)省主存空間：C提高處理機(jī)速度；D易于編制中斷處理程序；二.填空題（每小題3分，共24分）.多媒體CPU是帶有A.技術(shù)的處理器。它是一種B.技術(shù)，特別適合于C_處理。.總線定時(shí)是總線系統(tǒng)的核心問題之一。為了同步主方、從方的操作，必須制訂A..通常采用B.定時(shí)和C.定時(shí)兩種方式。.通道與CPU分時(shí)使用A.,實(shí)現(xiàn)了B.內(nèi)部數(shù)據(jù)處理和C.并行工作。.74181是采用先行進(jìn)位方式的4位并行加法器，74182是實(shí)現(xiàn)A.進(jìn)位的進(jìn)位邏輯。若某計(jì)算機(jī)系統(tǒng)字長(zhǎng)為64位，每四位構(gòu)成一個(gè)小組，每四個(gè)小組構(gòu)成一個(gè)大組，為實(shí)現(xiàn)小組內(nèi)并行、大組內(nèi)并行，大組間串行進(jìn)位方式，共需要B.片74181和C.片74182o.動(dòng)態(tài)半導(dǎo)體存貯器的刷新一般有A.、B.和C. 三種方式。.存貯器堆棧中，需要一個(gè)A.,它是B.CPU中的一個(gè)專用寄存器，指定的C.就是堆棧的D.。.2000年超級(jí)計(jì)算機(jī)最高運(yùn)算速度達(dá)到A.次。我國的B.號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到3840億次，使我國成為C.之后，第三個(gè)擁有高速計(jì)算機(jī)的國家。.一個(gè)定點(diǎn)數(shù)由A.和B.兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有純小數(shù)和C.兩種表示方法。

三.應(yīng)用題1.（11分）已知:x=0.1011,y==-0.0101,求：-x]樸,[—三.應(yīng)用題1.（11分）已知:x=0.1011,y==-0.0101,求：1[―y]*>[-y]tbo4（11分）H116KX1位的DRAM芯片構(gòu)成64Kx8位的存貯器。要求：（1）畫出該寄存起組成的邏輯框圖。（2）設(shè)存貯器讀/寫周期均為0.5口s,CPU在1Ns內(nèi)至少要訪存一次。試問采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存貯單元刷新一遍，所需實(shí)際刷新時(shí)間是多少？（11分）指令格式如下所示，0P為操作碼字段，試分析指令格式的特點(diǎn)。15 10 7 43 0OP源寄存器基值寄存器位移量（16位）4. （11分）CPU結(jié)構(gòu)如圖B9.1所示，其中有一個(gè)累加寄存器AC,一個(gè)狀態(tài)條件寄存器,各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標(biāo)明圖中四個(gè)寄存器的名稱。（2）簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。主存蛇11M（3）簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/主存蛇11M圖B9.1（11分）試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時(shí)間的公式。（11分）如圖B9.2所示的系統(tǒng)中斷機(jī)構(gòu)是采用多級(jí)優(yōu)先中斷結(jié)構(gòu)，設(shè)備A連接于最高優(yōu)先級(jí)，設(shè)備B次之，設(shè)備C又次之。要求CPU在執(zhí)行完當(dāng)前指令時(shí)轉(zhuǎn)而對(duì)中斷請(qǐng)求進(jìn)行服務(wù)，現(xiàn)假設(shè)：Tx為查詢鏈中每個(gè)設(shè)備的延遲時(shí)間，Ta、Tb、Tc分別為設(shè)備A、B、C的服務(wù)程序所需的執(zhí)行時(shí)間，Ts、Tr為保存現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)所需時(shí)間。

試問：在此環(huán)境下，此系統(tǒng)在什么情況下達(dá)到中斷飽和？即在確保請(qǐng)求服務(wù)的三個(gè)設(shè)備都不會(huì)丟失信息的條件下，允許出現(xiàn)中斷的極限頻率有多高？注意，“中斷允許”機(jī)構(gòu)在確認(rèn)一個(gè)新中斷之前，先要讓即將被中斷的程序的一條指令指令執(zhí)行完畢。在5n圖B9.2在5n圖B9.2本科生期末試卷十.選擇題(每小題1分，共10分)。.我國在年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī)，第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于年完成。A1946,1958B1950,1968C1958,1961D1959,1965.定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍oA-215—+(2|5-1)B-(215-1)—+(215-1)C-(215+1)—+215D-215—+215.定點(diǎn)計(jì)算器用來進(jìn)行oA十進(jìn)制數(shù)加法運(yùn)算；B定點(diǎn)數(shù)運(yùn)算；C浮點(diǎn)數(shù)運(yùn)算；D既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算；.某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為。A8,512B512,8C18,8D19,8.雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫，是因?yàn)椴捎?A高速芯片B兩套相互獨(dú)立的讀寫電路 C流水技術(shù)D新型器件.二地址指令中，操作數(shù)的物理位置可安排在。A棧頂和次棧頂B兩個(gè)主存單元C一個(gè)主存單元和一個(gè)寄存器D兩個(gè)寄存器.在某CPU中，設(shè)立了一條等待(WAIT)信號(hào)線，CPU在存儲(chǔ)器周期中T的9的下降沿采樣WAIT線，請(qǐng)?jiān)谙旅娴臄⑹鲋羞x出正確描述的句子：oA如WAIT線為高電平，則在T2周期后不進(jìn)入T3周期，而插入一個(gè)Tw周期；BTw周期結(jié)束后，不管WAIT線狀態(tài)如何，一定轉(zhuǎn)入了T3周期；CTw周期結(jié)束后，只要WAIT線為低，則繼續(xù)插入一個(gè)Tw周期，直到WAIT線變高，才轉(zhuǎn)入T3周期；D有了WAIT線，就可使CPU與任何速度的存貯器相連接，保證CPU與存貯器連接時(shí)的時(shí)序配合；.描述Futurebus+總線中基本概念不正確的句子是.AFutuebus+總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn)；B基本上是一個(gè)異步數(shù)據(jù)定時(shí)協(xié)議；C它是一個(gè)與結(jié)構(gòu)、處理器、技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)；D數(shù)據(jù)線的規(guī)模在32位、64位、128位、256位中動(dòng)態(tài)可變：.CD-ROM光盤是 型光盤，可用做計(jì)算機(jī)的存儲(chǔ)器和數(shù)字化多媒體設(shè)備。A重寫，內(nèi)B只讀，外C一次，外D多次，內(nèi).在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A中斷允許 B中斷請(qǐng)求C中斷屏蔽D中斷保護(hù).填空題（每小題3分，共24分）.對(duì)存儲(chǔ)器的要求是A.,B.,C.o為了解決這方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。.指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)A.的重要因素，它的B.和C.不僅直接影響到機(jī)器的硬件結(jié)構(gòu)而且也影響到系統(tǒng)軟件。.CPU中至少有如下六類寄存器A.寄存器，B.計(jì)數(shù)器，C.寄存器，通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。.當(dāng)代流行的標(biāo)準(zhǔn)總線追求與A.、B.、C.無關(guān)的開發(fā)標(biāo)準(zhǔn)。.VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A.等顯示方式外，還支持象素光柵，每像素點(diǎn)C.顏色深度。.中斷處理要求有中斷A.,中斷B.產(chǎn)生，中斷C.等硬件支持。.存儲(chǔ)A.,并按B.順序執(zhí)行，這是C. 型計(jì)算機(jī)的工作原理。.若［xi卜卜=11001100,［x2］燎=1.0110,則數(shù)xi和X2的十進(jìn)制數(shù)真值分別是A_和B..三.（11分）如圖B10.1所示，某SRAM的寫入時(shí)序圖，其中R/W是讀寫命令控制線，當(dāng)R/W線為低電平時(shí),存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中寫元麗序的錯(cuò)誤，并畫出正確的寫入時(shí)序圖?！鲆虎賮V②X③一一④.乂⑤出入 「四.（11分）由S,E,M三個(gè)域組成的一個(gè)32位二進(jìn)制字所表示的非零規(guī)格化浮點(diǎn)數(shù)x,其值表示為：x=（-1）sX（1.M）X2E-128問：其所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)、最小負(fù)數(shù)是多少？五.（11分）某計(jì)算機(jī)的數(shù)據(jù)通路如圖B10.2所示，其中M—主存，MBR—主存數(shù)據(jù)寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序計(jì)數(shù)器（具有自增能力），C、D--暫存器，ALU—算術(shù)邏輯單元（此處做加法器看待），移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請(qǐng)按數(shù)據(jù)通路圖畫出“ADD（RI）,（R2）+”指令的指令周期流程圖。該指令的含義是兩個(gè)數(shù)進(jìn)行求利操作。其中源操作地址在寄存器R1中，目的操作數(shù)尋址方式為自增型寄存器間接尋址（先取地址后加1）。圖B10.2六.（11分）如果在一個(gè)CPU周期中要產(chǎn)生3個(gè)脈沖Tj=200ns,T2=400ns,T3=200ns,試畫出時(shí)序產(chǎn)生器邏輯圖。七.（11分）已知cache/主存系統(tǒng)效率為85%,平均訪問時(shí)間為60ns,cache比主存快4倍，求主存儲(chǔ)器周期是多少？cache命中率是多少？41.（11分）某I/O系統(tǒng)有四個(gè)設(shè)備：磁盤（傳輸速率為500000位/秒），磁帶（200000位/秒，打印機(jī)（2000位/秒，CRT（100Q位/秒），試用中斷方式，DMA方式組織此I/。系統(tǒng)。（畫出包括CPU部分總線控制在內(nèi)的I/0方式示意圖，并略作文字說明）。本科生期末試卷十一一.選擇題（每小題1分，共10分）.目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為OA.單晶硅 B.非晶硅 C.錨化鋁 D.硫化鎘.用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是oA.OW|N|01-2"""B.0W|N|C.0W|N|WI-2-mD.0W|N|W1.運(yùn)算器雖有許多部件組成，但核心部件是。A.數(shù)據(jù)總線 B.算術(shù)邏輯運(yùn)算單元 C.多路開關(guān) D.累加寄存器.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按字編址，它的尋址范圍是.A.0—IM B.0—4MBC.0—4M D.0—1MB.常用的虛擬存貯系統(tǒng)由兩級(jí)存貯器組成，其中輔存是大容量的磁表面存貯器。A.主存-輔存 B.快存-主存 C.快存-輔存 D.通用寄存器-主存.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用oA.堆棧尋址方式 B.立即尋址方式 C.隱含尋址方式 D.間接尋址方式.為確定下一條微指令的地址，通常采用斷定方式，其基本思想是。A.用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址.用微程序計(jì)數(shù)器uPC來產(chǎn)生后繼微指令地址C.通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過指令中指定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址.描述PCI總線中基本概念不正確的句子是oPCI總線是一個(gè)與處理器無關(guān)的高速外圍總線PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條PCI總線.為了使設(shè)備相對(duì)獨(dú)立，磁盤控制器的功能全部轉(zhuǎn)移到設(shè)備中，主機(jī)與設(shè)備間采用 接口。A.SCSIB.專用C.ESDID.RISC.I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接臺(tái)具有SCSI接口的設(shè)備。A.6B.7 C.8D.10二.填空題（每小題3分，共24分）.IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A、階碼E、尾數(shù)M三個(gè)域組成。其中階碼E的值等于指數(shù)的B 加上一個(gè)固定C..相聯(lián)存儲(chǔ)器不按地址而是按A訪問的存儲(chǔ)器，在cache中用來存放B,在虛擬存儲(chǔ)器中用來存放C。.指令操作碼字段表征指令的A，而地址碼字段指示B。微小型機(jī)中多采用C混合方式的指令格式。.CPU從A取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B。由于各種指令的操作功能不同，各種指令的時(shí)間和是不同的，但在流水線CPU中要力求做到C。.微型計(jì)算機(jī)的標(biāo)準(zhǔn)總線從16位的A總線發(fā)展到32位的B總線，又進(jìn)一步發(fā)展到64位的C總線。.顯示適配器作為CRT和CPU的接口由A存儲(chǔ)器、B控制器、C 三部分組成。.根據(jù)地址格式不同，虛擬存貯器分為A、B和C 三種。.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做A,它常用若干個(gè)B來表示，而后者又包含有若干個(gè)C0三.應(yīng)用題（11分）圖Bll.1為某ALU部件的內(nèi)部邏輯圖，圖中S。、Si為功能選擇控制端，Cin

為最低位的進(jìn)位輸入端，A(Ai-A,)和B(Bi-B.)是參與運(yùn)算的兩個(gè)數(shù)，F(xiàn)(F「R)為輸出結(jié)果，試分析在S0,S?Cin各種組合條件下輸出F和輸入A,B,Cin的算術(shù)關(guān)系。圖Bll.1(11分)設(shè)有兩個(gè)浮點(diǎn)數(shù)x=*XSx,y=2E>XSy,Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+O.1011)2o若尾數(shù)4位,數(shù)符1位，階碼2位，階符1位，求x+y=?并寫出運(yùn)算步驟及結(jié)果。(11分)機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)展到256M,請(qǐng)?zhí)岢鲆环N可能方案。(11分)今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，今假設(shè)完成各步操作的時(shí)間依次為100ns,100ns,80ns,50ns。請(qǐng)問：(1)流水線的操作周期應(yīng)設(shè)計(jì)為多少？(2)若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時(shí)間進(jìn)行。(3)如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？(11分)畫出PCI總線結(jié)構(gòu)框圖，說明HOST總線、PCI總線、LAGACY總線的功能。(11分)若設(shè)備的優(yōu)先級(jí)依次為CD-ROM、掃描儀、硬盤、磁帶機(jī)、打印機(jī)，請(qǐng)用標(biāo)準(zhǔn)接口SCSI進(jìn)行配置，畫出配置圖。本科生期末試卷十二一.選擇題(每小題I分，共10分)

.沒有外存貯器的計(jì)算機(jī)監(jiān)控程序可以存放在 。ARAMBROMCRAM和ROMDCPU.如果浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷下列哪一項(xiàng)的運(yùn)算結(jié)果是規(guī)格化數(shù)Ai.11000B0.01110C1.00010 D0.01010.在定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過來實(shí)現(xiàn)A原碼運(yùn)算的二進(jìn)制減法器 B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D補(bǔ)碼運(yùn)算的二進(jìn)制加法器.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是A0 4MBB0 2MBC0 2MD0 1MB.在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由 完成地址映射。A程序員B編譯器C裝入程序D操作系統(tǒng).指令系統(tǒng)中采用不同尋址方式的目的主要是A實(shí)現(xiàn)存貯程序和程序控制C可以直接訪問外存BA實(shí)現(xiàn)存貯程序和程序控制C可以直接訪問外存D提供擴(kuò)展操作碼的U能并降低指令譯碼難度.同步控制是。A只適用于CPU控制的方式 B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式 D所有指令執(zhí)行時(shí)間都相同的方式.以下描述中基本概念不正確的句子是oAPCI總線不是層次總線BPCI總線采用異步時(shí)序協(xié)議和分布仲裁策略CFUTUREBUS*總統(tǒng)能支持64位地址DFUTUREBUS*總線適合于高成本的較大規(guī)模計(jì)算機(jī)系統(tǒng).用于筆記本電腦的外存儲(chǔ)器是=A軟磁盤B硬磁盤C固態(tài)盤D光盤.周期挪用方式常用于方式的輸入/輸出中。ADMAB中斷C程序傳送D通道二填空題（每小題3分，共24分）12000年，超級(jí)計(jì)算機(jī)最高運(yùn)算速度達(dá)到A次。我國的B號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到C次，使我國成為美國日本之后第三個(gè)擁有高速計(jì)算機(jī)的國家。2為運(yùn)算器構(gòu)造的A運(yùn)算方法中通常采用B加減法C乘除法或補(bǔ)碼乘除法。3閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及A能力，為現(xiàn)有的B體系結(jié)構(gòu)帶來巨大變化，因此作為C用于便攜式電腦中。4形成指令地址的方式，稱為A,有B尋址和C尋址兩種。5當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A、B運(yùn)算器和C管理等部件。6當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包括：A總線，B總線，C總線和共用總線。7每一種外設(shè)都是在它自己的A控制下進(jìn)行工作，而A則通過B和C相連，并受C控制。8在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢方式、程序中斷方式外，還有A方式，B方式，和C方式。三、應(yīng)用題

（11分）證明-[Y]>h=+[-Y]?.（11分）設(shè)A=ana?.1-a1ao是已知的（n+l=5）位的二進(jìn)制原碼，其中最高字位為符號(hào)位，畫出原碼轉(zhuǎn)換為補(bǔ)碼的電路圖。（11分）用定量分析方法證明交叉存儲(chǔ)器帶寬大于順序存儲(chǔ)器帶寬。（11分）參見圖B12.1的數(shù)據(jù)通路，畫出數(shù)據(jù)指令“STA,R,（R?）”的指令周期流程圖，器含義是將寄存器Ri的內(nèi)容傳送至（RJ位地址的貯存單元中。標(biāo)出各微操作信號(hào)序列。圖B12o圖B12o1（11分）磁盤、磁帶、打印機(jī)三個(gè)設(shè)備同時(shí)工作，磁盤以30US的間隔向控制器發(fā)DMA請(qǐng)求,磁帶以45Us的間隔發(fā)DMA請(qǐng)求，打印機(jī)以150ns間隔發(fā)DMA請(qǐng)求。假定DMA控制器每完成一次DMA傳送所需時(shí)間為5rS,畫出裸露DMA控制器工作時(shí)空?qǐng)D。（11分）有一臺(tái)磁盤機(jī)，器平均尋道時(shí)間為了30ms,平均旋轉(zhuǎn)等待時(shí)間為120ms,數(shù)據(jù)傳輸速率為500B/ms,磁盤機(jī)上存放著1000件每件3000B的數(shù)據(jù)。現(xiàn)欲把一件數(shù)據(jù)取走，更新后在放回原地，假設(shè)一次取出或?qū)懭胨钑r(shí)間為：平均尋道時(shí)間+平均等待時(shí)間+數(shù)據(jù)傳送時(shí)間。另外，使用CPU更新信息所需時(shí)間為4ms”并且更新時(shí)間同輸入輸出操作不相重登。試問：磁盤上全部數(shù)據(jù)需要多少時(shí)間？若磁盤及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？本科生期末試卷十三一、選擇題（每小題1分，共10分）.MOS和PMOS場(chǎng)效應(yīng)管的導(dǎo)電類型分別為,A.電子和電子 B.電子和空穴C.空穴和電子 D.空穴和空穴.假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是.A.11001011 B.11010110C,11000001D,1100100.運(yùn)算器的主要功能是進(jìn)行。A.邏輯運(yùn)算 B.算術(shù)運(yùn)算 C.邏輯運(yùn)算與算術(shù)運(yùn)算 D.初等函數(shù)的運(yùn)算.某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64K,若按字編址，那么它的尋址范圍是A.0-64KB.O-32K C.0-64KBA.0-64KB.O-32K C.0-64KBD.O-32KB.主存貯器和CPU之間增加cache的目的是,A.解決CPU和主存之間的速度匹配問題 B.擴(kuò)大主存貯器的容量C.擴(kuò)大CPU中通用寄存器的數(shù)量 D.既擴(kuò)大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量.用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為尋址。A.直接 B.間接C.寄存器直接 D.寄存器間接.異步控制常用于作為其主要控制方式。A.在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問主存與外圍設(shè)備時(shí).微型機(jī)的CPU控制中C.組合邏輯控制的CPU中D.微程序控制器中.系統(tǒng)總線中地址線的功能是。A.選擇主存單元地址 B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.選擇外存地址 D.指定主存和I/O設(shè)備接口電路的地址.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過與主板的系統(tǒng)總線相連接。A.適配器 B.設(shè)備控制器 C.計(jì)數(shù)器 D.寄存器. 發(fā)生中斷請(qǐng)求的條件是.A.一條指令執(zhí)行結(jié)束 B.一次I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障 D.一次DMA操作結(jié)束二、填空題（每小題3分，共24分）.微程序控制器主要由a,B和c 三大部分組成。.移碼表示法主要用于表示A__數(shù)的階碼E,以利于比較兩個(gè)B—數(shù)的大小和C操作。.存儲(chǔ)器的技術(shù)指標(biāo)有A、B和C存儲(chǔ)器帶寬。.尋址方式根據(jù)操作數(shù)的A 位置不同，多使用B 型和C型。.當(dāng)今的CPU芯片，除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A,B運(yùn)算器和C管理等部件。.PCI總線采用A協(xié)議和B仲裁策略，具有C能力。.不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A—和B數(shù)目是C—的。.中斷處理過程可以A進(jìn)行。B—的設(shè)備可以中斷C—的中斷服務(wù)程序。三.應(yīng)用題（11分）已知*=20|°義0.11011011,Y=2,00X（-0.10101100）,求X+Y。（11分）某加法器進(jìn)位鏈小組信號(hào)為C4c3c2C1，低位來的進(jìn)位信號(hào)為Co，請(qǐng)分別按下述兩種方式寫出C」C3c2G的邏輯表達(dá)式。（1）串行進(jìn)位方式（2）并行進(jìn)位方式（11分）指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。15 109 54 0-6p目標(biāo)寄存器 源寄存器（11分）假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B13.1所示，其中ALU為16位的加法器（高電平工作），Sa、Sb為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，O端輸出,其讀寫控制如下表所示：讀控制R。RA()RAj選擇100R.)101Ri110R?111R30XX不讀出寫控制wWA0WA1選擇100101R.110R2111R30XX不寫入要求：（1）設(shè)計(jì)微指令格式。（2）畫出ADD,SUB兩條微指令程序流程圖（不編碼）。（11分）CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。（11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：ache命中率H,Cache/主存系統(tǒng)的訪問效率e,平均訪問時(shí)間Ta。本科生期末試卷十四、選擇題（每小題I分，共10分）.某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的才能識(shí)別它。A.譯碼器 B.判別程序 C.指令D.時(shí)序信號(hào).若［X］補(bǔ)=11010011,則X的十進(jìn)制數(shù)真值是?A.71B.48C.65D.63.按其數(shù)據(jù)流的傳送過程和控制節(jié)拍來看，陳列乘法器可認(rèn)為是.A.全串行運(yùn)算的乘法器 B.全并行運(yùn)算的乘法器C.串-并行運(yùn)算的乘法器 D.并-串行運(yùn)算的乘法器.存貯單元是指oA.存放一個(gè)二進(jìn)制信息位的存貯元 B.存放一個(gè)機(jī)器字的所有存貯元集合C.存放一個(gè)字節(jié)的所有存貯元集合 D.存放兩個(gè)字節(jié)的所有存貯元集合.相聯(lián)存貯器是按進(jìn)行尋址的存貯器。A.地址指定方式 B.堆棧存取方式 C.內(nèi)容指定方式 D.地址指定與堆棧.寄存器間接尋址方式中，操作數(shù)處在 。A.通用寄存器 B.主存單元 C.程序計(jì)數(shù)器 D.堆棧.下面描述的RISC機(jī)器基本概念中不正確的句子是.A.RISC機(jī)器不一定是流水CPU B.RISC機(jī)器一定是流水CPUC.RISC機(jī)器有復(fù)雜的指令系統(tǒng) D.CPU配置很少的通用寄存器.描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是.A.當(dāng)代流行總線的結(jié)構(gòu)不是標(biāo)準(zhǔn)總線B.當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連C.系統(tǒng)中只允許有一個(gè)這樣的CPU模塊.CRT的分辨率為1024X1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器的容量是A.512KBB.1MBC.256KBD.2MB.一臺(tái)計(jì)算機(jī)對(duì)n個(gè)數(shù)據(jù)源進(jìn)行分時(shí)采集，送入主存，然后分時(shí)處理。采集數(shù)據(jù)時(shí),最好的方案是使用.A.堆棧緩沖區(qū) B.一個(gè)指針的緩沖區(qū)C.兩個(gè)指針的單緩沖區(qū) D.幾個(gè)指針的幾個(gè)緩沖區(qū)二、填空題(每小題3分，共24分).計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為A和B。在CPU執(zhí)行程序時(shí)，必須將指令存放在C中。.為了實(shí)現(xiàn)運(yùn)算器的A,采用了B進(jìn)位、C乘除法等并行技術(shù)。.閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及A能力，為現(xiàn)有的B一體系結(jié)構(gòu)帶來巨大變化，因此作為C用于便攜式電腦中。.棧是一種特殊的A—尋址方式，它采用B—原理。按結(jié)構(gòu)不同分為C_堆棧和存儲(chǔ)器堆棧。.硬聯(lián)線控制器的設(shè)計(jì)方法是：先設(shè)計(jì)A流程圖，再利用B寫出綜合邏輯表達(dá)式，然后用C等器件實(shí)現(xiàn)。.單處理器系統(tǒng)中的總線可以分為三類，CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線稱為A；中、低速I/O設(shè)備之間相互連接的總線稱為B；同一臺(tái)計(jì)算機(jī)系統(tǒng)內(nèi)的高速功能部件之間相互連接的總線稱為CO.CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為A,保存當(dāng)前正在執(zhí)行的指令的地址的寄存器為B,保存CPU訪存地址的寄存器為C?.DMA技術(shù)的出現(xiàn)，使得A可以通過B 直接訪問C.三、應(yīng)用題(H分)設(shè)有兩個(gè)浮點(diǎn)數(shù)Ni=2"XS"Nz=2'2xS”其中階碼2位，階符1位，尾數(shù)4位，數(shù)符1位。設(shè)ji=(-10)2 S)=(+0.1001)2jl=(+10)2 S2=(+0.1011)2求NiXNz,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，根據(jù)原碼陣列乘法器的計(jì)算步驟求尾數(shù)之積。(11分)CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns,主存為250ns,求cache/主存系統(tǒng)的效率和平均訪問時(shí)間。

3. （11分）指令格式結(jié)構(gòu)如下，試分析指令格式及尋址方式特點(diǎn)。15 10 7 43 00P—源寄存器變址寄存器位移量（16位）的條件是指令寄存器OP字段，即IR0,IR1.P（2）的條件碼是進(jìn)位寄存器CJ,清4. （11分）已知MOV,ADD,COM,ADT四條指令微程序流圖的條件是指令寄存器OP字段，即IR0,IR1.P（2）的條件碼是進(jìn)位寄存器CJ,清設(shè)計(jì)畫出微程序控制器地址轉(zhuǎn)移邏輯圖。5.（11分）某機(jī)器的中斷系統(tǒng)采用一級(jí)鏈路排隊(duì)，優(yōu)先級(jí)別由設(shè)備距CPU的物理位置決定（遠(yuǎn)低近高），如圖B14.2所示，DVC。是掃描儀，DVG是打印機(jī)……如在某一時(shí)刻，掃描儀和打印機(jī)均產(chǎn)生一個(gè)事件，試問IRQ上的請(qǐng)求是誰發(fā)的？為什么？這一結(jié)論總是成立嗎？5.圖14.2圖14.26. （11分）已知某磁盤存儲(chǔ)器轉(zhuǎn)速為2400轉(zhuǎn)/分，每個(gè)記錄面道數(shù)為200道，平均查找時(shí)間為60ms,每道存儲(chǔ)容量為96Kbit,求磁盤的存取時(shí)間與數(shù)據(jù)傳播率。本科生期末試卷十五一、選擇題(每小題I分，共10分).下列數(shù)中最大的數(shù)為?A.(10010101)2B.(227)8C.(96)8 D.(143)5.IEEE754標(biāo)準(zhǔn)規(guī)定的32位浮點(diǎn)數(shù)中，符號(hào)位為1位，階碼為8位，則它所能表示的最大規(guī)格化正數(shù)為。A.+(2-223)X2+l27B.+(1-223)X2+l27C.+(2-223)X2+255D.2+l27+227.四片74181ALU和一片74182CLA器件相配合，具有如下進(jìn)位傳送功能。A.行波進(jìn)位 B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間行波進(jìn)位 D.組內(nèi)行波進(jìn)位，組間先行進(jìn)位.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按字編址，它的尋址范圍是。A.0-1M B.0-4MB C.0-4M D.0-1MB.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是。A.DRAMB.SRAM C.閃速存儲(chǔ)器 D.EPROM.位操作類指令的功能是。A.對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)(0或1)B.對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)強(qiáng)置(0或1)C.對(duì)CPU內(nèi)部通用寄存器或主存某一單元任一位進(jìn)行狀態(tài)檢測(cè)或強(qiáng)置D.進(jìn)行移位操作.操作控制器的功能是。A.產(chǎn)生時(shí)序信號(hào) B.從主存取出一條指令 C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令.采用串行接口進(jìn)行七位ASCII碼傳送，帶有一位奇偶校驗(yàn)位為1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為.A.960 B.873 C.1371 D.480.3.5英寸軟盤記錄方式采用oA.單石雙密度 B.雙石雙密度C.雙面高密度 D.雙石單密度.通道對(duì)CPU的請(qǐng)求形式是.A.自陷 B.中斷 C.通道命令 D.跳轉(zhuǎn)指令二、填空題(每小題3分，共24分).{(26)16V(63)|6}?(135)8的值是A..Cache是一種A存儲(chǔ)器，是為了解決CPU和主存之間B不匹配而采用的一項(xiàng)重要的硬件技術(shù)?，F(xiàn)發(fā)展為C體系。.一個(gè)較完善的指令系統(tǒng)應(yīng)包含A類指令，B類指令，C類指令,程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。.并行處理技術(shù)已經(jīng)成為計(jì)算機(jī)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段概括起來，主要有三種形式：A 并行；B并行；C并行。.為了解決多個(gè)A—同時(shí)競(jìng)爭(zhēng)總線，B必須具仃C —部件。.磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有：A C和數(shù)據(jù)傳輸速率。.DMA控制器按其A—結(jié)構(gòu)，分為B型和C__型兩種。.上存與cache的地址映射仃A,B,C .三種方式。三、應(yīng)用題（11分）設(shè)［丫卜卜=11101,用帶求補(bǔ)器的補(bǔ)碼陣列乘法器求出乘積X-Y=?并用十進(jìn)制數(shù)乘法驗(yàn)證。（11分）指令格式如下所示。OP為操作碼字段，試分析指令格式特點(diǎn)。31 26 22 1817 1615 0OP—源寄存器變址寄存器偏移量（11分）如圖B15.1（A）是某SRAM的寫入時(shí)序圖，其中R/W是讀寫命令控制線，當(dāng)R/絲線為低電平時(shí)，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中寫入麗的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。圖B15.1TOC\o"1-5"\h\z地址①* ②X@■據(jù)④X⑤cs~\ r代/尸\ 廠（11分）如圖B15.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問，這個(gè)中斷系統(tǒng)可以實(shí)行幾重？并分析圖中的中斷過程。圖B15.2（11分）證明：一個(gè)m段流水線處理器和具有m個(gè)并行部件的處理器一樣具有同等水平的吞吐能力。（11分）軟盤驅(qū)動(dòng)器使用雙面雙密度軟盤，每面有80道，每道15扇區(qū)，每個(gè)扇區(qū)存儲(chǔ)512B。已知磁盤轉(zhuǎn)速為360轉(zhuǎn)/分，假設(shè)找道時(shí)間為10-40ms,今寫入38040B,平均需要多少時(shí)間？最長(zhǎng)時(shí)間是多少？本科生期末試卷十六.選擇題（每小題1分，共10分）2000年超級(jí)計(jì)算機(jī)最高運(yùn)