數(shù)字電子技術(shù)基礎(chǔ)期末試題

一、填空題：（每空1分，共16分）1．邏輯函數(shù)有四種表示方法，它們分別是（真值表）、（邏輯圖）、（邏輯表達(dá)式）和（卡諾圖）。2．將2004個“1”異或起來獲得的結(jié)果是（0）。3．當(dāng)前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（TTL）電路和CMOS）電路。4．施密特觸發(fā)器有（兩）個穩(wěn)固狀態(tài).，多諧振蕩器有（0）個穩(wěn)固狀態(tài)。5．已知Intel2114是1K*4位的RAM集成電路芯片，它有地點線（10）條，數(shù)據(jù)線（4）條。6．已知被變換的信號的上限截止頻次為10kHz，則A/D變換器的采樣頻次應(yīng)高于（20）kHz；達(dá)成一次變換所用的時間應(yīng)小于（50）。7．GAL器件的全稱是（通用陣列邏輯），與PAL對比，它的輸出電路是經(jīng)過編程設(shè)定其（輸出邏輯宏單元）的工作模式來實現(xiàn)的，并且因為采納了（E2CMOS）的工藝構(gòu)造，能夠重復(fù)編程，使用更加方便靈巧。二、依據(jù)要求作題：（共16分）1．試畫出用反相器和集電極開路與非門實現(xiàn)邏輯函數(shù)解：1．

YABBC。2、圖1、2中電路CMOS門電路組成，表達(dá)式。A解：．2.三、已知電路及輸B此中FF1是D鎖存C器，依據(jù)CP和D輸出波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。解：

＋VCCR

由TTL門電路組成，圖3由試分別寫出F1、F2、F3的F1AB;F2C;F3AC入波形如圖4（a）（b）所示，器，F(xiàn)F2是保持-堵塞D觸發(fā)的輸入波形畫出Q1和Q2的（8分）四、剖析圖5所示電路，寫出Z1、Z2的邏輯表達(dá)式，列出真值表，說明電路的邏輯功能。10分）解：四、（1）表達(dá)式（2）真值表（3）邏輯功能為：全減器五、設(shè)計一位8421BCD碼的判奇電路，當(dāng)輸入碼為奇數(shù)時，輸出為1，不然為0。要求使用兩種方法實現(xiàn)：（1）用最簡與非門實現(xiàn)，畫出邏輯電路圖；（2）用一片8選1數(shù)據(jù)選擇器74LS151加若干門電路實現(xiàn)，畫出電路圖。（20分）解：第一，依據(jù)電路邏輯描繪畫出卡諾圖：（1）最簡“與－或式”為：YABCDABCDBCDBCDBCD；（2）“與非－與非式”為：YABCDABCDBCDBCDBCD（與非門實現(xiàn)圖略）六、電路如圖7所示，此中RA=RB=10kΩ,C=μf，試問：1．在Uk為高電平時期，由555準(zhǔn)時器組成的是什么電路，其輸出U0的頻次f0=?2．剖析由JK觸發(fā)器FF1、FF2、FF3組成的計數(shù)器電路，要求：寫出驅(qū)動方程和狀態(tài)方程，畫出完好的狀態(tài)變換圖；2．設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=5/f0，脈沖事后Q3、Q2、Q1將保持在哪個狀態(tài)？（共15分）解：1）多諧振蕩器；2）驅(qū)動方程：狀態(tài)方程：狀態(tài)變換圖：（3）初態(tài)為000，五個周期后將保持在100狀態(tài)。七、集成4位二進(jìn)制加法計數(shù)器74161的連結(jié)圖如圖8所示，LD是預(yù)置控制端；D0、D1、D2、D3是預(yù)置數(shù)據(jù)輸入端；Q3、Q2、Q1、Q0是觸發(fā)器的輸出端，Q0是最低位，Q3是最高位；LD為低電平常電路開始置數(shù)，LD為高電平常電路計數(shù)。試剖析電路的功能。要求