數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總_第1頁
數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總_第2頁
數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總_第3頁
數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總_第4頁
數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總_第5頁
已閱讀5頁,還剩53頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總數(shù)字電子技術(shù)-考試復(fù)習(xí)選擇填空題匯總編制僅供參考審核批準(zhǔn)生效日期地址:電話:傳真:郵編:數(shù)字電子技術(shù)試卷選擇題:A組:1.如果采用偶校驗方式,下列接收端收到的校驗碼中,(A)是不正確的A、00100B、10100C、11011D、111102、某一邏輯函數(shù)真值表確定后,下面描述該函數(shù)功能的方法中,具有唯一性的是(B)A、邏輯函數(shù)的最簡與或式B、邏輯函數(shù)的最小項之和C、邏輯函數(shù)的最簡或與式D、邏輯函數(shù)的最大項之和3、在下列邏輯電路中,不是組合邏輯電路的是(D)A、譯碼器B、編碼器C、全加器D、寄存器4、下列觸發(fā)器中沒有約束條件的是(D)A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、同步RS觸發(fā)器D、邊沿D觸發(fā)器5、555定時器不可以組成D。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器6、編碼器(A)優(yōu)先編碼功能,因而(C)多個輸入端同時為1。A、有B、無C、允許D、不允許7、(D)觸發(fā)器可以構(gòu)成移位寄存器。A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、同步RS觸發(fā)器D、邊沿D觸發(fā)器8、速度最快的A/D轉(zhuǎn)換器是(A)電路A、并行比較型B、串行比較型C、并-串行比較型D、逐次比較型9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示,該觸發(fā)器應(yīng)是(C)A.J-K觸發(fā)器B.R-S觸發(fā)器C.D觸發(fā)器D.T觸發(fā)器10.(電子專業(yè)作)對于VHDL以下幾種說法錯誤的是(A)AVHDL程序中是區(qū)分大小寫的。B一個完整的VHDL程序總是由庫說明部分、實體和結(jié)構(gòu)體等三部分構(gòu)成CVHDL程序中的實體部分是對元件和外部電路之間的接口進(jìn)行的描述,可以看成是定義元件的引腳D結(jié)構(gòu)體是描述元件部的結(jié)構(gòu)和邏輯功能B組:1、微型計算機和數(shù)字電子設(shè)備中最常采用的數(shù)制是--------------------------------(A)A.二進(jìn)制B.八進(jìn)制C.十進(jìn)制D.十六進(jìn)制2、十進(jìn)制數(shù)6在8421BCD碼中表示為-------------------------------------------------(B)A.0101B.0110C.0111D.10003、在圖1所示電路中,使的電路是---------------------------------------------(A)A.eq\o\ac(○,1)B.eq\o\ac(○,2)C.eq\o\ac(○,3)D.eq\o\ac(○,4)4、接通電源電壓就能輸出矩形脈沖的電路是------------------------------------------(D)A.單穩(wěn)態(tài)觸發(fā)器B.施密特觸發(fā)器C.D觸發(fā)器D.多諧振蕩器5、多諧振蕩器有-------------------------------------------------------------------------------(C)A.兩個穩(wěn)態(tài)B.一個穩(wěn)態(tài)C.沒有穩(wěn)態(tài)D.不能確定6、已知輸入A、B和輸出Y的波形如下圖所示,則對應(yīng)的邏輯門電路是-------(D)A.與門B.與非門C.或非門D.異或門7、下列電路中屬于時序邏輯電路的是------------------------------------------------------(B)A.編碼器B.計數(shù)器C.譯碼器D.數(shù)據(jù)選擇器8、在某些情況下,使組合邏輯電路產(chǎn)生了競爭與冒險,這是由于信號的---------(A)A.延遲B.超前C.突變D.放大9、下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器,適用于數(shù)據(jù)存儲類型的時序電路--------------------------------------------------------------------------------(C)A.RS觸發(fā)器B.JK觸發(fā)器C.D觸發(fā)器D.T觸發(fā)器10、電路和波形如下圖,正確輸出的波形是-----------------------------------------------(A)A.eq\o\ac(○,1)B.eq\o\ac(○,2)C.eq\o\ac(○,3)D.eq\o\ac(○,4)C組:1.十進(jìn)制數(shù)25用8421BCD碼表示為A。A.11001B.00100101C.100101D.100012.當(dāng)邏輯函數(shù)有n個變量時,共有D個變量取值組合?

A.nB.2nC.n2D.2n3.在何種輸入情況下,“與非”運算的結(jié)果是邏輯0。DA.全部輸入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是14.存儲8位二進(jìn)制信息要D個觸發(fā)器。A.2B.3C.4D.85.欲使JK觸發(fā)器按Qn+1=n工作,可使JK觸發(fā)器的輸入端A。A.J=K=1B.J=0,K=1C.J=0,K=0D.J=1,K=06.多諧振蕩器可產(chǎn)生B。A.正弦波B.矩形脈沖C.三角波D.鋸齒波7.在下列邏輯電路中,不是組合邏輯電路的是A。A.譯碼器B.編碼器C.全加器D.寄存器8.八路數(shù)據(jù)分配器,其地址輸入端有B個。A.2B.3C.4D.89.8位移位寄存器,串行輸入時經(jīng)D個脈沖后,8位數(shù)碼全部移入寄存器中。A.1B.2C.4D.810.一個無符號8位數(shù)字量輸入的DAC,其分辨率為D位。A.1B.3C.4D.8D組:1、下列四個數(shù)中,最大的數(shù)是( B ) A、(AF)16 B、(0)8421BCD C、(10100000)2 D、(198)102、下列關(guān)于異或運算的式子中,不正確的是( B ) A、AA=0 B、

C、A0=A D、A1=3、下列門電路屬于雙極型的是( A ) A、OC門 B、PMOS C、NMOS D、CMOS4、對于鐘控RS觸發(fā)器,若要求其輸出“0”狀態(tài)不變,則輸入的RS信號應(yīng)為(A ) A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X5、如圖所示的電路,輸出F的狀態(tài)是(

D)A、A B、A

C、1 D、06、AB+A在四變量卡諾圖中有(B)個小格是“1”。A、13 B、12C、6 D、57、二輸入與非門當(dāng)輸入變化為(A)時,輸出可能有競爭冒險。A.01→10B.00→10C.10→11D.11→018、N個觸發(fā)器可以構(gòu)成能寄存(B)位二進(jìn)制數(shù)碼的寄存器。A.N-1B.NC.N+1D.2N9、以下各電路中,(B)可以產(chǎn)生脈沖定時。多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器10、輸入至少(B)位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。A.9B.10C.11D.12判斷題:A組:1、MP3音樂播放器含有D/A轉(zhuǎn)換器,因為要將存儲器中的數(shù)字信號轉(zhuǎn)換成優(yōu)美動聽的模擬信號——音樂。(√)2、真值表、函數(shù)式、邏輯圖、卡諾圖和時序圖,它們各具有特點又相互關(guān)聯(lián)。(√)3、有冒險必然存在競爭,有競爭就一定引起冒險。(×)4、時序邏輯電路的特點是:電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關(guān),與原有狀態(tài)沒有任何的聯(lián)系(×)5、(電子專業(yè)作)FPGA是現(xiàn)場可編程門陣列,屬于低密度可編程器件。(×)B組:1、時序電路無記憶功能,組合邏輯電路有記憶功能。--------------------------------------(×)2、在普通編碼器中,任何時刻都只允許輸入二個編碼信號,否則輸出將發(fā)生混亂。(×)3、基本的RS觸發(fā)器是由二個與非門組成。----------------------------------------------------(√)4、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。-----------------------------------------------------(×)5、邏輯電路如下圖所示,只有當(dāng)A=0,B=0時Y=0才成立。----------------------------(√)C組:1.若兩個函數(shù)具有不同的邏輯函數(shù)式,則兩個邏輯函數(shù)必然不相等。(×)2.三態(tài)門的三種狀態(tài)分別為:高電平、低電平、不高不低的電壓。(×)3.D觸發(fā)器的特性方程為Qn+1=D,與Qn無關(guān),所以它沒有記憶功能。(×)4.編碼與譯碼是互逆的過程。(√)5.同步時序電路具有統(tǒng)一的時鐘CP控制。(√)D組:1、時序邏輯電路在某一時刻的輸出狀態(tài)與該時刻之前的輸入信號無關(guān)。(×)2、D觸發(fā)器的特性方程為Qn+1=D,與Qn無關(guān),所以它沒有記憶功能。(×)3、用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。(×)4、16位輸入的二進(jìn)制編碼器,其輸出端有4位。(√)5、時序電路不含有記憶功能的器件。(×)填空題:A組:數(shù)字電路按照是否有記憶功能通??煞譃閮深悾航M合邏輯電路、時序邏輯電路。三態(tài)門的三種狀態(tài)是指___0____、___1___、____高阻___。實現(xiàn)A/D轉(zhuǎn)換的四個主要步驟是___采樣___、___保持__、___量化__、___編碼____。將十進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù):(25.6875=(=(5、寄存器分為____基本寄存器___________和_______移位寄存器_______兩種。6、半導(dǎo)體數(shù)碼顯示器的部接法有兩種形式:共陽極接法和共陰極接法。7、與下圖真值表相對應(yīng)的邏輯門應(yīng)是____與門__________輸入AB輸出F0000101001118、已知L=A+C,則L的反函數(shù)為=_______。9、基本RS觸發(fā)器,若現(xiàn)態(tài)為1,S=R=0,則觸發(fā)狀態(tài)應(yīng)為____1___。10、(電子專業(yè)選作)ROM的存儲容量為1K×8,則地址碼為__10____位,數(shù)據(jù)線為_____8______位。B組:1、請將下列各數(shù)按從大到小的順序依次排列:(246);(165);(10100111);(A4)(10100111)>(246)>(165)>(A4)2、邏輯函數(shù)有三種表達(dá)式:邏輯表達(dá)式、真值表、卡諾圖。3、TTL邏輯門電路的典型高電平值是3.6V,典型低電平值是0.3V。4、數(shù)據(jù)選擇器是一種多個輸入單個輸出的中等規(guī)模器件。5、OC門能實現(xiàn)“線與”邏輯運算的電路連接,采用總線結(jié)構(gòu),分時傳輸數(shù)據(jù)時,應(yīng)選用三態(tài)門。6、邏輯表達(dá)式為,它存在0冒險。7、時序邏輯電路在某一時刻的狀態(tài)不僅取決于這一時刻的輸入狀態(tài),還與電路過去的狀態(tài)有關(guān)。8、觸發(fā)器按邏輯功能可以分為RS、D、JK、T四種觸發(fā)器。9、雙穩(wěn)態(tài)觸發(fā)器電路具有兩個穩(wěn)態(tài),并能觸發(fā)翻轉(zhuǎn)的兩大特性。10、模數(shù)轉(zhuǎn)換電路包括采樣、保持、量化和編碼四個過程。C組:1、二進(jìn)制(1110.101)2轉(zhuǎn)換為十進(jìn)制數(shù)為_____14.625_________。2、十六進(jìn)制數(shù)(BE.6)16轉(zhuǎn)換為二進(jìn)制數(shù)為________(10111110.011)2___。3、F=BCD+AC+AB+ABC=Σm(__7,10,11,12,13,14,15_______)。4、F=AC+D的最小項表達(dá)式為_Σm(1,3,9,10,11,14,15)____________________。5.一個基本RS觸發(fā)器在正常工作時,它的約束條件是+=1,則它不允許輸入=0且=0的信號。6.555定時器的最后數(shù)碼為555的是TTL產(chǎn)品,為7555的是CMOS產(chǎn)品。7、TTL與非門的多余輸入端懸空時,相當(dāng)于輸入_____高_(dá)___電平。8.?dāng)?shù)字電路按照是否有記憶功能通??煞譃閮深悾航M合邏輯電路、時序邏輯電路。9.對于共陽接法的發(fā)光二極管數(shù)碼顯示器,應(yīng)采用低電平驅(qū)動的七段顯示譯碼器。10、F=AB+的對偶函數(shù)是_______F1=(A+B)·______________。D組:1、將(234)8按權(quán)展開為2×82+3×81+4×80。2、(10110010.1011)2=(262.54)8=(B2.B)163、邏輯函數(shù)F=+B+D的反函數(shù)=A(C+)。4、邏輯函數(shù)通常有真值表、代數(shù)表達(dá)式、卡諾圖等描述形式。5、施密特觸發(fā)器具有回差現(xiàn)象,又稱電壓滯后特性。6、在數(shù)字電路中,按邏輯功能的不同,可以分為邏輯電路和時序電路。7、消除冒險現(xiàn)象的方法有修改邏輯設(shè)計、吸收法、取樣法和選擇可靠編碼。8、觸發(fā)器有2個穩(wěn)態(tài),存儲8位二進(jìn)制信息要8個觸發(fā)器。9、邏輯代數(shù)運算的優(yōu)先順序為非、與、或。10、寄存器按照功能不同可分為兩類:移位寄存器和數(shù)碼寄存器。E組:1、數(shù)字信號的特點是在上和上都是不連續(xù)變化的,其高電平和低電平常用和來表示。2、請將下列各數(shù)按從大到小的順序依次排列:(123)8;(82)10;(1010100)2;(51)16:>>>,以上四個數(shù)中最小數(shù)的8421BCD碼為()8421BCD。3、除去高、低電平兩種輸出狀態(tài)外,三態(tài)門的第三態(tài)輸出稱為狀態(tài)。4、在555定時器組成的脈沖電路中,脈沖產(chǎn)生電路有,脈沖整形電路有、,其中屬于雙穩(wěn)態(tài)電路。5、存儲容量為4K×8的SRAM,有根地址線,有根數(shù)據(jù)線,用其擴展成容量為16K×16的SRAM需要片。6、實現(xiàn)A/D轉(zhuǎn)換的四個主要步驟是_____、_____、_____和編碼。1.十進(jìn)制9用余3碼表示為1100。2.邏輯函數(shù)Y=A(B+C),其反函數(shù)=。對偶函數(shù)Y’=A+BC。OC門在實際使用時必須在輸出端外接負(fù)載電阻和電源。設(shè)計模值為30的計數(shù)器至少需要5級觸發(fā)器。1.邏輯函數(shù)的描述有多種,下面B描述是唯一的。A.邏輯函數(shù)表達(dá)式B.卡諾圖C.邏輯圖D.文字說明2.一只四輸入與非門,使其輸出為0的輸入變量取值組合有D種。A.15B.8C.7D.13.可用來暫時存放數(shù)據(jù)的器件是B。A.譯碼器B.寄存器C.全加器D.編碼器4.D可用來自動產(chǎn)生矩形脈沖信號。A.施密特觸發(fā)器B.單穩(wěn)態(tài)觸發(fā)器C.T觸發(fā)器D.多諧振蕩器5.單穩(wěn)態(tài)觸發(fā)器的主要用途是C。A.整形、延時、鑒幅B.整形、鑒幅、定時C.延時、定時、整形D.延時、定時、存儲一、填空題(每空1分,共20分)1.

有一數(shù)碼10010011,作為自然二進(jìn)制數(shù)時,它相當(dāng)于十進(jìn)制數(shù)(147),作為8421BCD碼時,它相當(dāng)于十進(jìn)制數(shù)(93)。2.三態(tài)門電路的輸出有高電平、低電平和(高阻)3種狀態(tài)。3.TTL與非門多余的輸入端應(yīng)接(高電平或懸空)。4.TTL集成JK觸發(fā)器正常工作時,其和端應(yīng)接(高)電平。5.已知某函數(shù),該函數(shù)的反函數(shù)=6.如果對鍵盤上108個符號進(jìn)行二進(jìn)制編碼,則至少要(7)位二進(jìn)制數(shù)碼。7.典型的TTL與非門電路使用的電路為電源電壓為(5)V,其輸出高電平為(3.6)V,輸出低電平為(0.35)V,CMOS電路的電源電壓為(3—18)V。8.74LS138是3線—8線譯碼器,譯碼為輸出低電平有效,若輸入為A2A1A0=110時,輸出應(yīng)為(10111111)。9.將一個包含有32768個基本存儲單元的存儲電路設(shè)計16位為一個字節(jié)的ROM。該ROM有(11)根地址線,有(16)根數(shù)據(jù)讀出線。10.兩片中規(guī)模集成電路10進(jìn)制計數(shù)器串聯(lián)后,最大計數(shù)容量為(100)位。11.下圖所示電路中,Y1=ABY1Y2Y3(AB);Y2ABY1Y2Y312.某計數(shù)器的輸出波形如圖1所示,該計數(shù)器是(5)進(jìn)制計數(shù)器。13.驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為(低)有效。二、單項選擇題1.

函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為(A)。A.F(A,B,C)=∑m(0,2,4)B.(A,B,C)=∑m(3,5,6,7)C.F(A,B,C)=∑m(0,2,3,4)D.F(A,B,C)=∑m(2,4,6,7)2.8線—3線優(yōu)先編碼器的輸入為I0—I7,當(dāng)優(yōu)先級別最高的I7有效時,其輸出的值是(C)。A.111B.010C.000D.1013.十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有(C)個。A.16B.2C.4D.84.有一個左移移位寄存器,當(dāng)預(yù)先置入1011后,其串行輸入固定接0,在4個移位脈沖CP作用下,四位數(shù)據(jù)的移位過程是(A)。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115.已知74LS138譯碼器的輸入三個使能端(E1=1,E2A=E2B=0)時,地址碼A2A1A0=011,則輸出Y7~Y0是(C)。A.11111101B.10111111C.11110111D.111111116.一只四輸入端或非門,使其輸出為1的輸入變量取值組合有(A)種。

A.15

B.8C.7

D.17.隨機存取存儲器具有(A)功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫8.N個觸發(fā)器可以構(gòu)成最大計數(shù)長度(進(jìn)制數(shù))為(D)的計數(shù)器。A.NB.2NC.N2D.2N0000000010100111001011101119.某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下,其計數(shù)的容量為(B)A.八B.五C.四D.三10.已知某觸發(fā)的特性表如下(A、B為觸發(fā)器的輸入)其輸出信號的邏輯表達(dá)式為(C)。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A.Qn+1=AB.C.D.Qn+1=B11.有一個4位的D/A轉(zhuǎn)換器,設(shè)它的滿刻度輸出電壓為10V,當(dāng)輸入數(shù)字量為1101時,輸出電壓為(A)。A.8.125VB.4VC.6.25VD.9.375V12.函數(shù)F=AB+BC,使F=1的輸入ABC組合為(

D

)

A.ABC=000

B.ABC=010C.ABC=101

D.ABC=11013.已知某電路的真值表如下,該電路的邏輯表達(dá)式為(C)。A.B.C.D.ABCYABCY0000100000111011010011010111111114.四個觸發(fā)器組成的環(huán)行計數(shù)器最多有(D)個有效狀態(tài)。A.4B.6C.8D.16(B)三、判斷說明題1、邏輯變量的取值,1比0大。(×)2、D/A轉(zhuǎn)換器的位數(shù)越多,能夠分辨的最小輸出電壓變化量就越?。ā蹋?.八路數(shù)據(jù)分配器的地址輸入(選擇控制)端有8個。(×)4、因為邏輯表達(dá)式A+B+AB=A+B成立,所以AB=0成立。(×)5、利用反饋歸零法獲得N進(jìn)制計數(shù)器時,若為異步置零方式,則狀態(tài)SN只是短暫的過渡狀態(tài),不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。(√)6.在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號,語音信號不是數(shù)字信號。(√)7.約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合,用卡諾圖化簡時,可將約束項當(dāng)作1,也可當(dāng)作0。(√)8.時序電路不含有記憶功能的器件。(×)9.計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù),還能作為分頻器用。(√)10.優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼.(√)一、單項選擇題(每小題1分,共15分)1.一位十六進(jìn)制數(shù)可以用多少位二進(jìn)制數(shù)來表示?(C)A.1B.2C.4D.162.以下電路中常用于總線應(yīng)用的是(A)A.TSL門B.OC門C.漏極開路門D.CMOS與非門3.以下表達(dá)式中符合邏輯運算法則的是(D)A.C·C=C2B.1+1=10C.0<1D.A+1=14.T觸發(fā)器的功能是(D)A.翻轉(zhuǎn)、置“0”B.保持、置“1”C.置“1”、置“0”D.翻轉(zhuǎn)、保持5.存儲8位二進(jìn)制信息要多少個觸發(fā)器(D)A.2B.3C.4D.86.多諧振蕩器可產(chǎn)生的波形是(B)A.正弦波B.矩形脈沖C.三角波D.鋸齒波7.一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端的個數(shù)是(C)A.1B.2C.4D.168.引起組合邏輯電路中竟?fàn)幣c冒險的原因是(C)A.邏輯關(guān)系錯;B.干擾信號;C.電路延時;D.電源不穩(wěn)定。9.同步計數(shù)器和異步計數(shù)器比較,同步計數(shù)器的最顯著優(yōu)點是(A)A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP控制10.N個觸發(fā)器可以構(gòu)成能寄存多少位二進(jìn)制數(shù)碼的寄存器(B)A.N-1B.NC.N+1D.2N11.若用JK觸發(fā)器來實現(xiàn)特性方程,則JK端的方程應(yīng)為(B)A.J=AB,K=B.J=AB,K=C.J=,K=ABD.J=,K=AB12.一個無符號10位數(shù)字輸入的DAC,其輸出電平的級數(shù)是(C)A.4B.10C.1024D.10013.要構(gòu)成容量為4K×8的RAM,需要多少片容量為256×4的RAM?(D)A.2B.4C.8D.3214.隨機存取存儲器RAM中的容,當(dāng)電源斷掉后又接通,則存儲器中的容將如何變換(

C)

A.全部改變B.全部為1C.不確定D.保持不變15.用555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器,其輸出的脈寬為(B)A.0.7RC;B.1.1RC;C.1.4RC;D.1.8RC;二、多項選擇題(每小題1分,共5分)16.以下代碼中,為無權(quán)碼的是(C)(D)()()A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼17.當(dāng)三態(tài)門輸出高阻狀態(tài)時,以下說確的是(A)(B)()()A.用電壓表測量指針不動B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動18.已知F=A+BD+CDE+D,下列結(jié)果正確的是哪幾個?(A)(C)()()A.F=B.F=C.F=D.F=19.欲使JK觸發(fā)器按Qn+1=Qn工作,可使JK觸發(fā)器的輸入端為以下哪幾種情況(

A)(B)(D)()

A.J=K=0B.J=Q,K=C.J=,K=QD.J=Q,K=020.關(guān)于PROM和PAL的結(jié)構(gòu),以下敘述正確的是(A)(D)()()A.PROM的與陣列固定,不可編程B.PROM與陣列、或陣列均不可編程C.PAL與陣列、或陣列均可編程D.PAL的與陣列可編程三、判斷改錯題(每小題2分,共10分)21.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無大小之分。(√)22.TTL與非門的多余輸入端可以接固定高電平。(√)23.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。(√)24.D觸發(fā)器的特征方程Qn+1=D,而與Qn無關(guān),所以,D觸發(fā)器不是時序電路。(×)25.移位寄存器74LS194可串行輸入并行輸出,但不能串行輸入串行輸出。(×)四、填空題(每小題2分,共16分)26.二進(jìn)制數(shù)(1011.1001)2轉(zhuǎn)換為八進(jìn)制數(shù)為13.41,轉(zhuǎn)換為十六進(jìn)制數(shù)為B9。27.?dāng)?shù)字電路按照是否具有記憶功能通??煞譃閮深悾航M合邏輯電路、時序邏輯電路。28.已知邏輯函數(shù)F=A⊕B,它的與非-與非表達(dá)式為,或與非表達(dá)式為。29.5個變量可構(gòu)成32個最小項,變量的每一種取值可使1個最小項的值為1。30.在題30圖所示可編程陣列邏輯(PAL)電路中,Y1=,Y3=。題30圖31.555定時器構(gòu)成的施密特觸發(fā)器,若電源電壓VCC=12V,電壓控制端經(jīng)0.01μF電容接地,則上觸發(fā)電平UT+=8V,下觸發(fā)電平UT–=4V。32.若ROM具有10條地址線和8條數(shù)據(jù)線,則存儲容量為1K×8比特,可以存儲1024個字節(jié)。33.對于JK觸發(fā)器,若,則可完成T觸發(fā)器的邏輯功能;若,則可完成D觸發(fā)器的邏輯功能。1.對于邏輯問題表示方法中具有唯一性的是D。(A)與-或式(B)或-與式(C)邏輯圖(D)卡諾圖2.B。(A)(B)(C)(D)3.C。(A)(B)(C)(D)4.邊沿式D觸發(fā)器是一種C穩(wěn)態(tài)電路。(A)無(B)單(C)雙(D)多5.L=AB+C的對偶式為______B______。(A)A+BC(B)(A+B)C(C)A+B+C(D)ABC圖16.將D觸發(fā)器改造成T觸發(fā)器,圖1所示電路中的虛線框應(yīng)是__D____。圖1(A)或非門(B)與非門(C)異或門(D)同或門7.標(biāo)準(zhǔn)與-或式是由____B______構(gòu)成的邏輯表達(dá)式。(A)與項相或(B)最小項相或(C)最大項相與(D)或項相與8.與十進(jìn)制數(shù)(53.5)10等值的數(shù)或代碼為B。(A)(101011.101)8421BCD(B)(35.8)16(C)(110101.01)2(D)(65.1)89.某D/A轉(zhuǎn)換器滿刻度輸出電壓為10V,要求1mV的分辨率,其輸入數(shù)字量位數(shù)至少為B位。(A)13(B)14(C)15(D)1610.在下面圖2所示中能實現(xiàn)邏輯狀態(tài)輸出的電路為A;11.一個12K8位存儲系統(tǒng),需要地址線數(shù)為多少?需要2K4位存儲器芯片數(shù)為多少

應(yīng)選擇C。(A)地址線13,芯片數(shù)6;(B)地址線10,芯片數(shù)6;(C)地址線14,芯片數(shù)12;(D)地址線13,芯片數(shù)12。12.以下四種轉(zhuǎn)換器,B是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。(A)逐次逼近型(B)并聯(lián)比較型(C)雙積分型(D)施密特觸發(fā)器試卷一一、(20分)選擇填空。1.十進(jìn)制數(shù)3.625的二進(jìn)制數(shù)和8421BCD碼分別為(B)11.11和11.001B.11.101和0011.1C.11.01和11.1D.11.101和11.1012.下列幾種說法中錯誤的是(D)A.任何邏輯函數(shù)都可以用卡諾圖表示。B.邏輯函數(shù)的卡諾圖是唯一的。C.同一個卡諾圖化簡結(jié)果可能不是唯一的。D.卡諾圖中1的個數(shù)和0的個數(shù)相同。3.和TTL電路相比,CMOS電路最突出的優(yōu)點在于(D)A.可靠性高B.抗干擾能力強C.速度快D.功耗低4.為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù),可以使用(B)A.寄存器B.移位寄存器C.計數(shù)器D.存儲器5.單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于(C)A.觸發(fā)脈沖的寬度B.觸發(fā)脈沖的幅度C.電路本身的電容、電阻的參數(shù)D.電源電壓的數(shù)值6.為了提高多諧振蕩器頻率的穩(wěn)定性,最有效的方法是(C)A.提高電容、電阻的精度B.提高電源的穩(wěn)定度C.采用石英晶體振蕩器C.保持環(huán)境溫度不變7.已知時鐘脈沖頻率為fcp,欲得到頻率為0.2fcp的矩形波應(yīng)采用(A)A.五進(jìn)制計數(shù)器B.五位二進(jìn)制計數(shù)器C.單穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器8.在圖1-8用555定時器組成的施密特觸發(fā)電路中,它的回差電壓等于(B)A.5VB.2VC.4VD.3V圖1-8試卷二一、(18分)選擇填空題1.用卡諾圖法化簡函數(shù)F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最簡與-或式____c____。A. B. C. D. 2.邏輯函數(shù)F1、F2、F3的卡諾圖如圖1-2所示,他們之間的邏輯關(guān)系是b,。A.F3=F1?F2 B.F3=

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論