山東大學(xué)大規(guī)模通信系統(tǒng)仿真設(shè)計(jì)(COSSAP)

山東大學(xué)大規(guī)模通信系統(tǒng)仿真設(shè)計(jì)（COSSAP）與專用集成電路設(shè)計(jì)（ASIC）實(shí)驗(yàn)室簡介

經(jīng)專家論證，在學(xué)校的大力支持及信息學(xué)院院領(lǐng)導(dǎo)的組織下，ASIC實(shí)驗(yàn)室自2003年開始籌建，經(jīng)半年多的努力，于2004年4月完成硬件環(huán)境建設(shè)和軟件的安裝、調(diào)試并全日對(duì)外開放，可以讓用戶以最低的成本共享當(dāng)今世界上最尖端的科技。一．實(shí)驗(yàn)室基本配置實(shí)驗(yàn)室初期投入資金200余萬元，配備了近30臺(tái)高分辨21英寸平面顯示器的Sun工作站,并為EDA平臺(tái)配備了雙Sun服務(wù)器(見[附圖1]硬件體系結(jié)構(gòu))。服務(wù)器配置安裝了世界上最著名的作為全球最大EDA軟件生產(chǎn)商之一的美國Synopsys公司的設(shè)計(jì)工具軟件，包括通信系統(tǒng)仿真和集成電路設(shè)計(jì)的全套EDA設(shè)計(jì)軟件（見[附錄1]SYNOPSYS軟件列表）。概括為以下二大部分：⑴大規(guī)模通訊系統(tǒng)仿真設(shè)計(jì)（COSSAP）軟件包該軟件包包括一系列工具，可進(jìn)行系統(tǒng)級(jí)算法和結(jié)構(gòu)的設(shè)計(jì)、濾波器設(shè)計(jì)、軟硬件協(xié)同設(shè)計(jì)，而且對(duì)獨(dú)立的系統(tǒng)級(jí)仿真器提供了直觀易用的圖形界面、強(qiáng)大的除錯(cuò)功能，用戶可以快速得到結(jié)果。對(duì)系統(tǒng)性能和內(nèi)存的充分利用，使大規(guī)模系統(tǒng)的仿真有較大的改善。另外，該部分還提供了方法學(xué)和支持庫的系統(tǒng)設(shè)計(jì)解決方案。以源代碼形式、方框圖、流程圖形式提供豐富的系統(tǒng)設(shè)計(jì)模型庫。如：數(shù)字音頻廣播模型庫、GSM參考設(shè)計(jì)開發(fā)庫、DSP產(chǎn)品設(shè)計(jì)開發(fā)庫、Bluetooth參考設(shè)計(jì)開發(fā)庫、CDMA2000參考設(shè)計(jì)開發(fā)庫、MPEG4參考設(shè)計(jì)開發(fā)庫等等，這些庫使SOC系統(tǒng)的設(shè)計(jì)和仿真成為可能。⑵專用集成電路設(shè)計(jì)（ASIC）軟件包該軟件包中包括了邏輯綜合、行為綜合工具、VHDL及Verilog混合仿真工具、可測性設(shè)計(jì)工具、IP開發(fā)工具以及可綜合IP庫和可仿真IP庫。具有系統(tǒng)行為和算法的設(shè)計(jì)、RTL級(jí)算法的實(shí)現(xiàn)、門級(jí)綜合，同時(shí)可完成時(shí)序分析、門級(jí)仿真等設(shè)計(jì)和驗(yàn)證功能。在IC版圖級(jí)設(shè)計(jì)軟件包中包括版圖級(jí)設(shè)計(jì)工具包、設(shè)計(jì)驗(yàn)證工具和功耗、時(shí)序和晶體管級(jí)驗(yàn)證工具。具有版圖與電路圖一致性的比較、版圖設(shè)計(jì)、自動(dòng)布局布線、RC參數(shù)的提取、以及晶體管級(jí)的功耗仿真等功能。所有這些軟件為專用集成電路的設(shè)計(jì)提供了設(shè)計(jì)平臺(tái)條件，使ASIC設(shè)計(jì)成為可能。二．師資力量教授：王祖強(qiáng)劉志軍李惠君高級(jí)實(shí)驗(yàn)師：王照君陳惠凱講師：李玲徐輝研究生：40余人中心實(shí)驗(yàn)室現(xiàn)已建成并將逐步完善，與此同時(shí)，信息科學(xué)與工程學(xué)院還于2005年增加了集成電路設(shè)計(jì)新專業(yè)，目的是盡快優(yōu)質(zhì)地培養(yǎng)IC設(shè)計(jì)專業(yè)人才，使在校本科生、研究生通過系統(tǒng)學(xué)習(xí)，掌握從IC系統(tǒng)設(shè)計(jì)→邏輯綜合→電路仿真→版圖生成（GDSII）→流片→后仿真的全套設(shè)計(jì)和驗(yàn)證技術(shù)（設(shè)計(jì)流程見[附圖2]ASIC設(shè)計(jì)流程1&[附圖3]ASIC設(shè)計(jì)流程2），逐步建立與加強(qiáng)IC研發(fā)與后備人才隊(duì)伍，以彌補(bǔ)長期以來的人才空缺，其前景將會(huì)非常可觀。中心還將以科技創(chuàng)新、服務(wù)山東為宗旨，加強(qiáng)與省內(nèi)外高科技企業(yè)的廣泛聯(lián)系與合作。同時(shí)為省內(nèi)從事研發(fā)活動(dòng)的集成電路公司提供優(yōu)質(zhì)服務(wù)，以全面配合集成電路產(chǎn)品發(fā)展周期中的各種需要?？蔀榧呻娐菲髽I(yè)提供IC前后端設(shè)計(jì)、企業(yè)孵化、人才培養(yǎng)等全方位服務(wù)，中心的成立將為山東快速發(fā)展集成電路產(chǎn)業(yè)起到有力的扶持和助推作用。[附圖1]系統(tǒng)硬件體系結(jié)構(gòu)[附錄1]SYNOPSYS軟件列表1.CoCentricSystemStudioPackage（通信集成系統(tǒng)仿真設(shè)計(jì)工具包）(1)系統(tǒng)設(shè)計(jì)仿真及DSP算法、通信系統(tǒng)研究設(shè)計(jì)軟件包·CoCentricSystemStudio:基于C＋＋的系統(tǒng)級(jí)算法、結(jié)構(gòu)的設(shè)計(jì)和仿真工具·SystemStudioFilterDesignTools：系統(tǒng)級(jí)濾波器設(shè)計(jì)工具·SystemStudioHWCo-Simulation：系統(tǒng)級(jí)軟硬件協(xié)同設(shè)計(jì)工具（systemc和HDL語言）·SystemStudioStandaloneSimulator：獨(dú)立的系統(tǒng)級(jí)仿真器（直觀易用的圖形界面、強(qiáng)大的除錯(cuò)功能使用者可以快速得到結(jié)果、性能和內(nèi)存充分利用，使大規(guī)模系統(tǒng)的仿真有較大的改善）(2)系統(tǒng)設(shè)計(jì)模型庫以下模型庫的測試平臺(tái)和測試向量以源碼形式提供，其模塊構(gòu)造以源碼和方框圖、流程圖形式提供，功能核心以編譯庫形式提供·SystemStudioDABModelLibrary：數(shù)字音頻廣播模型庫·SystemStudioECCModelLibrary：ECC模型庫·SystemStudioADSLRDK：ADSL參考設(shè)計(jì)開發(fā)庫·SystemStudioCDMARDK：CDMA參考設(shè)計(jì)開發(fā)庫·SystemStudioDECTRDK：DECT參考設(shè)計(jì)開發(fā)庫·SystemStudioDVBRDK：數(shù)字視頻廣播參考設(shè)計(jì)開發(fā)庫·SystemStudioGSMRDK：GSM參考設(shè)計(jì)開發(fā)庫·SystemStudioIS-136RDK：IS-136參考設(shè)計(jì)開發(fā)庫·SystemStudioMPEG2RDK：MPEG2參考設(shè)計(jì)開發(fā)庫·SystemStudioPDCRDK：PDC參考設(shè)計(jì)開發(fā)庫·SystemStudioDSPGroupPDK：DSP產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioLucentPDK：Lucent產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioDSPGroupPDK：DSP產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioLucentPDK：Lucent產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioMotorolaPDK：Motorola產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioNECPDK：NEC產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioTIPDK：TI產(chǎn)品設(shè)計(jì)開發(fā)庫·SystemStudioCDMA2000RDK：CDMA2000參考設(shè)計(jì)開發(fā)庫·SystemStudioBluetoothRDK：Bluetooth參考設(shè)計(jì)開發(fā)庫·SystemStudioMPEG4RDK：MPEG4參考設(shè)計(jì)開發(fā)庫2.ASICdesignpackage（專用集成電路設(shè)計(jì)工具包）(1) 邏輯綜合、行為綜合工具synthesis包括：·DCUltra（DesignCompilerUltra）：邏輯綜合工具·DesignAnalyzer：圖形化設(shè)計(jì)綜合工具界面·HDLCompilerVerilog：Verilog代碼編譯工具·BehavioralCompiler：行為綜合工具·SystemCCompiler：系統(tǒng)C描述綜合總價(jià)·ModuleCompiler：數(shù)據(jù)通路綜合工具·LibraryCompiler：綜合庫編譯工具·PowerCompiler：功耗優(yōu)化綜合工具·DFTCompiler：測性設(shè)計(jì)綜合工具·BSDCompiler：邊界掃描綜合工具·EDIFNetlistReader：EDIF網(wǎng)表工具·VHDLCompiler：VHDL代碼編譯工具·AMPS：晶體管級(jí)綜合優(yōu)化工具以下設(shè)計(jì)綜合及接口的輔助工具·CHV-AddtnlChipViewer：·BDC-BlockDelayCalcul：·CTVInterface：·LSINDLInterface：·TDLInterface：·Integrator/FalconFramework：(2) VHDL及Verilog混合仿真工具·VCSMX包括VCS和SciroccoSimulator：VCS：Verilog仿真器，提供測試覆蓋率分析，提供混合語言仿真（需Scirocco），提供數(shù)?；旌闲盘?hào)仿真，集成VirSim波形觀察器。SciroccoSimulator：VHDL仿真器，提供混合語言仿真，集成VirSim波形觀察器?！ERADevelopersKit：測試平臺(tái)開發(fā)和測試向量自動(dòng)生成工具·SimWave：附加的波形觀察器(3)設(shè)計(jì)驗(yàn)證工具和功耗、時(shí)序和晶體管級(jí)驗(yàn)證工具·PrimeTime：靜態(tài)時(shí)序分析工具·Formality：形式驗(yàn)證工具·NanoSim：晶體管級(jí)仿真工具·Pathmill：晶體管級(jí)靜態(tài)時(shí)序分析工具(4)可綜合IP庫和可仿真IP庫及IP開發(fā)工具注：以下IP庫的測試平臺(tái)和測試向量以源碼形式提供，功能核心以編譯庫形式提供·DesignWare：可綜合IP庫（>140個(gè)IP），和可仿真IP庫（>18000個(gè)）(5)可測性設(shè)計(jì)工具·TetraMAXATPG：ATPG測試向量自動(dòng)生成工具·TetraMAXIddQTest：附加的IddQTest工具LAYOUTEDUCATIONALBUNDLE：版圖級(jí)設(shè)計(jì)工具Apollo：自動(dòng)布局布線工具·Apollo-VDSMPlace&Route+5MW·Apollo,AdvClockManagementOp·Apollo,AdvTimingDrivenOp·Apollo,HighPerformanceOp·Sa