門電路習(xí)題課講解課件

1

第三章習(xí)題課1第三章習(xí)題課1本章主要介紹了邏輯電路的基本概念和TTL、CMOS等集成邏輯門。TTL電路輸入級采用多發(fā)射極晶體管，輸出級采用推拉式結(jié)構(gòu)，所以工作速度較快，負(fù)載能力較強，是目前使用最廣泛的一種集成邏輯門。應(yīng)掌握好TTL門電氣特性和參數(shù)。

MOS電路屬于單極型電路，CMOS電路具有高速度、功耗低、扇出大、電源電壓范圍寬、抗干擾能力強、集成度高等一系列特點，使之在整個數(shù)字集成電路中占據(jù)主導(dǎo)地位的趨勢日益明顯。小結(jié)本章主要介紹了邏輯電路的基本概念和TTL、CMOS等集成邏輯2

本章總的要求：熟練掌握TTL和CMOS集成門電路輸出與輸入間的邏輯關(guān)系、外部電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態(tài)特性等；了解和掌握各類集成電子器件正確的使用方法。

重點：TTL電路與CMOS電路的結(jié)構(gòu)與特點本章總的要求：熟練掌握TTL和CMOS集成門電路輸出與輸3附:門電路的常見邏輯符號與門

或門

非門F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF附:門電路的常見邏輯符號與門4與非門

或非門

OC門(兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國標(biāo)與非門或非門5AB&AB&AB國家標(biāo)準(zhǔn)三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&&AB&AB&AB國家標(biāo)準(zhǔn)三態(tài)門與或非門+AFAF&67

當(dāng)輸入為0V、5V時，基極回路等效電路如圖vI

5.1k20k10VbebeRB

VB解：

知識點1：三極管開關(guān)電路3.11(a)在圖示電路中，試計算當(dāng)輸入端分別接0V、5V和懸空時輸出電壓vO的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后vBE≈0.7V，電路參數(shù)如圖中所示。vI

+10V-10V5.1k20k2kvO

β=30其戴維寧等效電路如圖RB=5.1//20k=4.1k7當(dāng)輸入為0V、5V時，基極回路等效電路如圖vI5.1k78

(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈10V。+10V4.1k2kvO

β=302V等效電路如圖(2)vI=5V時此時發(fā)射結(jié)正偏+10V4.1k2kvO

β=301.9VT飽和，vO=VCE(sat)=0.1V等效電路如圖8(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈10V。89

(3)輸入端懸空時基極回路等效電路如圖be20k10V此時發(fā)射結(jié)反偏，T截止，vO≈10V。vI

+10V-10V5.1k20k2kvO

β=309(3)輸入端懸空時基極回路等效電路如圖be20k10V910

3.12圖示電路，試計算當(dāng)輸入端分別接0V、5V和懸空時輸出電壓vO的數(shù)值，并指出三極管工作在什么狀態(tài)，三極管導(dǎo)通后vBE=0.7V。解:當(dāng)輸入為0V、5V時，基極回路等效電路如圖其戴維寧等效電路如圖beRB

VB

RB=4.7k//18k=3.7kvI

+5V-8V3k4.7k18k2kvO

β=50bevI

3k4.7k18k5Vbe8V103.12圖示電路，試計算當(dāng)輸入端分別接0V、5V1011

(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈5V。(2)vI=5V時此時發(fā)射結(jié)正偏T飽和，vO=VCE(sat)=0.1V。RB

VB

vO

+5ViB

β=5011(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈5V。1112

(3)輸入端懸空時基極回路等效電路如圖示其戴維寧等效電路如圖示beRB

VB

RB=(4.7+3)//18=5.4kT飽和，vO=VCE(sat)=0.1V。此時發(fā)射結(jié)正偏e3k4.7k18k5Vb8VvI

+5V-8V3k4.7k18k2kvO

β=50be12(3)輸入端懸空時基極回路等效電路如圖示其戴維寧等效電12

題知識點2：二極管與門、或門的應(yīng)用p131圖2-18（四版）

在CMOS電路中有時采用下圖（a）（b）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1Y2的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(a)二極管構(gòu)成與門，C、D、E只要有一個為低電平，則vI1為低電平(b)二極管構(gòu)成或門，C、D、E只要有一個為高電平，則vI2為高電平題知識點2：二極管與門、或門的應(yīng)用p131圖13

題知識點2：二極管與門、或門的應(yīng)用

在CMOS電路中有時采用下圖（c）（d）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y3Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(c)二極管構(gòu)成或門，Y1、Y2只要有一個為高電平，則Y3為高電平(d)二極管構(gòu)成與門，Y1、Y2只要有一個為低電平，則Y4為低電平題知識點2：二極管與門、或門的應(yīng)用在CMOS電路中1415

3.14指出圖示各門電路的輸出是什么狀態(tài)。已知這些門電路都是74系列TTL門電路。知識點3：TTL門電路的輸入端負(fù)載特性見P156圖P3.14153.14指出圖示各門電路的輸出是什么狀態(tài)。已知這些門電15因控制端有效，因控制端無效Y6處于高阻態(tài)

因控制端有效，因控制端無效Y6處于高阻態(tài)16VCC

=15.1KVIL

vI1

Y7VCC=15.1KVILvI1Y71718

3.15指出圖示各門電路的輸出是什么狀態(tài)。已知這些門電路都是CC4000系列CMOS門電路。知識點3：COMS門電路的輸入端負(fù)載特性P156圖P3.15183.15指出圖示各門電路的輸出是什么狀態(tài)。已知這些門18VDD

Y4

&&RL

V'CCVIL

VDDY4&&RLV'CCVIL1920

3.16圖示電路中，與非門GM最多可驅(qū)動多少個同樣的與非門？要求GM的高低電平滿足VOH≧3.2V，VOL≦0.4V。與非門的輸入電流為IIL≦-1.6mA，IIH≦40μA。VOL≦0.4V時輸出電流最大值為IOL(max)=16mA，

VOH≧3.2V時輸出電流最大值為IOH(max)=-0.4mA

解：①GM輸出低電平時IOL(max)=16mA，

IIL≦-1.6mA&GM&&&......N

因輸入低電平時每個與非門輸入端總電流為IILIOL知識點4：扇出系數(shù)，與非門輸入特性203.16圖示電路中，與非門GM最多可驅(qū)動多少個同2021

②GM輸出高電平時IOH(max)=-0.4mA，

IIH≦40μA&GM&&&......N

因輸入高電平時每個與非門輸入端總電流為2IIHIOHIIH綜合①②，N=521②GM輸出高電平時IOH(max)=-0.4mA，21知識點4：扇出系數(shù)，或非門輸入特性3.17[解]當(dāng)時，可以求得當(dāng)時，又可求得故能驅(qū)動5個同樣的或非門。已知:知識點4：扇出系數(shù)，或非門輸入特性3.17[解]已知:2223

3.18.試說明在下列情況下，用萬用表測量圖中vI2得到的電壓各為多少？與非門為74系列TTL電路，萬用表使用5V量程，內(nèi)阻為20KΩ/V&VvI2vI1解：等效電路：R14kΩ100KT1

vI2

VCC

be2

be5

vI1

（3）

vI1=3.2VvB1=2.1V；vI2=1.4V（1）

vI1懸空vB1=2.1V；vI2=1.4V（2）

vI1=0.2VvB1=0.9V；vI2=0.2V

知識點5：與非門輸入端電平互相影響233.18.試說明在下列情況下，用萬用表測量圖中2324

（4）

vI1經(jīng)51Ω電阻接地vB1=0.75V；vI2=0.05VR14kΩ100KT1

vI2

VCC

be2

be5

vI1

51Ω（5）

vI1經(jīng)10kΩ電阻接地vB1=2.1V；vI2=1.4V24（4）vI1經(jīng)51Ω電阻接地vB1=0.75V；vI24舉例見P122例3.5.3：計算圖中電阻RP取值范圍。已知：VOH=3.4V,VOL=0.2V,VIH(min)=2.0V,VIL(max)=0.8V，IIH＝0.04mA。解：當(dāng)=VOH時，要求VIH(min)VOH-IIHRPVIH(min)當(dāng)=VOL時，要求VIL(max)=VOL+RP(VCC-VBE–VOL)/(R1+RP)VIL(max)RP0.69KRP35K對于74系列，當(dāng)RP=2K時，就達(dá)到1.4V。綜合兩種情況RP應(yīng)按此式選取牢記：RP大于2K歐姆時，輸入等效為高電平；小于0.7K歐姆時，輸入等效為低電平。舉例見P122例3.5.3：計算圖中電阻RP取值范圍。已知2526

3.23計算圖中RL阻值范圍，其中G1、G2、G3是74LS系列OC門,輸出管截止時的漏電流為IOH=100μA，輸出低電平VOL≦0.4V時允許的最大負(fù)載電流為ILM=8mA；G4、G5、G6是74LS與非門，它們的輸入電流為IIL≦-0.4mA，IIH

≦20μA，V'CC=5V，要求OC門的輸出高電平VOH≧3.2V，輸出低電平VOL≦0.4V

。解：&RL

V'CC

&&&&G2G1G4G5G6&G3VOHIOHIIH(1)輸出高電平時，RL不能太大，應(yīng)滿足

知識點6：上拉電阻計算263.23計算圖中RL阻值范圍，其中G1、G2、G3是2627

&RL

V'CC

&&&&G2G1G4G5G6&G3VOLILMIIL(2)只有一個門輸出低電平時，RL不能太小，應(yīng)滿足27&RLV'CC&&&&G2G1G4G5G6&G3V2728

3.25圖示是一個繼電器線圈驅(qū)動電路.要求在vI=VIH時三極管截止,而vI=0時三極管飽和導(dǎo)通.已知門輸出管截止時的漏電流IOH≦100μA,導(dǎo)通時允許流過的最大電流ILM=10mA,管壓降小于0.1V.三極管β=50,繼電器線圈內(nèi)阻240Ω,電源電壓VCC=12V,VEE=-8V,R2=3.2k,R3=18k,試求R1的阻值范圍.解:(1)

vI=VIH時,VP=0.1V,三極管截止,IB=0R1不能太小,否則，OC門會被燒壞。即:IL=I2-I1

≦ILM

+12V-8VR2

R3

R1

β=50vI1VP

IL

I2

I1

VIH

知識點6：OC門上拉電阻的計算283.25圖示是一個繼電器線圈驅(qū)動電路.要求在vI=2829

(2)vI=0時,VP為高電平R1不能太大,否則，三極管基極電流小,不飽和。+12V-8VR2

R3

R1

β=50vI1VP

I1

I3

I2

IB

IOH

0V29(2)vI=0時,VP為高電平R1不能太大,否則，三極2930

①G1輸出低電平時,三極管截止,IB=0RB不能太小,否則，OC門會被燒壞。+5VRB

&VOL

IL

IG1RC

1&&≥1即:IL=I

≦ILM

3.26(1)求RB的取值范圍。(2)若將OC門換成推拉式輸出的TTL電路，會發(fā)生什么情況。解(1)30①G1輸出低電平時,三極管截止,IB=0RB不能太3031

②G1輸出高電平時(輸出管截止),三極管應(yīng)飽和RB不能太大，否則，三極管基極電流小，不飽和。+5VRB

&G1RC

1&&≥1VOH

IOH

IIB

31②G1輸出高電平時(輸出管截止),三極管應(yīng)飽和RB不3132

(2)若將OC門換成推拉式輸出的TTL電路則TTL門電路輸出高電平時為低內(nèi)阻，而且三極管的發(fā)射結(jié)導(dǎo)通時也是低內(nèi)阻，因此可能因電流過大而使TTL電路和三極管受損。等效電路如圖示。VCC

R4

T4

+5VRC

I大32(2)若將OC門換成推拉式輸出的TTL電路則TTL門電32判斷題（正確打√，錯誤的打×）1．TTL與非門的多余輸入端可以接固定高電平。（）2．當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（）3．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（）4．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（）√√√√5．CMOS或非門與TTL或非門的邏輯功能完全相同。（）6．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）√×判斷題（正確打√，錯誤的打×）1．TTL與非門的多余輸入端可337．TTL集電極開路門輸出為１時由外接電源和電阻提供輸出電流。（）8．一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（）9．CMOSOD門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與。（）10．TTLOC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（）√×√√填空題2．OC門稱為

門，多個OC門輸出端并聯(lián)到一起可實現(xiàn)

功能。

1.集電極開路門的英文縮寫為

門，工作時必須外加

和

OC

電源

負(fù)載

集電極開路線與

3.三態(tài)輸出門其輸出端有三種可能出現(xiàn)的狀態(tài)：

高阻、高電平、低電平7．TTL集電極開路門輸出為１時由外接電源和電阻提供輸出電流34選擇題1.三態(tài)門輸出高阻狀態(tài)時，

是正確的說法。A.用電壓表測量指針不動B.相當(dāng)于懸空C.電壓不高不低D.測量電阻指針不動2.以下電路中可以實現(xiàn)“線與”功能的有

。A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門3．以下電路中常用于總線應(yīng)用的有

。A.TSL門B.OC門C.漏極開路門D.CMOS與非門4．邏輯表達(dá)式Y(jié)=AB可以用

實現(xiàn)。A.正或門B.正非門C.正與門D.負(fù)或門A.B.D.

C.D.A.C.D.選擇題1.三態(tài)門輸出高阻狀態(tài)時，是正355．TTL電路在正邏輯系統(tǒng)中，以下各種輸入中

相當(dāng)于輸入邏輯“1”。A.懸空B.通過電阻2.7kΩ接電源C.通過電阻2.7kΩ接地D.通過電阻510Ω接地A.B.C.6．對于TTL與非門閑置輸入端的處理，可以

。A.接電源B.通過電阻3kΩ接電源C.接地D.與有用輸入端并聯(lián)A.B.D.7．CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是

。A.微功耗B.高速度C.高抗干擾能力D.電源范圍寬A.C.D.5．TTL電路在正邏輯系統(tǒng)中，以下各種輸入中369.下圖TTL電路中，實現(xiàn)下圖所示各輸出邏輯的正確電路是（）

BA&Y1=AB51KΩBA≥1Y2=AB51KΩA&Y3=ABEN51KΩB8.某TTL與非門的三個輸入分別為A，B，C，現(xiàn)只需用A，B兩個，C不用，則下面對C的處理方法哪個不正確?(

)A.與輸入A并用

B.與輸入B并用

C.接邏輯“0”

D.接邏輯“1”10.(

)可實現(xiàn)“線與”功能。A.與非門

B.OC門

C.

或非門

D.

傳輸門11.若將一TTL異或門（輸入端為A、B）當(dāng)作反相器使用，則A、B端應(yīng)

連接？(a)A或B中有一個接1；

(b)A或B中有一個接0；

(c)A和B并聯(lián)使用；

(d)不能實現(xiàn)。C

Y1B（a)

9.下圖TTL電路中，實現(xiàn)下圖所示各輸出邏輯的正確電路是（37P157[題3.20][題3.23]P157[題3.20]3839

第三章習(xí)題課1第三章習(xí)題課39本章主要介紹了邏輯電路的基本概念和TTL、CMOS等集成邏輯門。TTL電路輸入級采用多發(fā)射極晶體管，輸出級采用推拉式結(jié)構(gòu)，所以工作速度較快，負(fù)載能力較強，是目前使用最廣泛的一種集成邏輯門。應(yīng)掌握好TTL門電氣特性和參數(shù)。

MOS電路屬于單極型電路，CMOS電路具有高速度、功耗低、扇出大、電源電壓范圍寬、抗干擾能力強、集成度高等一系列特點，使之在整個數(shù)字集成電路中占據(jù)主導(dǎo)地位的趨勢日益明顯。小結(jié)本章主要介紹了邏輯電路的基本概念和TTL、CMOS等集成邏輯40

本章總的要求：熟練掌握TTL和CMOS集成門電路輸出與輸入間的邏輯關(guān)系、外部電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動態(tài)特性等；了解和掌握各類集成電子器件正確的使用方法。

重點：TTL電路與CMOS電路的結(jié)構(gòu)與特點本章總的要求：熟練掌握TTL和CMOS集成門電路輸出與輸41附:門電路的常見邏輯符號與門

或門

非門F=A?BF=A+B&ABFABFABFABFABFABFA1FAFAFAF附:門電路的常見邏輯符號與門42與非門

或非門

OC門(兩輸入與非)&ABFABFABFABFABFABF&ABFABFABF國標(biāo)與非門或非門43AB&AB&AB國家標(biāo)準(zhǔn)三態(tài)門(兩輸入與非)

與或非門+ABCDFABCDF&&AB&AB&AB國家標(biāo)準(zhǔn)三態(tài)門與或非門+AFAF&4445

當(dāng)輸入為0V、5V時，基極回路等效電路如圖vI

5.1k20k10VbebeRB

VB解：

知識點1：三極管開關(guān)電路3.11(a)在圖示電路中，試計算當(dāng)輸入端分別接0V、5V和懸空時輸出電壓vO的數(shù)值，并指出三極管工作在什么狀態(tài)。假定三極管導(dǎo)通以后vBE≈0.7V，電路參數(shù)如圖中所示。vI

+10V-10V5.1k20k2kvO

β=30其戴維寧等效電路如圖RB=5.1//20k=4.1k7當(dāng)輸入為0V、5V時，基極回路等效電路如圖vI5.1k4546

(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈10V。+10V4.1k2kvO

β=302V等效電路如圖(2)vI=5V時此時發(fā)射結(jié)正偏+10V4.1k2kvO

β=301.9VT飽和，vO=VCE(sat)=0.1V等效電路如圖8(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈10V。4647

(3)輸入端懸空時基極回路等效電路如圖be20k10V此時發(fā)射結(jié)反偏，T截止，vO≈10V。vI

+10V-10V5.1k20k2kvO

β=309(3)輸入端懸空時基極回路等效電路如圖be20k10V4748

3.12圖示電路，試計算當(dāng)輸入端分別接0V、5V和懸空時輸出電壓vO的數(shù)值，并指出三極管工作在什么狀態(tài)，三極管導(dǎo)通后vBE=0.7V。解:當(dāng)輸入為0V、5V時，基極回路等效電路如圖其戴維寧等效電路如圖beRB

VB

RB=4.7k//18k=3.7kvI

+5V-8V3k4.7k18k2kvO

β=50bevI

3k4.7k18k5Vbe8V103.12圖示電路，試計算當(dāng)輸入端分別接0V、5V4849

(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈5V。(2)vI=5V時此時發(fā)射結(jié)正偏T飽和，vO=VCE(sat)=0.1V。RB

VB

vO

+5ViB

β=5011(1)vI=0V時此時發(fā)射結(jié)反偏，T截止，vO≈5V。4950

(3)輸入端懸空時基極回路等效電路如圖示其戴維寧等效電路如圖示beRB

VB

RB=(4.7+3)//18=5.4kT飽和，vO=VCE(sat)=0.1V。此時發(fā)射結(jié)正偏e3k4.7k18k5Vb8VvI

+5V-8V3k4.7k18k2kvO

β=50be12(3)輸入端懸空時基極回路等效電路如圖示其戴維寧等效電50

題知識點2：二極管與門、或門的應(yīng)用p131圖2-18（四版）

在CMOS電路中有時采用下圖（a）（b）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y1Y2的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(a)二極管構(gòu)成與門，C、D、E只要有一個為低電平，則vI1為低電平(b)二極管構(gòu)成或門，C、D、E只要有一個為高電平，則vI2為高電平題知識點2：二極管與門、或門的應(yīng)用p131圖51

題知識點2：二極管與門、或門的應(yīng)用

在CMOS電路中有時采用下圖（c）（d）所示的擴(kuò)展功能用法，試分析各圖的邏輯功能，寫出Y3Y4的邏輯式。已知電源電壓VDD=10V，二極管的正向?qū)▔航禐?.7V。(c)二極管構(gòu)成或門，Y1、Y2只要有一個為高電平，則Y3為高電平(d)二極管構(gòu)成與門，Y1、Y2只要有一個為低電平，則Y4為低電平題知識點2：二極管與門、或門的應(yīng)用在CMOS電路中5253

3.14指出圖示各門電路的輸出是什么狀態(tài)。已知這些門電路都是74系列TTL門電路。知識點3：TTL門電路的輸入端負(fù)載特性見P156圖P3.14153.14指出圖示各門電路的輸出是什么狀態(tài)。已知這些門電53因控制端有效，因控制端無效Y6處于高阻態(tài)

因控制端有效，因控制端無效Y6處于高阻態(tài)54VCC

=15.1KVIL

vI1

Y7VCC=15.1KVILvI1Y75556

3.15指出圖示各門電路的輸出是什么狀態(tài)。已知這些門電路都是CC4000系列CMOS門電路。知識點3：COMS門電路的輸入端負(fù)載特性P156圖P3.15183.15指出圖示各門電路的輸出是什么狀態(tài)。已知這些門56VDD

Y4

&&RL

V'CCVIL

VDDY4&&RLV'CCVIL5758

3.16圖示電路中，與非門GM最多可驅(qū)動多少個同樣的與非門？要求GM的高低電平滿足VOH≧3.2V，VOL≦0.4V。與非門的輸入電流為IIL≦-1.6mA，IIH≦40μA。VOL≦0.4V時輸出電流最大值為IOL(max)=16mA，

VOH≧3.2V時輸出電流最大值為IOH(max)=-0.4mA

解：①GM輸出低電平時IOL(max)=16mA，

IIL≦-1.6mA&GM&&&......N

因輸入低電平時每個與非門輸入端總電流為IILIOL知識點4：扇出系數(shù)，與非門輸入特性203.16圖示電路中，與非門GM最多可驅(qū)動多少個同5859

②GM輸出高電平時IOH(max)=-0.4mA，

IIH≦40μA&GM&&&......N

因輸入高電平時每個與非門輸入端總電流為2IIHIOHIIH綜合①②，N=521②GM輸出高電平時IOH(max)=-0.4mA，59知識點4：扇出系數(shù)，或非門輸入特性3.17[解]當(dāng)時，可以求得當(dāng)時，又可求得故能驅(qū)動5個同樣的或非門。已知:知識點4：扇出系數(shù)，或非門輸入特性3.17[解]已知:6061

3.18.試說明在下列情況下，用萬用表測量圖中vI2得到的電壓各為多少？與非門為74系列TTL電路，萬用表使用5V量程，內(nèi)阻為20KΩ/V&VvI2vI1解：等效電路：R14kΩ100KT1

vI2

VCC

be2

be5

vI1

（3）

vI1=3.2VvB1=2.1V；vI2=1.4V（1）

vI1懸空vB1=2.1V；vI2=1.4V（2）

vI1=0.2VvB1=0.9V；vI2=0.2V

知識點5：與非門輸入端電平互相影響233.18.試說明在下列情況下，用萬用表測量圖中6162

（4）

vI1經(jīng)51Ω電阻接地vB1=0.75V；vI2=0.05VR14kΩ100KT1

vI2

VCC

be2

be5

vI1

51Ω（5）

vI1經(jīng)10kΩ電阻接地vB1=2.1V；vI2=1.4V24（4）vI1經(jīng)51Ω電阻接地vB1=0.75V；vI62舉例見P122例3.5.3：計算圖中電阻RP取值范圍。已知：VOH=3.4V,VOL=0.2V,VIH(min)=2.0V,VIL(max)=0.8V，IIH＝0.04mA。解：當(dāng)=VOH時，要求VIH(min)VOH-IIHRPVIH(min)當(dāng)=VOL時，要求VIL(max)=VOL+RP(VCC-VBE–VOL)/(R1+RP)VIL(max)RP0.69KRP35K對于74系列，當(dāng)RP=2K時，就達(dá)到1.4V。綜合兩種情況RP應(yīng)按此式選取牢記：RP大于2K歐姆時，輸入等效為高電平；小于0.7K歐姆時，輸入等效為低電平。舉例見P122例3.5.3：計算圖中電阻RP取值范圍。已知6364

3.23計算圖中RL阻值范圍，其中G1、G2、G3是74LS系列OC門,輸出管截止時的漏電流為IOH=100μA，輸出低電平VOL≦0.4V時允許的最大負(fù)載電流為ILM=8mA；G4、G5、G6是74LS與非門，它們的輸入電流為IIL≦-0.4mA，IIH

≦20μA，V'CC=5V，要求OC門的輸出高電平VOH≧3.2V，輸出低電平VOL≦0.4V

。解：&RL

V'CC

&&&&G2G1G4G5G6&G3VOHIOHIIH(1)輸出高電平時，RL不能太大，應(yīng)滿足

知識點6：上拉電阻計算263.23計算圖中RL阻值范圍，其中G1、G2、G3是6465

&RL

V'CC

&&&&G2G1G4G5G6&G3VOLILMIIL(2)只有一個門輸出低電平時，RL不能太小，應(yīng)滿足27&RLV'CC&&&&G2G1G4G5G6&G3V6566

3.25圖示是一個繼電器線圈驅(qū)動電路.要求在vI=VIH時三極管截止,而vI=0時三極管飽和導(dǎo)通.已知門輸出管截止時的漏電流IOH≦100μA,導(dǎo)通時允許流過的最大電流ILM=10mA,管壓降小于0.1V.三極管β=50,繼電器線圈內(nèi)阻240Ω,電源電壓VCC=12V,VEE=-8V,R2=3.2k,R3=18k,試求R1的阻值范圍.解:(1)

vI=VIH時,VP=0.1V,三極管截止,IB=0R1不能太小,否則，OC門會被燒壞。即:IL=I2-I1

≦ILM

+12V-8VR2

R3

R1

β=50vI1VP

IL

I2

I1

VIH

知識點6：OC門上拉電阻的計算283.25圖示是一個繼電器線圈驅(qū)動電路.要求在vI=6667

(2)vI=0時,VP為高電平R1不能太大,否則，三極管基極電流小,不飽和。+12V-8VR2

R3

R1

β=50vI1VP

I1

I3

I2

IB

IOH

0V29(2)vI=0時,VP為高電平R1不能太大,否則，三極6768

①G1輸出低電平時,三極管截止,IB=0RB不能太小,否則，OC門會被燒壞。+5VRB

&VOL

IL

IG1RC

1&&≥1即:IL=I

≦ILM

3.26(1)求RB的取值范圍。(2)若將OC門換成推拉式輸出的TTL電路，會發(fā)生什么情況。解(1)30①G1輸出低電平時,三極管截止,IB=0RB不能太6869

②G1輸出高電平時(輸出管截止),三極管應(yīng)飽和RB不能太大，否則，三極管基極電流小，不飽和。+5VRB

&G1RC

1&&≥1VOH

IOH

IIB

31②G1輸出高電平時(輸出管截止),三極管應(yīng)飽和RB不6970

(2)若將OC門換成推拉式輸出的TTL電路則TTL門電路輸出高電平時為低內(nèi)阻，而且三極管的發(fā)射結(jié)導(dǎo)通時也是低內(nèi)阻，因此可能因電流過大而使TTL電路和三極管受損。等效電路如圖示。VCC

R4

T4

+5VRC

I大32(2)若將OC門換成推拉式輸出的TTL電路則TTL門電70判斷題（正確打√，錯誤的打×）1．TTL與非門的多余輸入端可以接固定高電平。（）2．當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（）3．普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（）4．兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。（）√√√√5．CMOS或非門與TTL或非門的邏輯功能