基于FPGA的DDS信號發(fā)生器

沈陽理工大學(xué)課程設(shè)計報告目錄24115目錄 127641摘要 216552基于FPGA的DDS信號發(fā)生器設(shè)計 3199161．基于FPGA的DDS信號發(fā)生器設(shè)計選題背景 3136271.1系統(tǒng)背景 32661.2選題目的及其意義 3192562．方案的比較與分析 420612.1方案比較 4212192.2DDS模塊方案論證 4133272.3數(shù)據(jù)存儲方案論證 6149582.4鍵盤/顯示方案論證 673853.方案總體設(shè)計及原理 7316033.1信號發(fā)射部分電路 7232343.2工作原理 7259653.1.1基本工作原理 7158333.1.2FPGA設(shè)計 8135063.1.3DDS工作原理 9212944.驗證與分析 139056參考文獻 1720888附錄：設(shè)計源碼 18

摘要隨著科技的不斷發(fā)展，電子技術(shù)獲得了飛速的發(fā)展，90年代后期，出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的第三代EDA工具，極大地提高了系統(tǒng)設(shè)計的效率。本設(shè)計是基于FPGA的DDS信號發(fā)生器設(shè)計，它能夠產(chǎn)生方波，三角波和正弦波三種基本波形。其電路采用FPGA器件相結(jié)合的方法，充分利用和FPGA器件的快速性、外設(shè)的替代性，采用數(shù)字技術(shù)，通過對三種波形輸出進行控制，包括幅度控制和頻率控制電壓的控制，通過DAC轉(zhuǎn)換輸出、并將頻率與幅度的大小送LCD顯示等功能。同時對四種波形進行編輯。對鍵盤進行掃描判斷，進入相應(yīng)的功能程序。在各功能程序中，執(zhí)行相應(yīng)內(nèi)容，將控制字送到DAC進行轉(zhuǎn)換，從而對模擬波形的幅度進行控制，再經(jīng)過放大輸出。關(guān)鍵詞:FPGA；DDS；信號發(fā)生器基于FPGA的DDS信號發(fā)生器設(shè)計1．基于FPGA的DDS信號發(fā)生器設(shè)計選題背景1.1系統(tǒng)背景現(xiàn)場可編程邏輯門陣列FPGA，與PAL、GAL器件相比，他的優(yōu)點是可以實時地對外加或內(nèi)置得RAM或EPROM編程，實施地改變迄今功能，實現(xiàn)現(xiàn)場可編程(基于EPROM型)或在線重配置（基于RAM型）。是科學(xué)試驗、演技研制、小批量產(chǎn)品生產(chǎn)的最佳選擇其間。自上世紀70年代單片機問世以來，它以其體積小、控制功能齊全、價格低廉等特點贏得了廣泛的好評與應(yīng)用。由單片機構(gòu)成的應(yīng)用系統(tǒng)有有體積小、功耗低控制功能強的特點，它用利于產(chǎn)品的小型化、多功能化和智能化，還有助與提高儀表的精度和準確度，簡化結(jié)構(gòu)、減小體積與重量，便于攜帶與使用，降低成本，增強抗干擾能力，便于增加顯示、報警和診斷功能。因而許多現(xiàn)代儀器儀表都用到了單片機。1.2選題目的及其意義信號發(fā)生器它最原始的功能是能夠產(chǎn)生多種波形，比如說它可以產(chǎn)生方波、三角波、正弦波、鋸齒波等等。但隨著科技的發(fā)展，它的功能也得到了增強，成為最普通、最基本的，也是應(yīng)用最廣泛的電子儀器之一，幾乎所有的電參量的測量都需要用到多功能信號發(fā)生器。不論是在生產(chǎn)還是在科研與教學(xué)上，多功能信號源發(fā)生器都是電子工程師信號仿真實驗的最佳工具。它除此之外還有許多的用途，它已經(jīng)被廣泛地應(yīng)用于工業(yè)、教學(xué)、醫(yī)學(xué)，科學(xué)研究等領(lǐng)域。目前大部分信號發(fā)生器的設(shè)計是以微控制器為核心進行的，它與純硬件設(shè)計的信號發(fā)生器相比，具有高精度、高可靠性、操作方便、價格便宜、智能化等特點，是智能化儀器的一個發(fā)展方向，具有一定的實用價值。

2．方案的比較與分析2.1方案比較方案一:采用模擬鎖相環(huán)實現(xiàn)。模擬鎖相環(huán)技術(shù)是一項比較成熟的技術(shù)。應(yīng)用模擬鎖相環(huán)，可將基準頻率倍頻，或分頻得到所需的頻率，且調(diào)節(jié)精度可以做到相當(dāng)高、穩(wěn)定性也比較好。但模擬鎖相環(huán)模擬電路復(fù)雜，不易調(diào)節(jié)，成本較高，并且頻率調(diào)節(jié)不便且調(diào)節(jié)范圍小，輸出波形的毛刺較多，得不到滿意的效果。方案二：采用直接數(shù)字頻率合成，用單片機作為核心控制部件，能達到較高的要求，實現(xiàn)各種波形輸出，但受限于運算位數(shù)和運算速度，產(chǎn)生的波形往往達不到滿意效果，并且頻率可調(diào)范圍小，很難得到較高頻率，并且單片機的引腳少，存儲容量少，這就導(dǎo)致了外圍電路復(fù)雜。方案三：采用直接數(shù)字頻率合成，用FPGA器件作為核心控制部件，精度高穩(wěn)定性好，得到波形平滑，特別是由于FPGA的高速度，能實現(xiàn)較高頻率的波形。控制上更方便，可得到較寬頻率范圍的波形輸出，步進小，外圍電路簡單易實現(xiàn)。因此采用方案三。2.2DDS模塊方案論證方案一：采用高性能DDS單片電路的解決方案。隨著微電子技術(shù)的飛速發(fā)展，目前高超性能優(yōu)良的DDS產(chǎn)品不斷推出，主要有Qualcomm、AD、Sciteg和Stanford等公司單片電路（monolithic）。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的時鐘頻率為130MHz，分辨率為0.03Hz，變頻時間為0.1μs；美國AD公司也相繼推出了他們的DDS系列：AD9850、AD9851、可以實現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD9853、數(shù)字上變頻器AD9856和AD9857。AD公司的DDS系列產(chǎn)品以其較高的性能價格比，目前取得了極為廣泛的應(yīng)用。方案二：采用低頻正弦波DDS單片電路的解決方案。此方案的典型電路有MicroLinear公司的電源管理事業(yè)部推出低頻正弦波DDS單片電路ML2035以其價格低廉、使用簡單得到廣泛應(yīng)用。ML2035特性：（1）輸出頻率為直流到25kHz，在時鐘輸入為12.352MHz以外頻率分辨率可達到1.5Hz（-0.75～+0.75Hz），輸出正弦波信號的峰-峰值為Vcc；（2）高度集成化，無需或僅需極少的外接元件支持，自帶3～12MHz晶體振蕩電路；（3）兼容的3線SPI串行輸入口，帶雙緩沖，能方便地配合單片機使用；（4）增益誤差和總諧波失真很低。ML2035生成的頻率較低（0～25kHz），一般應(yīng)用于一些需產(chǎn)生的頻率為工頻和音頻的場合。如用2片ML2035產(chǎn)生多頻互控信號，并與AMS3104（多頻接收芯片）或ML2031/2032（音頻檢波器）配合，制作通信系統(tǒng)中的收發(fā)電路等?？删幊陶也òl(fā)生器芯片ML2035設(shè)計巧妙，具有可編程、使用方便、價格低廉等優(yōu)點，應(yīng)用范圍廣泛。很適合需要低成本、高可靠性的低頻正弦波信號的場合。方案三：自行設(shè)計的基于CPLD/FPGA芯片的解決方案。DDS技術(shù)的實現(xiàn)依賴于高速、高性能的數(shù)字器件?？删幊踢壿嬈骷云渌俣雀摺⒁?guī)模大、在線可編程，以及有強大EDA軟件支持等特性，十分適合實現(xiàn)DDS技術(shù)。目前PLD器件（包括CPLD、FPGA）的生產(chǎn)廠商主要有Altera，Xilinx以及Lattoce等。Altera是著名的PLD生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領(lǐng)先的地位。Altera的PLD具有高性能、高集成度和高性價比的優(yōu)點，此外它還提供了功能全面的開發(fā)工具和豐富的IP核、宏功能外它還提供了功能全面的開發(fā)工具和豐富的IP核、宏功能庫等，因此Altera的產(chǎn)品獲得了廣泛的應(yīng)用。雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定是我們所需要的。而利用FPGA則可以根據(jù)需要方便地實現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實用性。就合成信號質(zhì)量而言，專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號抖動很小，可以輸出高質(zhì)量的模擬信號；利用FPGA也能輸出較高質(zhì)量的信號，雖然達不到專用DDS芯片的水平，但信號精度誤差在允許范圍之內(nèi)?；谝陨蟽?yōu)點我們采用了FPGA芯片來實現(xiàn)我們設(shè)計的DDS。圖2.1DDS工作框圖2.3數(shù)據(jù)存儲方案論證方案一：將波形數(shù)據(jù)存儲在EPROM27C512中，并直接通過單片機軟件掃描的方式將波形沼氣傳輸給DAC產(chǎn)生波形輸出。這種方法是硬件電路簡單，用通用的單片機最小系統(tǒng)板和一般的D/A轉(zhuǎn)換器就可以完成。由于在此方案中單片機要完成波形掃描功能，還要負責(zé)整個系統(tǒng)的管理任務(wù)，并且受單片機工作速度的限制，不能很好的完成題目的要求。方案二：使用FPGA作為數(shù)據(jù)轉(zhuǎn)換橋梁，將波形存儲在其內(nèi)部的RAM中，通過硬件掃描將波形數(shù)據(jù)傳輸給DAC產(chǎn)生波形輸出。由于FPGA是一種高密可編程邏輯器件，可以滿足題目的要求。綜合各種因素，選擇方案二。2.4鍵盤/顯示方案論證本設(shè)計的頻率字和相位字輸入來實現(xiàn)，通過外部將數(shù)據(jù)輸入到FPGA中，同時控制DAC的數(shù)據(jù)轉(zhuǎn)換。鍵盤采用4×3矩陣式，共12個鍵分別對應(yīng)0～9個數(shù)字鍵和一個啟動鍵兩個波形控制鍵。常用的顯示方案有以下幾種。方案一：使用液晶顯示屏顯示頻率，幅度和相位以及波的形狀。液晶顯示屏（LCD）具有輕薄短小、低耗電量、無輻射危險，平面直角顯示以及影像穩(wěn)定不閃爍、可視面積大、畫面效果好、分辨率高、抗干擾能力強等特點。方案二：使用傳統(tǒng)的數(shù)碼管顯示。數(shù)碼管是采用BCD編碼顯示數(shù)字，程序編譯容易，資源占用較少，但是顯示的字符較少，且不能顯示漢字。根據(jù)以上的論述，采用方案一。

3.方案總體設(shè)計及原理3.1信號發(fā)射部分電路本系統(tǒng)分為五大部分：FPGA主控電路，液晶顯示，鍵盤控制，數(shù)模轉(zhuǎn)換，低通濾波電路。框圖如圖3.1所示：圖3.1系統(tǒng)總設(shè)計流程圖3.2工作原理3.1.1基本工作原理本設(shè)計以FPGA為核心，由外部來實現(xiàn)頻率、相位的預(yù)置和步進，并完成信號的頻率和相位差顯示。如圖3.1系統(tǒng)框圖。采用直接頻率合成(DDS)技術(shù)，用FPGA來產(chǎn)生一路信號波行。將量化的波形數(shù)據(jù)存到存儲器中，在經(jīng)地址計數(shù)器尋址讀出波形數(shù)據(jù)，控制地址計數(shù)器的時鐘頻率即可控制采樣點數(shù)，這樣就控制了輸出波形的頻率。由于這些數(shù)據(jù)為數(shù)字量，故再經(jīng)D/A轉(zhuǎn)換電路將其轉(zhuǎn)換為模擬量，通過低通濾波器濾除階梯即可輸出滿足要求的波形。由于本設(shè)計采用直接數(shù)字頻率合成技術(shù)（DDS），運用一片ROM，存儲波形數(shù)據(jù)，分別由設(shè)定數(shù)據(jù)差值的地址數(shù)據(jù)尋址即可輸出有設(shè)定波形，有效地擴展了輸出波形的頻率范圍并實現(xiàn)了輸出高精度相位的波行信號,系統(tǒng)穩(wěn)定可靠。圖3.2工作原理框圖3.1.2FPGA設(shè)計本設(shè)計采用Altera公司的EP2C8Q208C8N器件，利用其集成化數(shù)字系統(tǒng)EDA設(shè)計軟件QuartusII進行開發(fā)。開發(fā)語言用VerilogHDL。設(shè)計一相位累加器，同時輸出兩路尋址信號（基準信號的尋址信號以及輸出信號的尋址信號），對ROM表進行尋址輸出波形。設(shè)計框圖如上圖3.2：直接數(shù)字頻率合成器，（DirectDigitalSynthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。一個直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲ROM、D/A轉(zhuǎn)換器構(gòu)成。其中K為頻率控制字、P為相位控制字、W為波形控制字、為參考時鐘頻率，N為相位累加器的字長，D為ROM的數(shù)據(jù)位及D/A轉(zhuǎn)換器的字長。相位累加器在時鐘的控制下以步長K作累加，輸出的N位二進制碼與相位控制字P、波形控制字W相加后作為波形ROM的地址，對波形ROM進行尋址，波形ROM輸出D位的幅度碼S（n）經(jīng)D/A轉(zhuǎn)換器變成階梯波S（t），再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。全盛的信號波形取決于波形ROM中存放的幅度碼，因此用DDS可以產(chǎn)生任意波形[3]。（1）頻率預(yù)置與調(diào)節(jié)電路。K被稱為頻率控制字，也叫相位增量。DDS方程為：（3.1）為輸出頻率，為時鐘頻率。當(dāng)K=1時，DDS輸出最低頻率（也即頻率分辨率）為/2N，而DDS的最輸出頻率由Nyquist采樣定理決定，即/2，也就是說K的最大值為2N-1。因此，只要N足夠大，DDS可以得到很細的頻率間隔。要改變DDS的輸出頻率，只要改變頻率控制字K即可。（2）累加器相位累加器由N位加法器與N位寄存器級聯(lián)構(gòu)成。每來一個時鐘脈沖，加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個時鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器的輸入端；以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。這樣，相位累加器在時鐘的作用下，進行相位累加。當(dāng)相位累加器累加滿量時就會產(chǎn)生一次溢出，完成一個周期性的動作。（3）控制相位的加法器通過改變相位控制字P可以控制輸出信號的相位參數(shù)。令相位加法器的字長為N，當(dāng)相位控制字由0躍變到P（P≠0）時，波形存儲器的輸入為相位累加器的輸出與相位控制字P之和，因而其輸出技術(shù)的幅度編碼相位會增加P/2N，從而使最輸出技術(shù)的信號產(chǎn)生相稱。（4）控制波形的加法器通過改變小型控制字W可以控制輸出信號的波形。由于波形存儲器中的不同波形是分塊存儲的，所以當(dāng)小型控制字改變時，波形存儲器的輸入為改變相位后的地址與波形控制字W（波形地址）之和，從而使最后輸出技術(shù)的信號產(chǎn)生相移。（5）波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址，進行波形的相位—幅值轉(zhuǎn)換，即可在給定的時間上確定輸出的波形的抽樣幅值。N位的尋址ROM相當(dāng)于把0O～360O的正弦信號離散成具有2N個樣值的序列，若波形ROM有D位數(shù)據(jù)位，則2N個樣值的幅值以D位二進制數(shù)固化在ROM中，按照地址的不同可心輸出相應(yīng)本相位的正弦信號的幅值。3.1.3DDS工作原理1971年，美國學(xué)者J.Tierney等人撰寫的“ADigitalFrequencySynthesizer”一文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的數(shù)字合成原理。限于當(dāng)時的技術(shù)和器件產(chǎn)能，它的性能指標尚不能與已有的技術(shù)相比，故未受到重視。近些年來，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（DirectDigitalFrequencySynthesis，簡稱DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術(shù)中的姣姣者。隨著可編程器件(ProgrammableLogicDevice，PLD)的出現(xiàn)，使得DDS技術(shù)又呈現(xiàn)出一種新的局面，輸出頻帶得到了極大的提高，系統(tǒng)更容易集成，功耗更小。DDS的基本原理是基于Nyquist采樣定理，將模擬信號進行采集，經(jīng)量化后存入存儲器中（查找表），通過尋址查表輸出波形數(shù)據(jù)，再經(jīng)D/A轉(zhuǎn)換濾波即可恢復(fù)原波形。其實現(xiàn)過程如圖3.4所示。根據(jù)Nyquist采樣定理知，要使信號能夠恢復(fù)，必須滿足采樣頻率大于被采樣信號最高頻率的2倍，否則將產(chǎn)生混迭，經(jīng)D/A不能恢復(fù)原信號。下面以正弦信號波形輸出為例說明DDS的基本原理。一個頻譜純凈的單頻正弦信號可以表示為（3.2）式中，為輸出正弦波幅度，為初始相位。由于與不隨時間變化，為了設(shè)計方便，將歸一化為1，而令為0，這樣上式可表示為：（3.3）先對此波形進行采樣，其基本原理如圖2.2所示。設(shè)采樣頻率為，采樣周期為，則采樣后得到的信號波形可表示為：(3.4)從上式可看出，采樣后的波形數(shù)據(jù)為正弦值，存在負值，而存儲器中的數(shù)是以無符號的二進制數(shù)來表示，故須將采樣得到的數(shù)值加上某一常量，從而使采樣得到的離散序列均為正數(shù)。而在后續(xù)D/A轉(zhuǎn)換輸出波形減去一直流電平，使輸出波形不含直流分量。對于上式，由于其最小值為-1，故可加上1這個常數(shù)，將全部采樣數(shù)據(jù)轉(zhuǎn)換為正數(shù)。這樣得到的表達式為：(3.5)DDS采用全數(shù)字技術(shù)實現(xiàn)頻率合成，使其與一般的頻率合成相比，有一些很突出的優(yōu)點及獨特的性能。DDS在相對帶寬、頻率轉(zhuǎn)換時間、頻率分辨率、相位連續(xù)性、正交輸出以及集成化等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術(shù)所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能[5]。概括來說主要有以下性能指標及優(yōu)點：（1）輸出帶寬當(dāng)頻率控制字K=1時（即：向相位累加器中送入的累加步長為1），則輸出的最低頻率為(3.8)式中，為系統(tǒng)時鐘頻率，N為相位累加器的位數(shù)。當(dāng)相位累加器位數(shù)很高時，最低輸出頻率可達到mHz，甚至更低，可以認為DDS的最低合成頻率為零頻。DDS最高輸出頻率受限于系統(tǒng)時鐘頻率和一個周波波形系列點數(shù)，在時鐘頻率為、采樣點數(shù)為M（存儲深度）下，最高輸出頻率為：(3.9)這是一個比較大的數(shù)值，所以，DDS相對其它頻率合成技術(shù)，其帶寬得到了極大的提高。（2）頻率、幅度、相位分辨率頻率分辨率也就是頻率的最小步進量，其值等于DDS的最低合成頻率。(3.10)根據(jù)相位累加器位數(shù)的不同有著不同的頻率分辨率。由DDS最低合成頻率接近零頻知，其頻率分辨率可達到零頻。所以DDS相比其它頻率合成技術(shù)有精密的頻率分辨率。精細的頻率分辨率使得輸出頻率十分逼近連續(xù)變化。幅度的分辨率決定于幅度控制的DAC的位數(shù)：(3.11)式中，N為幅度控制的DAC的位數(shù)，Vref為幅度控制的DAC的參考電壓。相位差的分辨率與一個周波采樣點數(shù)M成反比，(3.12)從上可看出，DDS技術(shù)可根據(jù)實際需要，對頻率分辨率、幅度分辨率以及相位差分辨率進行靈活控制。（3）頻率轉(zhuǎn)換靈活性頻率轉(zhuǎn)換靈活性是指頻率控制字改變后，輸出波形頻率跟蹤頻率控制字的能力。DDS是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，故可認為其頻率轉(zhuǎn)換是實時的。DDS的相位序列在時間上是離散的，在頻率控制字K改變后，經(jīng)過一個時鐘周期后即可按新的相位增量累加，可認為它的頻率轉(zhuǎn)換時間就是頻率控制字的傳輸時間。而在現(xiàn)代數(shù)字電路，數(shù)據(jù)傳輸延時為ns級的頻率轉(zhuǎn)換時間極為短暫。（4）相位連續(xù)性從DDS原理可知，在改變DDS的輸出頻率時，實際就是改變地址發(fā)生器輸出地址的速率，即改變相位函數(shù)的增長率。如在t1時刻，當(dāng)頻率控制字改變后，只是改變了t1時刻的地址上產(chǎn)生下一時刻t2地址的速率，并沒有改變t1時刻的地址，而且t2時刻地址還是在t1時刻地址的基礎(chǔ)上進行累加。這樣，就保持了輸出波形相位的連續(xù)性，只是在改變頻率的瞬間其頻率發(fā)生了突變。（5）波形靈活性DDS技術(shù)的核心是控制尋址的速率，對查找表尋址輸出波形數(shù)據(jù)，只要改變查找表中的波形數(shù)據(jù)即可改變輸出的波形。這樣，可對多種波形進行采集，存入存儲器，根據(jù)需要靈活控制輸出波形的種類。此外，只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號。當(dāng)DDS的波形存儲器分別存放正弦和余弦函數(shù)表時，即可得到正交的兩路輸出。DDS還可靈活輸出多相波形，只需設(shè)計同樣的查找表，改變其尋址的起始位置，即可輸出多相相位差可編程控制的波形。（6）噪聲及諧波有限字長效應(yīng)是數(shù)字系統(tǒng)不可避免的問題。在數(shù)據(jù)采集后需要對數(shù)據(jù)量化，這就產(chǎn)生了量化誤差。如，12.7，由于數(shù)字系統(tǒng)從本質(zhì)上只能認識無符號的整數(shù)，這樣，根據(jù)四舍五入的方法，將12.7量化為13，就產(chǎn)生了量化誤差。這樣，就引入了噪聲以及諧波分量。此外，由于DAC的非理想特性，包括非線性性能和所生成的階梯波中有尖峰之類而引起的雜散輸出，稱為DAC新增噪聲。在DDS中，由于采用全數(shù)字化設(shè)計，不可避免地存在上述噪聲與諧波，須加濾波器加以濾除。此外，在設(shè)計電路時要注意電路的優(yōu)化。（7）其它性能DDS的其它性能指標有易控性、集成度、體積、功耗、穩(wěn)定可靠性以及性價比。由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價比極高。4.驗證與分析測試平臺如下圖。正弦波信號如下圖。方波信號如下圖。三角波信號如下圖。鋸齒波信號如下圖。經(jīng)測試。所涉及的信號發(fā)生器功能完整滿足設(shè)計要求。

5．總結(jié)這次對無線門鈴的設(shè)計，我對Multisim等軟件能夠更加熟練的使用，同時也提高了網(wǎng)上搜索需要的信息和對檢索到的信息的處理的能力。課程設(shè)計的主要目的就是提高學(xué)生的基礎(chǔ)理論知識、基本動手能力，使學(xué)生對日常的電子產(chǎn)品以及相關(guān)電路處理原理及方法有較為全面的了解，能夠運用相關(guān)軟件進行模擬分析，并幫助學(xué)生掌握基本的文獻檢索和文獻閱讀的方法，同時提高學(xué)生正確地撰寫論文的基本能力。由于正值期末考試的期間，便沒有那么多的時間去做實物出來，于是就認真的做了相關(guān)的仿真，幾經(jīng)矯正與修改，最終總算是完成了所想要的結(jié)果。查的資料時，也了解了一些常見器件的基本原理，通過努力，認真分析電路，把電路的原理搞懂才是真正的明白：看事物不能表面，要深入其理。通過本次課程設(shè)計，我發(fā)現(xiàn)了自己的很多不足，自己知識的很多漏洞，看到了自己的實踐經(jīng)驗還是比較缺乏，理論聯(lián)系實際的能力還急需提高，設(shè)計思維也要加強。當(dāng)然，在設(shè)計電路的艱辛的同時，更讓我體會到成功的喜悅和快樂。

參考文獻[1]楊翠娥，高頻電子線路實驗與課程設(shè)計，哈爾濱工程大學(xué)出版社[2]張肅文，高頻電子線路，高教出版社[3]何中庸，高頻電路設(shè)計與制作，科學(xué)出版社[4]曾興雯，高頻電子線路輔導(dǎo)，西安電子科大出版社[5]謝沅清，模擬電子線路，成都電子科大出版社[6]廖先蕓，電子技術(shù)實踐與訓(xùn)練，北京高等教育出版社附錄：設(shè)計源碼modulegenerator(CLK_IN,RST,CLK_DAC,DATA_DAC,KEY_MENU,KEY_UP,KEY_DOWN,KEY_LEFT,KEY_RIGHT,);inputCLK_IN;inputRST;outputCLK_DAC;output[7:0]DATA_DAC;inputKEY_MENU;inputKEY_UP;inputKEY_DOWN;inputKEY_LEFT;inputKEY_RIGHT;wireCLK_IN;wireRST;regCLK_DAC;reg[7:0]DATA_DAC;wireKEY_MENU;wireKEY_UP;wireKEY_DOWN;wireKEY_LEFT;wireKEY_RIGHT;reg[3:0]DATA_TUBE;reg[7:0]DATA_LED;reg[17:0]ROM_CNT;reg[7:0]ROM_ADD;reg[7:0]ROM_DATA;reg[11:0]DATA_DAC_N;reg[1:0]FORM_VALUE;reg[17:0]FREQ_VALUE;reg[3:0]RANGE_VALUE;reg[3:0]FREQ_DATA;wireKEY_MENU_REG;wireKEY_UP_REG;wireKEY_DOWN_REG;wireKEY_LEFT_REG;wireKEY_RIGHT_REG;wire[7:0]ROM_sine_DATA;wire[7:0]ROM_square_DATA;wire[7:0]ROM_triangle_DATA;wire[7:0]ROM_sawtooth_DATA;PLLI_PLL(.inclk0(CLK_IN),.c0(CLK_SYS));KEYI_KEY(.CLK_SYS(CLK_SYS),.KEY_MENU(KEY_MENU),.KEY_UP(KEY_UP),.KEY_DOWN(KEY_DOWN),.KEY_LEFT(KEY_LEFT),.KEY_RIGHT(KEY_RIGHT),.KEY_MENU_REG(KEY_MENU_REG),.KEY_UP_REG(KEY_UP_REG),.KEY_DOWN_REG(KEY_DOWN_REG),.KEY_LEFT_REG(KEY_LEFT_REG),.KEY_RIGHT_REG(KEY_RIGHT_REG),);ROM_sineI_ROM_sine(.address(ROM_ADD),.clock(CLK_SYS),.q(ROM_sine_DATA));ROM_squareI_ROM_square(.address(ROM_ADD),.clock(CLK_SYS),.q(ROM_square_DATA));ROM_triangleI_ROM_triangle(.address(ROM_ADD),.clock(CLK_SYS),.q(ROM_triangle_DATA));ROM_sawtoothI_ROM_sawtooth(.address(ROM_ADD),.clock(CLK_SYS),.q(ROM_sawtooth_DATA));/*DAC*/always@(*)CLK_DAC<=CLK_SYS;always@(posedgeCLK_SYSornegedgeRST)if(!RST)beginDATA_DAC<=0;DATA_DAC_N<=0;endelsebeginDATA_DAC<=DATA_DAC_N[7:0];DATA_DAC_N<=(ROM_DATA*(RANGE_VALUE+1))>>4;endalways@(posedgeCLK_SYSornegedgeRST)if(!RST)ROM_CNT<=0;elseif(ROM_CNT==FREQ_VALUE)ROM_CNT<=0;elseROM_CNT<=ROM_CNT+1;always@(posedgeCLK_SYSornegedgeRST)if(!RST)ROM_ADD<=0;elseif(ROM_CNT==0)if(ROM_ADD==255)ROM_ADD<=0;elseROM_ADD<=ROM_ADD+1;always@(posedgeCLK_SYSornegedgeRST)if(!RST)ROM_DATA<=0;elseif(FORM_VALUE==0)ROM_DATA<=ROM_sine_DATA;elseif(FORM_VALUE==1)ROM_DATA<=ROM_square_DATA;elseif(FORM_VALUE==2)ROM_DATA<=ROM_triangle_DATA;elseif(FORM_VALUE==3)ROM_DATA<=ROM_sawtooth_DATA;elseROM_DATA<=0;always@(posedgeCLK_SYSornegedgeRST)if(!RST)FORM_VALUE<=0;