2021年東南大學軟件工程專業(yè)《計算機組成原理》科目期末試卷A(有答案)

2021年東南大學軟件工程專業(yè)《計算機組成原理》科目期末試卷A（有答案）一、選擇題1ROMRAMlK×8位ROMlK×4RAM4K×8ROM1K×8RAM存儲系統(tǒng)，按先ROM后RAM進行編址。采用3-8譯碼器選片，譯碼信號輸出信號為Y0~Y7，其中Y4選擇的是（）。A.第一片ROM B.第五片ROMC.第一片RAM第一片RAM和第二片RAM264Cache1284塊為一組。4K塊，且按字編址，那么主存地址和主存標記的位數(shù)分別為（）。A.16，6 B.17，6 C.18，8 D.19，83、設x為整數(shù)，[x]=1.xx

xxx，若要x<-16，x~x

應滿足的條件是（）。補 1x1~x51

2345 1 5x11，x2~x51x10，x2~x51x10，x2~x5任意4、對于相同位數(shù)（設為N位，且各包含1位符號位）的二進制補碼小數(shù)和十進制小數(shù)，（二進制小數(shù)所表示的數(shù)的個數(shù)）/（十進制小數(shù)所能表示的數(shù)的個數(shù)）為（）。A.（0.2）N B.（0.2）N-1 C.（0.02）N D.（0.02）N-15、一個C323個變量xy、z，其中xzint型，yshortx=127，y=-9z=xty后，x、y、z的值分別是（）。A.x=0000007FH，y=FFF9H，z=00000076HB.x=0000007FH，y=FFF9H，z=FFFFO076HC.X=0000007FH，y-FFF7H，z=FFFF0076HD.X=0000007FH，y=FFF7H，z=00000076H6、某總線共有88根信號線，其中數(shù)據(jù)總線為32根，地址總線為20根，控制總線36根，總線工作頻率為66MHz、則總線寬度為（），傳輸速率為（）A.32bit264MB/s B.20bit254MB/s C.20bit264MB/sD.32bit254MB/s7、在下列各種情況中，最應采用異步傳輸方式的是（）.A.I/O接口與打印機交換信息B.CPU與主存交換信息C.CPU和PCI總線交換信息D.由統(tǒng)一時序信號控制方式下的設備8、在計算機系統(tǒng)中，表明系統(tǒng)運行狀態(tài)的部件是（）。A.程序計數(shù)器B.指令寄存器C.程序狀態(tài)字D.累加寄存器9、CPU中不包括（）。A.B.指令寄存器C.地址譯碼器D通用寄存器10、下列關于主存儲器（MM）和控制存儲器（CS）的敘述中，錯誤的是（）。A.MM在CPU外，CS在CPU內B.MM按地址訪問.CS按內容訪問C.MM存儲指令和數(shù)據(jù)，CS存儲位置D.MM用RAM和ROM實現(xiàn)，CS用ROM實現(xiàn)11、下列關于超標量流水線特性的敘述中，正確的是（）。能縮短流水線功能段的處理時間能在一個時鐘周期內同時發(fā)射多條指令III.A.僅II 僅I、III 僅I、II D.、II、III12、直接尋址的無條件轉移指令的功能是將指令中的地址碼送入（）。累加器（ACC）C.指令寄存器地址寄存器（MAR）13、在通用計算機指令系統(tǒng)的二地址指令中，操作數(shù)的物理位置可安排在（）。I.一個主存單元和緩沖存儲器Ⅱ.兩個數(shù)據(jù)寄存器IⅡ.一個主存單元和一個數(shù)據(jù)寄存器IV.一個數(shù)據(jù)寄存器和一個控制存儲器V.一個主存單元和一個外存單元A.Ⅱ、、IV B.IⅡ、Ⅱ C.I、、Ⅲ 、Ⅱ、、V14、在DMA方式中，周期竊取是竊取總線占用權一個或者多個（）。A.存取周期B.指令周期C.CPU總線周期15、設一個磁盤盤面共有200個磁道，盤面總存儲容量60MB，磁盤旋轉一周的時問為25ms，每個磁道有8個扇區(qū)，各扇區(qū)之間有一間隙，磁頭通過每個間除需1.25ms。則磁盤通道所需最大傳輸率是（）。A.10MB/s B.60MB/s C.83.3MB/s D.20MB/s二、填空題16、存儲 并按 順序執(zhí)行，這是諾依曼型計算機的工作原理。17、指令尋址的基本方式有兩種方式和 方式。18、數(shù)控機床是計算機方面的應用，郵局把信件自動分練是在計算面的應用。19、流水CPU中的主要問題相關， 相關和 相關；為此需采用相應的技術對策，才能保證流水暢通而不斷流。20、字節(jié)多路通道可允許多個設備進型操作，數(shù)據(jù)傳送單位 21、在計算機術語中，和 和在一起稱為CPU，而將CPU和 合在一稱為主機。22、并行I/O接口 和串行I/O接口 是兩個目前最具權威性和發(fā)展前景的準接23、一位十進制數(shù)，用BCD碼表示需位二進制碼，用ASCII碼表示需要 位二進制碼。24、存儲 并按 順序執(zhí)行，這是馮諾依曼型計算機的工作原理。25、多媒體CPU是帶技術的處理器。它是一技術，特別適合于圖數(shù)據(jù)處理。三、名詞解釋題、存儲器：27、同步控制方式：28、無條件轉移：29、從設備：被主設備訪問的設備。四、簡答題30、在什么條件和什么時間，CPU可以響應I/0的中斷請求？31、什么是程序計數(shù)器PC？為什么要設置PC寄存器？32、浮點數(shù)的階碼為什么通常采用移碼？33、說明計算機系統(tǒng)的層次結構。五、計算題34、一臺8位微機的地址總線為l6條，其RAM存儲器容量為32KB，首地址為4000H，且地址是連續(xù)的，可用的最高地址是多少？35、某計算機的CPU主頻為500MHz，所連接的某外設的最大數(shù)據(jù)傳輸率為20KB/s，該外設接口中有一個16位的數(shù)據(jù)緩存器，相應的中斷服務程序的執(zhí)行時間為500個時鐘周期。請回答下列問題：CPU用于該設備進行輸入/輸出的時間占整個CPU時間的百分比大約為多少？若該外設的最大數(shù)據(jù)傳輸率是2MB/s，則可否用中斷方式進行輸入輸出？3630ms，平均等待時間為10ms，數(shù)據(jù)傳輸率為500B/ms10003000B“塊+數(shù)據(jù)傳輸時間。另外，使用CPU更新信息所需時間為4ms，并且更新時間同輸入/輸出操作不相重疊。試問：1）若磁盤機的旋轉速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少時間？六、綜合題37、在信號處理和科學的應用中，轉置矩陣的行和列是一個很重要的問題。從局部性的角度來看，它也很有趣，因為它的引用模式既是以行為主的，也是以列為主的，例如，考慮下面的轉置函數(shù)：Tpedefintarraya[2][2]；2.3.voidtransposel（arraydst，arraysrc）4.{5. inti，j；6.for（i=0；i<2；1++）{7. for（j=0；j<2；j++）{8. dst[j][i]=src[i][j]；9. }10. }11.}假設在一臺具有如下屬性的機器上運行這段代碼：sizeof（int）==4。src數(shù)組從地址0開始，dst數(shù)組從地址16開始（十進制）。只有一個L1數(shù)據(jù)高速緩存，它是直接映射的、直寫、寫分配，塊大小為8個字節(jié)。這個高速緩存總的大小為16個數(shù)據(jù)字節(jié)，一開始是空的。對src和dst數(shù)組的訪問分別是讀和寫不命中的唯一來源。問題如下：對每個row和colsrc[row][col]和dstfrow][col]的訪問是命中（h）還（m），例如，讀src[0][0]dst[0][0]也不命中，并將結果填至下列表格中。對于一個大小為32數(shù)據(jù)字節(jié)的高速緩存，指明src和dst結果填至下列表格中。38、某程序中有如下循環(huán)代碼段p：“for（inti=0；i<N；i++）sum+=A[i]；”。假設編譯時變量sum和i分別分配在寄存器R1和R2中。常量N在寄存器R6中，數(shù)組A的首地址在寄存器R3中。程序段P起始地址為08048100H，對應的匯編代碼和機器代碼見下表。M32bne式：OP為操作碼：Rs和Rd為寄存器編號：OFFSET為偏移量，用補碼表示。請回答下列問題，并說明理由。M的存儲器編址單位是什么？已知sllA中每個元素占多少位？表中bne指令的OFFSET字段的值是多少？已知bne指令采用相對尋址方式，當前，PC內容為bne指令地址，通過分析題表中指令地址和bne指令內容，推斷出bne指令的轉移目標地址計算公式。若M采用如下“”的5級指令流水線：IF（取指）、ID（譯碼及取數(shù)）、EXE（執(zhí)行）、MEM（訪存）、WB（寫回寄存器），且硬件不采取任何轉發(fā)措施，分支指令的執(zhí)行均引起3個時鐘周期的阻塞，則P中哪些指令的執(zhí)行會由于數(shù)據(jù)相關而發(fā)生流水線阻塞？哪條指令的執(zhí)行會發(fā)生控制冒險？為什么指令1的執(zhí)行不會因為與指令5的數(shù)據(jù)相關而發(fā)生阻塞？3916128KB，按字編址。采用單字長指令格式，指令各字段定義如圖所示。15 1211 65 0OPMxOPMxR1MdRd轉移指令采用相對尋址方式，相對偏移用補碼表示，尋址方式的定義見表尋址方式的定義000B001B010B011B尋址方式寄存器直接寄存器間接寄存器間接、自增相對助記符Rn（Rn）（Rn）+D（Rn）含義操作數(shù)=（Rn）操作數(shù)=（（Rn））操作數(shù)=（（Rn）），（Rn）+1→Rn轉移目標地址=（PC）+（Rn）回答下列問題：該指令系統(tǒng)最多可有多少指令？該計算機最多有多少個通用寄存器？存儲地址寄存器（MAR）和存儲器數(shù)據(jù)寄存器（MDR）至少各需要多少位？轉移指令的目標地址范圍是多少？若操作碼0010B表示加法操作（add），寄存器R4和R5的編號分別為100B和101B，R4的內容為1234H，R5的內容為5678H，地址1234H中的內容為5678H，地址5678H中的內容為1234H，則匯編語句“add（R4），（R5）+”（逗號前為源操作數(shù)，逗號后為目的操作數(shù)）對應的機器碼是什么（用十六進制表示）？該指令執(zhí)行后，哪些寄存器和存儲單元中的內容會改變？改變后的內容是什么？參考答案一、選擇題、D、D、D4、B、D、A、A、C、C、B、C、A、B、A、D二、填空題16、程序地址17、字向位向18、自動控制人工智能19、資源數(shù)據(jù)控制20、傳輸字節(jié)21、運算器控制器存儲器22、SCSIIEEE139423、4 724、程序地址25、MMX 多媒體擴展結構三、名詞解釋題26、存儲器：計算機中存儲程序和數(shù)據(jù)的部件，分為內存和外存。27、同步控制方式：任何一條指令或指令中的任何一個微操作的執(zhí)行，都由事先確定且有統(tǒng)基準時標的時序信號所控制的方式，叫做同步控制方式。28、無條件轉移：一種轉移指令類型，不管狀態(tài)如何，一律進行轉移操作。29、從設備：被主設備訪問的設備。四、簡答題30、答：CPUI/01（EINT=1），且至少有一個中斷請求被查到，則在一條指令執(zhí)行完時，響應中斷。31、答：pc通常是一個存放指令地址的寄存器，它通常具有計數(shù)功能：在計算機中，程序中大多數(shù)指令是按執(zhí)行的順序存放在存儲器中的，下一條指令的地址，就是上一條指令的地址加該指令的長度。所以設置pc可以簡化指令地址的形成；32、解析：假設采用n位數(shù)值位，由移碼的定義可知，有如下關系：[x]{

<2??，當x<0時[x]移

≥2?? 當x≥0時因此，正數(shù)的移碼一定大于負數(shù)的移碼，這個是移碼與原碼、補碼、反碼的一個重要區(qū)別。更重要的是，移碼具有如下性質：當x>y時，[x]>[y]移 移33、答：計算機系統(tǒng)可分為：微程序機器級，一般機器級（或稱機器語言級），操作系統(tǒng)級，匯編語言級，高級語言級。五、計算題34、解析：32KB存儲空間共占用15條地址線，若32KB的存儲地址起始單元為0000H，其范圍應為0000H~7FFFH，但現(xiàn)在的首地址為4000H，即首地址后移了，因此最高地址也應該相應后移，故最高地址=4000H+7FFFH=BFFFH。歸納總結：32KB的存儲空間是連續(xù)的，由于首地址發(fā)生變化，因此術地址也會跟著發(fā)生變化。35、解析：因為該外設接口中有一個16位數(shù)據(jù)緩存器，所以，若用中斷方式進行輸入/出，可以每16位進行一次中斷請求，因此，中斷請求的時間間隔為2B/20KB/s=100μs.對應的中斷服務程序的執(zhí)行時間為：（1/500MHz）×500=1??s。因為中斷響應過程就是執(zhí)行條隱指令的過程，所用時間相對于中斷處理時間（執(zhí)行中斷服務程序的時間）而言，幾乎可以忽略不計，因而整個中斷響應并處理的時間大約為1??s多一若用中斷方式進行該設備的輸入/輸出，則該設備持續(xù)上作期間，CPU用于該設備進行輸入/輸出的時間占整個CPU時間的百分比大約為1/100=1%。2MB/s106×2B/2MB=1??s。而整個中斷響應并處理的時間大約為1??s多一點，中斷請求的間隔時間小于中斷響應和處理時間，即中斷處理還未結束就會有該外設新的中斷到來，因此不可以用中斷方式進行該外設的輸入輸出36、解析：由于數(shù)據(jù)塊是隨機存放的，因此每取出或寫入一塊均要定位。數(shù)據(jù)傳輸時間=3000B÷500B/ms=6ms.更新全部數(shù)據(jù)所需時間=2×1000×（平均尋道時間+平均等待時間+數(shù)據(jù)傳輸時，間）+1000×CPU更新信息時間=2×1000×（30+10+6）+1000×4=96000ms=96s磁盤機旋轉速度提高一倍后，平均等待時間為5ms。數(shù)據(jù)傳輸率提高一倍，即1000B/ms.數(shù)據(jù)傳輸時間變?yōu)?000÷1000B/ms=3ms。更新全部數(shù)據(jù)所需時間=2×1000×（30+5+3）+1000×4=80000ms=80s六、綜合題37、解析：解決這個問題的關鍵是想象出如圖所示的關系圖。注意：每個高速緩存行只包含數(shù)組的一個行，高速緩存正好只夠保存一個數(shù)組，而且對王所有isrc和dst的行i都映射到同一個高速緩存行（0%2=0，1%2=1，2%2=0，3%2=1）。因為高速緩存不夠太，不足以容納這兩個數(shù)組，所以對一個數(shù)組的引用總是驅逐出另一個數(shù)組的有用的行。具體過程如下：dst[j][i]=src[i][j]語包先訪問src[i][i]再將其存儲到dst[j][i]說明如下：①訪問src[0][0]，不命中，將src[0]調入高速緩存的Line0。②訪問dst[0][0]，不命中，將dst[0]調入高速緩存的Line0，換出src[0]。③訪問src[0][1]，不命中，將src[0]調入高速緩存的Line0，換出dst[0]。④……32B始時的不命中。關系如圖所示。38、解答：該題為計算機組成原理科目的綜合題型，涉及指令系統(tǒng)、存儲管理以及CPU三個部分內容，考生應注意各章節(jié)內容之間的聯(lián)系，才能更好的把握當前考試的趨勢。M324B，觀察表中各指令的444B1B，所以該計算機是按字節(jié)編址的。在二進制中某數(shù)左移兩位相當于以乘四，由該條件可知，數(shù)組間的數(shù)據(jù)間隔為4個地址單位，而計算機按字節(jié)編址，所以數(shù)組A中每個元素