2022年山西職業(yè)技術(shù)學(xué)院計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2022年山西職業(yè)技術(shù)學(xué)院計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1128KBCache16B，81234567H的單Cachetag應(yīng)為（）。A.1234H B.2468H C.048DH D.12345H2、下列關(guān)于ROM和RAM的說(shuō)法中，錯(cuò)誤的是（）。I.CD-ROM是ROM的一種，因此只能寫入一次ⅡFlash快閃存儲(chǔ)器屬于隨機(jī)存取存儲(chǔ)器，具有隨機(jī)存取的功能Ⅲ.RAM的讀出方式是破壞性讀出，因此讀后需要再生IV.SRAM讀后不需要刷新，而DRAM讀后需要刷新A.I、Ⅱ 、ⅢⅣ C.Ⅱ、Ⅲ 、Ⅱ、lⅢ332位，按字節(jié)編址，采用小端Endian）方式存放數(shù)據(jù)。假定double1122334455667788H00008040H開00008046H中存放的是（）。A.22H B.33H C.66H D.77H4、用海明碼對(duì)長(zhǎng)度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)，則校驗(yàn)位數(shù)至少為（）。A.2 B.3 C.4 D.55、在補(bǔ)碼一位乘中，若判斷位YnYn+1=01，則應(yīng)執(zhí)行的操作為（）。

，然后右移一位

補(bǔ)，然后右移一位補(bǔ)[x]

，然后左移一位補(bǔ)，然后左移一位補(bǔ)6、一次總線事務(wù)中，主設(shè)備只需給出一個(gè)首地址，從設(shè)備就能從首地址開始的若干連續(xù)單元讀出或?qū)懭攵鄠€(gè)數(shù)據(jù)。這種總線事務(wù)方式稱為（）。A.并行傳輸 B.串行傳輸 C.突發(fā)傳輸 同步傳7、在計(jì)數(shù)器定時(shí)查詢方式下，正確的描述是（）。總線設(shè)備的優(yōu)先級(jí)可變C.各設(shè)備的優(yōu)先級(jí)相等D.對(duì)硬件電路故障敏感8、下列部件中，CPU存取速度由慢到快的排列順序正確的是（）。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、只有當(dāng)程序要執(zhí)行時(shí)，它才會(huì)去將源程序翻譯成機(jī)器語(yǔ)言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行語(yǔ)句，此程序稱為（）。A.目標(biāo)程序B.編譯程序C.解釋程序D.匯編程序107200r/min8ms1000個(gè)扇區(qū)，則訪問(wèn)一個(gè)扇區(qū)的平均存取時(shí)間大約是（）。A.8.1msB.12.2msC.16.3msD.20.5ms11、下列操作中，不屬于“中斷隱指令”所完成的是（）。I.關(guān)中斷II.開中斷III.保護(hù)現(xiàn)場(chǎng)IV.保存斷點(diǎn)V.將中斷服務(wù)程序首地址送PCA.I，II B.II，III，V C.II，III D.III，V12、在CPU的狀態(tài)字寄存器中，若符號(hào)標(biāo)志位SF為“1"，表示運(yùn)算結(jié)果是（）。A.正數(shù) B.負(fù)數(shù) 非正數(shù) 不能確13、指令寄存器中寄存的是（）A.B.已執(zhí)行完了的指令C.正在執(zhí)行的指令D.要轉(zhuǎn)移的指令14、下列對(duì)RISC的描述中，正確的有（）。I.支持的尋址方式更多Ⅱ.大部分指令在一個(gè)機(jī)器周期完成Ⅲ.通用寄存器的數(shù)量多Ⅳ.指令字長(zhǎng)不固定A.I、Ⅳ 、Ⅲ C.I、Ⅱ、Ⅲ D.、Ⅱ、、Ⅳ15、假設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一個(gè)字節(jié)為操作碼，第二個(gè)字節(jié)為位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（PC）+l-PC。若當(dāng)3008H300FH，則該轉(zhuǎn)移指令第二個(gè)字節(jié)的內(nèi)容應(yīng)為（）；若當(dāng)前指令地址為300FH，要求轉(zhuǎn)移到3004H，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為（）。A.05H，F(xiàn)2H B.07H，F(xiàn)3H C.05H，F(xiàn)3H D.07H，F(xiàn)2H二、填空題16、指令格式是指令表示的結(jié)構(gòu)形式，通常格式中由操作碼字段字組成。17、對(duì)存儲(chǔ)器的要求、 、 為了解決這三個(gè)方面的矛盾。計(jì)算采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。18、不同機(jī)器有不同，RISC指令系統(tǒng)指令系統(tǒng)的改進(jìn)。19、廣泛使用和 都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器，它們共同的缺點(diǎn) 20、多媒體CPU是帶技術(shù)的處理器。它是一技術(shù)，特別適合于圖數(shù)據(jù)處理。21、運(yùn)算器的兩個(gè)主要功能是， 22、閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以能力，因此作于便攜式電腦中。23、主存儲(chǔ)器容量通常以MB表示，其中M= ，B= 硬盤容量通常以GB表示其中G= .24、RISC的中文含義，CISC的中文含義 25、按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)的階碼E的值等于指數(shù)加上一個(gè)固定的三、名詞解釋題26、無(wú)條件轉(zhuǎn)移：27、UART：28、總線：29、音頻合成：四、簡(jiǎn)答題30、總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段？31、什么是串行總線？什么是并行總線？試比較它們的應(yīng)用場(chǎng)合。32、說(shuō)明計(jì)數(shù)器定時(shí)查詢工作原理。33、試比較同步控制、異步控制和聯(lián)合控制的區(qū)別。五、計(jì)算題34、設(shè)浮點(diǎn)數(shù)字長(zhǎng)為16位，其中階碼5位（含一位階符），尾數(shù)11位（含一位數(shù)符），將十進(jìn)制數(shù)+13/128寫成：二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)，并分別寫出它在定點(diǎn)機(jī)和浮點(diǎn)機(jī)中的機(jī)器數(shù)形式。35、設(shè)存儲(chǔ)字長(zhǎng)和指令字長(zhǎng)均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、一一次間接尋址、多次間接尋址、變址、基址、相對(duì)和立即這7種尋址方式，則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范圍又是多少？36、假定硬盤傳輸數(shù)據(jù)以32位的字為單位，傳輸速率為IMB/s。CPU的時(shí)鐘頻率為50MHz采用程序查詢的輸入/輸出方式，假設(shè)查詢操作需要100CPUI/O查詢所花費(fèi)的時(shí)間比率，假定進(jìn)行足夠的查詢以避免數(shù)據(jù)丟失。采用中斷方法進(jìn)行控制，每次傳輸?shù)拈_銷（包括中斷處理）為100求CPU為傳輸硬盤數(shù)據(jù)花費(fèi)的時(shí)間比重。采用DMA控制器進(jìn)行輸入/輸出操作，假定DMA的啟動(dòng)操作需要1000個(gè)時(shí)鐘周期，DMA完成時(shí)處理中斷需要500個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB，問(wèn)在硬盤工作時(shí)處理器將用多少時(shí)間比重進(jìn)行輸入/輸出操作，忽略DMA申請(qǐng)使用總線的影響。六、綜合題37、某計(jì)算機(jī)的主存地址空間大小為256MB，按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分離，均有8個(gè)Cache行，每個(gè)Cache行大小為64B，數(shù)據(jù)Cache采用直接映射方式?，F(xiàn)有兩個(gè)功能相同的程序A和B，其偽代碼如下所示：假定int類型數(shù)據(jù)用32位補(bǔ)碼表示，程序編譯時(shí)，i、j、sum均分配在寄存器中，數(shù)組a按行優(yōu)先方式存放，其首地址為320（+進(jìn)制）。請(qǐng)回答下列問(wèn)題，要求說(shuō)明理由或給出計(jì)算過(guò)程。若不考慮用于Cache一致性維護(hù)和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘繛槎嗌伲繑?shù)組元素a[0][31]和a[1][1]各自所在的主存塊對(duì)應(yīng)的Cache行號(hào)分別是多少（Cache行號(hào)從0開始）？程序A和B的數(shù)據(jù)訪問(wèn)命中率各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短？38、某16位計(jì)算機(jī)的主存按字節(jié)編碼，存取單位為16位；采用16位定長(zhǎng)指令字格式：CPU采用單總線結(jié)構(gòu)，主要部分如下圖所示。圖中R0~R3為通用寄存器：T為暫存器：SR為移位寄存器，可實(shí)現(xiàn)直送（mov）、左移一位.（left）和右移一位（right）3種操作，控制信號(hào)為SRop，SR的輸出由信號(hào)SRout控制：ALU可實(shí)現(xiàn)直送A（mova）、A加B（add）、A減B（sub）、A與B（and）、A或B（or）、非A（not）、A加1（inc）7種操作，控制信號(hào)為ALUop。請(qǐng)回答下列問(wèn)題。圖中哪些寄存器是程序員可見的？為何要設(shè)置暫存器T？控制信號(hào)ALUopSRop的位數(shù)至少各是多少？控制信號(hào)SRout所控制部件的名稱或作用是什么？端點(diǎn)①~⑨中，哪些端點(diǎn)須連接到控制部件的輸出端？~寫出連線的起點(diǎn)和終點(diǎn)，以正確表示數(shù)據(jù)的流動(dòng)方向。MUX的一個(gè)輸入端是2？39、某機(jī)器字長(zhǎng)32位，CPU內(nèi)有32個(gè)32位的通用寄存器，設(shè)計(jì)一種能容納64種操作的指令系統(tǒng)，設(shè)指令字長(zhǎng)等于機(jī)器字長(zhǎng)。如果主存可直接或間接尋址，采用寄存器-存儲(chǔ)空間是多少？試畫出指令格式。在1）的基礎(chǔ)上，如果采用通用寄存器作為基址寄存器，則上述寄存器-存儲(chǔ)器間。參考答案一、選擇題、C、D、A、C、B、C、A、A、C、B、C、D13、C，、B、C二、填空題16、二進(jìn)制代碼地址碼17、容量大速度快成本低18、指令系統(tǒng)CISC19、SRAMDRAM斷電后不能保存信息20、MMX 多媒體擴(kuò)展結(jié)構(gòu)21、算術(shù)運(yùn)算邏輯運(yùn)算22、瞬時(shí)啟動(dòng)固態(tài)盤23、220 8位（1個(gè)字節(jié)）23024、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)25、真值偏移量三、名詞解釋題26、無(wú)條件轉(zhuǎn)移：一種轉(zhuǎn)移指令類型，不管狀態(tài)如何，一律進(jìn)行轉(zhuǎn)移操作。27、UART：通用異步接收器/發(fā)送器，一種典型的集成電路異步串行接口電路。28、總線：計(jì)算機(jī)中連接功能單元的公共線路，是一束信號(hào)線的集合，包括數(shù)據(jù)總線、地址總線和控制總線。29、音頻合成：使計(jì)算機(jī)能夠朗讀文本或者演奏出音樂(lè)的過(guò)程，如將文字信息轉(zhuǎn)化成語(yǔ)音信息，或者將MIDI數(shù)據(jù)文件轉(zhuǎn)化成音樂(lè)信號(hào)。四、簡(jiǎn)答題30、答：分五個(gè)階段：請(qǐng)求總線、總線仲裁、尋址（目的地址）、信息傳送、狀態(tài)返回（或錯(cuò)誤報(bào)告）。31、答：采用一條數(shù)據(jù)線進(jìn)行傳輸?shù)姆Q為串行總線；并行總線采用多條線路進(jìn)行傳輸數(shù)據(jù)；串行總線使用于較長(zhǎng)的距離傳輸；并行總線適用于距離較短的高速傳輸；32、答：計(jì)數(shù)器定時(shí)查詢方式工作原理：總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求?？偩€控制器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備相一致時(shí)，該設(shè)備置“1”BS線，獲得總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。33、答：同步控制方式：任何一條指令或指令中任何一個(gè)微操作的執(zhí)行都是事先確定的，并且都是受統(tǒng)基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制的方式。異步控制方式：不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，沒有固定的周期節(jié)拍和嚴(yán)格的時(shí)鐘同步，執(zhí)行每條指令和每個(gè)操作需要多少時(shí)間就占用多少時(shí)間。聯(lián)合控制方式：是前兩者的相結(jié)合。對(duì)各種不同指令的微操作實(shí)行大部分統(tǒng)一，小部分區(qū)分對(duì)待的方法。五、計(jì)算題34、解析：假設(shè)x=+13/128其二進(jìn)制形式可以表示為：x=0.0001101000。定點(diǎn)數(shù)表示：x=0.0001101000。浮點(diǎn)數(shù)規(guī)格化表示：0。定點(diǎn)機(jī)中：[x]=[x]=[x]=0.0001101000。原 補(bǔ) 反浮點(diǎn)機(jī)中：[x]原=1，0011；0.1101000000。[x]補(bǔ)=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。35、解析：1087位（27=128）。由于指令系統(tǒng)中有種尋址方式，因此尋址特征位占3位。由于地址碼的位數(shù)為24-7-3=14214。由于存儲(chǔ)字長(zhǎng)為24位，因此一次間接尋址的范圍為224。由于多次間接尋址需要使用一位來(lái)標(biāo)志是否間接尋址完畢，因此只有23尋址，尋址范圍為223。36、解析：本題考查計(jì)算機(jī)的性能指標(biāo)和I/O方式。先計(jì)算每次傳輸過(guò)程的平均時(shí)間，然后根據(jù)程序查詢、中斷和DMA方式的特點(diǎn)計(jì)算外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比。1）采用程序查詢的輸入/輸出方式，硬盤查詢的速率為1MB/4B=250k（每秒查詢次數(shù)）。查詢的時(shí)鐘周期數(shù)為250k×100=25000k.占用的CPU時(shí)間比率為25000k/50M=50%。2）采用中斷方法進(jìn)行控制，每傳送一個(gè)字需要的時(shí)問(wèn)為（32bit/8）÷1MB/s=4??s.CPU時(shí)鐘周期為1/50MHz=0.02μs.得到時(shí)間比重為100×0.02/4=50%。采用DMA控制器進(jìn)行輸入/輸出操作，平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB.傳送的時(shí)間為4KB÷1MB/s=4ms在DMA傳輸?shù)倪^(guò)程中，CPU不需要進(jìn)行操作，所以CPU為傳輸硬盤數(shù)據(jù)花費(fèi)的時(shí)間比重為0.02×1500/（4000+0.02×1500）=0.74%.六、綜合題37、解析：1）Cache結(jié)構(gòu)如下。VV…TagData此處的行即為塊（Block）。直接映射下，每塊的Cache結(jié)構(gòu)一般分為4個(gè)部分，其中，V：1位，表示所在的塊是否有效?！罕硎居糜贑ache一致性維護(hù)和替換算法的控制位。TAG：地址轉(zhuǎn)換標(biāo)記。如果不計(jì)算“…”部分，則Cache的大小由V、Tag和Data（數(shù)據(jù)）3部分組成。在直接映射中，可以將地址分為如下3個(gè)部分：TagTag快索引塊內(nèi)本題中，總的尋址位數(shù)為28位（228=256M）：塊內(nèi)位為6位（25-64），5~0位；塊索引為3位（23=8），8~6位。因此，Tag=28-6-3=19位，即27~9位。每行（塊）的大小=V+Tag+數(shù)據(jù)=1+19+64×8位。數(shù)據(jù)Cache有8行，總?cè)萘繛椋?+19+64×8）×8/8=532B。由于數(shù)組在存儲(chǔ)器中按行優(yōu)先方式存放，因此每個(gè)數(shù)組元素占4B首地址為320，因此可知：a[0][31]在存儲(chǔ)器中的地址為320+31×4=444=000110111100Ba[l][1]在存儲(chǔ)器中的地址為320+（256+1）×4=1348=010101000100B按直接映射方式，地址分為3部分，塊索引在地址的8~6位，因此兩地址所對(duì)應(yīng)的塊索引分別為6（110B）、5（101B）。數(shù)組a大小64B，相當(dāng)于16A，如果是按行連續(xù)存放的，那么從主存讀入一塊到Cache（一次失配）后，隨后的15Cache命中，讀一次管16次，因此命中率為[（216-212）/216]×100%=93.75%程序B隨列訪問(wèn)數(shù)組a，由于Cache的容量太小，讀入的數(shù)據(jù)塊留不到下次用便又被替換，因此每次都失敗，命中率為0%。另一種算法是，由于數(shù)組a一行的數(shù)據(jù)量為1KB>64B，因此訪問(wèn)第0行時(shí)，每個(gè)元素都不命中，由于數(shù)組有256列，數(shù)據(jù)Cache僅有8行，故訪問(wèn)數(shù)組后續(xù)列元素仍然不命中，于是程序B的數(shù)據(jù)訪問(wèn)命中率為0%。由于從Cache讀數(shù)據(jù)比從內(nèi)存讀數(shù)據(jù)快很多，因此程序A的執(zhí)行時(shí)間更短。分析：、Tag、Data是每個(gè)Cache塊（行）的