通信原理實(shí)驗(yàn)指導(dǎo)書-2016-3

NUMPAGES143通信原理實(shí)驗(yàn)講義PAGE第148頁（共141頁）寫在前面一、遵守實(shí)驗(yàn)時(shí)間和實(shí)驗(yàn)室的規(guī)章制度，實(shí)驗(yàn)缺席需要請假；本學(xué)期實(shí)驗(yàn)中，二個(gè)以上實(shí)驗(yàn)缺席的，成績不及格（所有實(shí)驗(yàn)完成后有一次補(bǔ)做時(shí)間）。二、實(shí)驗(yàn)預(yù)習(xí)要求1）理解實(shí)驗(yàn)原理，回答實(shí)驗(yàn)預(yù)習(xí)問題，根據(jù)實(shí)驗(yàn)內(nèi)容設(shè)計(jì)實(shí)驗(yàn)步驟；2）寫出實(shí)驗(yàn)預(yù)習(xí)報(bào)告，無預(yù)習(xí)報(bào)告者不得做實(shí)驗(yàn)；3）實(shí)驗(yàn)步驟后可留出空白，記錄實(shí)驗(yàn)結(jié)果和實(shí)驗(yàn)數(shù)據(jù)。三、實(shí)驗(yàn)要求1）使用示波器時(shí)，注意仔細(xì)調(diào)整示波器的時(shí)間掃描周期、幅度擴(kuò)展、觸發(fā)電平等旋鈕，保證在示波器的顯示屏上顯示穩(wěn)定的、完整的信號波形，并充分利用雙蹤示波器觀察各信號的時(shí)序?qū)?yīng)關(guān)系。記錄信號波形時(shí)，清楚標(biāo)明信號的名稱、頻率、幅度、脈沖的寬度及相關(guān)信號的時(shí)序?qū)?yīng)關(guān)系。在用示波器測出波形的基礎(chǔ)上，理解生成此波形的原理，理解信號之間的關(guān)系；同時(shí)根據(jù)實(shí)驗(yàn)現(xiàn)象，分析理論和實(shí)際的區(qū)別，并能解釋有關(guān)實(shí)驗(yàn)現(xiàn)象。4）實(shí)驗(yàn)箱上的開關(guān)、按鈕按要求使用，實(shí)驗(yàn)完畢后將所有跳線開關(guān)復(fù)位，以便下組實(shí)驗(yàn)的進(jìn)行。5）實(shí)驗(yàn)后，原始數(shù)據(jù)需經(jīng)實(shí)驗(yàn)教師簽字，實(shí)驗(yàn)波形數(shù)據(jù)需重新加工整理后寫在實(shí)驗(yàn)報(bào)告上。四、實(shí)驗(yàn)報(bào)告要求1）分析實(shí)驗(yàn)所獲得的信號波形、實(shí)驗(yàn)數(shù)據(jù)，總結(jié)概括實(shí)驗(yàn)原理，得出結(jié)論；2）寫出實(shí)驗(yàn)后的收獲和心得體會（經(jīng)驗(yàn)教訓(xùn)）；五、最終實(shí)驗(yàn)成績根據(jù)實(shí)驗(yàn)中表現(xiàn)、實(shí)驗(yàn)報(bào)告和最后的實(shí)驗(yàn)考試評定。目錄TOC\o"1-2"\h\z\u第一章實(shí)驗(yàn)系統(tǒng)概述 41.1概述 41.2電路組成概述 41.3通信原理實(shí)驗(yàn)箱用戶使用說明書 6第二章實(shí)驗(yàn)系統(tǒng)模塊電路和功能 92.1顯示控制模塊 92.2FPGA初始化模塊 92.3用戶接口模塊 92.4雙音多頻檢測（DTMF）模塊 112.5ADPCM編譯碼模塊 172.6CVSD編譯碼模塊 212.7PAM編譯碼模塊 252.8交換接續(xù)控制模塊 272.9模擬鎖相環(huán)模塊 292.10數(shù)字鎖相環(huán)模塊 322.11白噪聲發(fā)生器模塊 332.12DSP處理模塊 362.13D/A模塊 382.14中頻調(diào)制模塊 402.15中頻解調(diào)模塊 432.16A/D模塊 472.17測試模塊 492.18漢明編譯碼模塊 512.19數(shù)字復(fù)接/解復(fù)接模塊 582.20HDB3碼型變換模塊 632.21CMI碼型變換模塊 652.22信道同步接口模塊 672.23數(shù)據(jù)終端模塊 702.24現(xiàn)代調(diào)制技術(shù)模塊 71第三章軟件仿真實(shí)驗(yàn) 76實(shí)驗(yàn)一數(shù)字基帶傳輸實(shí)驗(yàn) 76實(shí)驗(yàn)二QPSK通信系統(tǒng)的MonteCarlo仿真 84實(shí)驗(yàn)三通信系統(tǒng)的Simulink仿真 89第四章硬件實(shí)驗(yàn) 91實(shí)驗(yàn)一模擬鎖相環(huán) 91實(shí)驗(yàn)二PCM編譯碼器系統(tǒng) 93實(shí)驗(yàn)三AMI/HDB3碼型變換 96實(shí)驗(yàn)四BPSK調(diào)制系統(tǒng)實(shí)驗(yàn) 99實(shí)驗(yàn)五BPSK相干解調(diào)系統(tǒng)實(shí)驗(yàn) 105實(shí)驗(yàn)六DBPSK系統(tǒng)實(shí)驗(yàn) 115實(shí)驗(yàn)七連續(xù)相位FSK傳輸系統(tǒng)實(shí)驗(yàn) 120實(shí)驗(yàn)八單路雙工通信系統(tǒng)綜合實(shí)驗(yàn) 130實(shí)驗(yàn)九BPSK（DBPSK）調(diào)制+漢明碼系統(tǒng)綜合測試 133實(shí)驗(yàn)十模擬噪聲信號產(chǎn)生的CPLD實(shí)現(xiàn) 135附錄一跳線初始位置 140附錄二測試點(diǎn)位置 141附錄三實(shí)驗(yàn)系統(tǒng)結(jié)構(gòu)圖 142參考文獻(xiàn) 143第一章實(shí)驗(yàn)系統(tǒng)概述1.1概述通信原理綜合實(shí)驗(yàn)系統(tǒng)中，涉及有數(shù)字調(diào)制解調(diào)技術(shù)、糾錯編譯碼技術(shù)、語音編碼技術(shù)、數(shù)字復(fù)接技術(shù)、基帶傳輸技術(shù)、電話接口技術(shù)、數(shù)字接口技術(shù)等。該系統(tǒng)將當(dāng)今的核心技術(shù)和新器件融入通信原理課程，具有以下特點(diǎn)：先進(jìn)性：數(shù)字信號處理（DSP）技術(shù)+FPGA技術(shù)。全面性：通過測試接口，可以對每一種電路模塊的功能和性能有一個(gè)全面的了解。系統(tǒng)性：每個(gè)電路測試模塊可以放入多個(gè)系統(tǒng)中進(jìn)行綜合實(shí)驗(yàn)?；A(chǔ)性：與當(dāng)今通信原理課程和教學(xué)大綱結(jié)合緊密。1.2電路組成概述通信原理綜合實(shí)驗(yàn)系統(tǒng)主要由以下功能模塊組成：顯示控制模塊、FPGA初始化模塊、信道接口模塊、DSP+FPGA處理模塊、D/A模塊、中頻調(diào)制模塊、中頻解調(diào)模塊、A/D模塊、測試模塊、漢明編碼模塊、漢明譯碼模塊、噪聲模塊、電話接口（1、2）模塊、雙音多頻DTMF（1、2）模塊、PAM模塊、ADPCM（1、2）模塊、CVSD發(fā)模塊、CVSD收模塊、幀傳輸復(fù)接模塊、幀傳輸解復(fù)接模塊、AMI/HDB3碼模塊、CMI編碼模塊、CMI譯碼模塊、模擬鎖相環(huán)模塊、數(shù)字鎖相環(huán)模塊、現(xiàn)代調(diào)制技術(shù)模塊等。在該硬件平臺中，模塊化功能較強(qiáng)，其電路布局見圖1.2.1所示。對于每一個(gè)模塊，在PCB板上均由白色線條將其明顯分割開來，每個(gè)測試模塊都能單獨(dú)開設(shè)實(shí)驗(yàn)，便于教學(xué)與學(xué)習(xí)。在通信原理綜合實(shí)驗(yàn)系統(tǒng)中，電源插座與電源開關(guān)在機(jī)箱的后面，電源模塊在該實(shí)驗(yàn)平臺電路板的下面，主要完成交流220V到+5V、+12V、-12V的直流變換，給整個(gè)硬件平臺供電。在平臺上具有友好的人機(jī)接口界面設(shè)計(jì)，可以通過鍵盤選擇相應(yīng)的工作模式與設(shè)置有關(guān)參數(shù)。菜單可選擇方式及參數(shù)設(shè)置見1.3節(jié)。通信原理綜合實(shí)驗(yàn)系統(tǒng)通過下面幾個(gè)端口與外部進(jìn)行連接：JH02（實(shí)驗(yàn)箱左端同步口模塊內(nèi)）：同步數(shù)據(jù)接口方式。該接口電平特性為RS422，通過該端口接收外部來的發(fā)送數(shù)據(jù)，并送入調(diào)制器中；同時(shí)將解調(diào)器解調(diào)之后的數(shù)據(jù)通過該端口送往外部設(shè)備。在該接口中，還包括調(diào)制解調(diào)器提供的收發(fā)時(shí)鐘信號。在使用RS422接口時(shí)需要通過菜單設(shè)置，選擇調(diào)制器輸入信號為“外部數(shù)據(jù)信號”。K002（實(shí)驗(yàn)箱中上部左端的中頻Q9連接器）：為中頻發(fā)送信號連接器，調(diào)制后的頻信號通過該口對外輸出，一般通過中頻同軸電纜送入信道仿真平臺（ZH6001）或自環(huán)送到接收端設(shè)備。JL02（實(shí)驗(yàn)箱中上部右端的中頻Q9連接器）：從信道中來的中頻信號（如加噪后的中頻信號、無線衰落后的低中頻信號）由該端口輸入，送入解調(diào)模塊中進(jìn)行解調(diào)。J007（數(shù)字測試信號輸入）、J005（模擬測試信號輸入）、J006（地）（在實(shí)驗(yàn)箱左端的信號輸入接頭）：為測試信號輸入湍，用于向通信原理綜合實(shí)驗(yàn)系統(tǒng)中送入各種測試信號。測試信號的輸入能否加入測試模塊還與測試模塊的跳線器設(shè)置有關(guān)，具體見測試步驟。JF01、JG01：標(biāo)準(zhǔn)異步數(shù)據(jù)端口A（JF01）和B（JG01）。A到B的異步傳輸經(jīng)過信道傳輸，B到A為直通方式。通信原理綜合實(shí)驗(yàn)系統(tǒng)接口布局如圖1.2.2所示。在通信原理綜合實(shí)驗(yàn)系統(tǒng)中，為便于學(xué)習(xí)和實(shí)驗(yàn)，各項(xiàng)實(shí)驗(yàn)內(nèi)容是以模塊進(jìn)行劃分，每個(gè)測試模塊可以單獨(dú)開設(shè)實(shí)驗(yàn)。各模塊之間的系統(tǒng)連接見圖1.2.3所示。由圖可以看出，在系統(tǒng)中通信雙方的傳輸信道是不對稱的。從用戶電話1向用戶電話2的信號支路是以無線信道傳輸技術(shù)為主，信號流程為：用戶電話接口1→話音編碼1→漢明糾錯編碼→信道調(diào)制→加噪信道→信道解調(diào)→漢明譯碼→話音解碼2→用戶電話接口2。從用戶電話2向用戶電話1的信號支路是以有線信道傳輸技術(shù)為主，信號流程為：用戶電話接口2→話音編碼2→信道復(fù)接→線路編碼（HDB3/CMI）→線路譯碼→信道解復(fù)接→話音解碼1→用戶電話接口1。1.3通信原理實(shí)驗(yàn)箱用戶使用說明書在通信原理綜合實(shí)驗(yàn)系統(tǒng)中，各模塊的功能實(shí)現(xiàn)，需初始化不同的FPGA程序與數(shù)字信號處理DSP程序，并對它們進(jìn)行一定的管理。這些都是通過操作界面，可以進(jìn)行選擇、控制。在系統(tǒng)加電之后，系統(tǒng)按照上次關(guān)機(jī)前選擇的模式進(jìn)行初始化，在這期間DSP+FPGA模塊中的初始化燈（DV01）熄滅。當(dāng)初始化完成之后，初始化燈亮。在這之后大約經(jīng)過5秒鐘之后，完成相應(yīng)模式參數(shù)的設(shè)置。在這過程中，液晶顯示器顯示以下內(nèi)容：通信原理實(shí)驗(yàn)完成初始化與參數(shù)設(shè)定后，液晶顯示：調(diào)制方式選擇之后，將等待輸入，必須按下箭頭鍵（除復(fù)位鍵外，其它鍵將不起作用），將進(jìn)入前一次選擇的界面。可以通過上、下箭頭鍵進(jìn)行下列菜單的選擇：菜單１： 調(diào)制方式選擇（該菜單上只有下箭頭和右箭頭起作用）菜單２： FSK傳輸系統(tǒng)菜單３： BPSK傳輸系統(tǒng)

基帶信號處理軟件定義無線電SDRFSKMSK基帶信號處理軟件定義無線電SDRFSKMSKBPSKQAMDBPSKGMSK信令PCM信令PCMADPCMCVSD菜單４： DBPSK傳輸系統(tǒng)菜單5： 輸入數(shù)據(jù)選擇菜單6： 外部數(shù)據(jù)信號菜單7： 全１碼菜單8： 全０碼菜單9： ０/1碼菜單１0： 特殊碼序列菜單１1： m序列菜單１2： 工作方式選擇菜單１3： 匹配濾波菜單14： ADPCM菜單15： 增強(qiáng)調(diào)制選擇菜單16： AM菜單17： FM菜單18： QPSK菜單19： OQPSK菜單20： PI4QPSK菜單21： MSK菜單22： GMSK菜單23： 16QAM菜單24： 64QAM（在該菜單上只有上箭頭和左箭頭起作用）通過上下箭頭，可以在菜單１到菜單24之間移動，對已選擇的模式或參數(shù)的菜單打勾，否則顯示小手。如要選擇某一種模式，當(dāng)移至該菜單時(shí)按確認(rèn)鍵即可。如果對已選擇的模式打勾為陰影，則說明該實(shí)驗(yàn)箱不支持該種模式。如確需此功能，需進(jìn)行功能升級。在菜單2到菜單4、菜單16到菜單23任一菜單上進(jìn)行確認(rèn)時(shí)，系統(tǒng)對選擇的模式進(jìn)行初始化，在這期間左邊的初始化燈（DV01）熄滅。當(dāng)初始化完成之后，初始化燈亮。在這之后大約經(jīng)過5秒鐘，完成相應(yīng)模式參數(shù)的設(shè)置，并且在該菜單上打勾。菜單2－4是調(diào)制方式選擇；菜單6－11是輸入數(shù)據(jù)選擇；菜單13是一個(gè)復(fù)選菜單：第一次確認(rèn)選擇，第二次按確認(rèn)則取消該參數(shù)的設(shè)置；菜單14－15是語音編碼方式選擇。第二章實(shí)驗(yàn)系統(tǒng)模塊電路和功能2.1顯示控制模塊在通信終端模塊中，需進(jìn)行系統(tǒng)配置和參數(shù)設(shè)置，這一功能主要在顯示控制模塊中完成。顯示控制模塊接收按鍵信息，對相應(yīng)硬件模塊進(jìn)行初始化。該模塊放在實(shí)驗(yàn)箱內(nèi)下部，構(gòu)成一個(gè)最基本的8031系統(tǒng)。該模塊運(yùn)行過程如下：1）系統(tǒng)上電復(fù)位（或從操作界面按復(fù)位按鈕），89C52從主程序入口處開始執(zhí)行；2）通過RESETH，RESETL對相應(yīng)模塊進(jìn)行復(fù)位。3）通過操作界面選擇某一工作模式，選擇MCS51初始化單元的模式。4）復(fù)位FPGA初始化模塊，使其按要求進(jìn)行初始化。5）MCS51顯示系統(tǒng)的設(shè)置狀態(tài)（例如由小手狀態(tài)變成打勾狀態(tài)）。6）延時(shí)5秒后，各模塊進(jìn)入正常工作狀態(tài)。7）顯示控制模塊繼續(xù)等待處理輸入，接收命令。2.2FPGA初始化模塊FPGA初始化模塊根據(jù)不同配置對FPGA初始化，其主要由一片處理機(jī)完成。FPGA初始化模塊根據(jù)來自顯示控制模塊選擇相應(yīng)的初始化數(shù)據(jù)對UM01（EP1K30）進(jìn)行初始化,初始化信號線由MCS51的P1口上的五個(gè)腳組成,其與UM01的管腳直接相連。FPGA初始化模塊是在顯示控制模塊的控制下完成初始化工作。當(dāng)顯示控制模塊需要對FPGA進(jìn)行初始化時(shí)，通過向FPGA初始化模塊發(fā)出命令并對其進(jìn)行復(fù)位。FPGA初始化模塊在復(fù)位后，按顯示控制模塊的要求對UM01下載不同的初始化程序。FPGA初始化模塊在初始化過程中，首行先使發(fā)光二極管DV01熄滅，然后利用五根初始化信號線對UM01初始化。當(dāng)初始化完畢，發(fā)光二極管DV01點(diǎn)亮，并通過INIT_END通知顯示控制模塊當(dāng)前的初始化模塊已經(jīng)完成。只有當(dāng)DV01點(diǎn)亮之后，系統(tǒng)才可以對后面的事件進(jìn)行處理。在FPGA初始化過程中，面板顯示窗口有一五角星對應(yīng)閃動。2.3用戶接口模塊用戶電路也稱為用戶線接口電路（SubscriberLineInterfaceCircuit—SLIC）。其一般具有B（饋電），R（振鈴）、S（監(jiān)視）、C（編譯碼）、H（混合）、T（測試）、O（過壓保護(hù)）七項(xiàng)功能。在通信終端平臺中采用PBL38710專用用戶接口器件，其內(nèi)部結(jié)構(gòu)組成框圖如圖2.1所示。PBL38710具有多種工作模式，在這里主要使用其兩根控制線C0、C1與一根狀態(tài)線DET。當(dāng)C1＝0、C2＝1時(shí)，DET將檢測用戶線在沒有鈴流時(shí)的用戶摘掛機(jī)狀態(tài)，DET＝0表示用戶摘機(jī)，DET＝1表示用戶未摘機(jī)。當(dāng)C1＝1、C2＝0時(shí)，DET將檢測用戶線在有鈴流時(shí)的用戶摘掛機(jī)狀態(tài)，DET＝0表示用戶摘機(jī)，DET＝1表示用戶未摘機(jī)，在該狀態(tài)下，PBL38710還將輸入的鈴流信號放大以達(dá)到驅(qū)動用戶電路的要求。當(dāng)然，還可以設(shè)置控制線的其它方式來控制PBL38710進(jìn)入相應(yīng)的狀態(tài)，可參見PBL38710的說明書。PBL38710的檢測模式與檢測輸出的關(guān)系見表2.1。在通信終端平臺中，有兩套完全一致的用戶接口電路，左邊的用戶終端電話號碼為1，右端用戶終端電話號碼為2。為保護(hù)測試模塊的安全，用戶接口模塊實(shí)驗(yàn)所需的全部測試點(diǎn)都通過測試插座引出，因而用戶接口電路的實(shí)驗(yàn)可在測試模塊中進(jìn)行。 表2.1PBL38710的模式與檢測輸出關(guān)系TP105／C2TP104／C1TP103100：用戶摘機(jī)1：用戶未摘機(jī)010：振鈴狀態(tài)下摘機(jī)1：振鈴狀態(tài)下未摘機(jī)下面以左邊用戶接口電路為例說明用戶接口電路的基本原理，其框圖組成見圖2.2所示。用戶接口模塊由U101（PBL38710）、U102（TL082）及相應(yīng)的跳線器、電位器等元件組成。用戶話機(jī)是通過電話插T1、R1線與通信原理綜合實(shí)驗(yàn)系統(tǒng)相連，在實(shí)際使用通信終端中，還應(yīng)包括保護(hù)電路（主要是對地保護(hù)與抗雷電保護(hù)等等），這部分電路在實(shí)驗(yàn)平臺中沒有包括。U101完成用戶摘掛機(jī)檢測、饋電、2/4線變換、振鈴等功能。U101的話音發(fā)送支路經(jīng)運(yùn)放U102A放大輸出。在話音接收支路，接收的模擬信號經(jīng)運(yùn)放U102B放大輸入到U101中。在這里，接收支路可以是下面幾種類型的信號：來自ADPCM模塊的話音信號；各種音信號（撥號音信號、忙音信號、回鈴音信號）等。各種音信號由接續(xù)控制處理模塊根據(jù)用戶電話呼叫的不同進(jìn)程，選擇其中一個(gè)信號送入用戶接口電路U101中。用戶接口單元的電原理圖有兩張，分別見圖2.3、圖2.4。在圖2.3用戶接口模塊1中跳線功能如下：跳線開關(guān)K101用于設(shè)置發(fā)送通道的增益：當(dāng)K101置于1_2位置時(shí)（N：左端），選擇系統(tǒng)的缺省增益設(shè)置；當(dāng)K101置于2_3位置時(shí)（T：右端），可以通過調(diào)整電位器W101來設(shè)置發(fā)通道增益的大小。正常情況下，K101置在N（左端）位置。跳線開關(guān)K102用于設(shè)置接收通道的增益：當(dāng)K102置于1_2位置時(shí)（N：左端），選擇系統(tǒng)的缺省增益設(shè)置；當(dāng)K102置于2_3位置時(shí)（T：右端），可通過調(diào)整電位器W102來設(shè)置接收通道增益的大小。正常情況下，K102設(shè)置在N（左端）狀態(tài)。因用戶1→用戶2與用戶2→用戶1的傳輸信道是非對稱的，用戶接口模塊2中增加了K203跳線開關(guān)。當(dāng)K203置于1_2位置時(shí)（ADPCM：左端），接收的話音信號來自ADPCM1譯碼模塊；當(dāng)K203置于2_3位置時(shí)（CVSD：右端）時(shí)，接收的話音信號來自CVSD接收模塊。在用戶接口模塊1中，各測試點(diǎn)的定義如下：TP101：接電話機(jī)T1線TP102：接電話機(jī)R1線TP103：摘、掛機(jī)狀態(tài)檢測TP104：振鈴控制C1TP105：振鈴控制C2TP106：發(fā)送話音信號電平TP107：接收話音信號電平在用戶接口模塊2中，各測試點(diǎn)的定義與用戶接口模塊1基本對應(yīng)，同學(xué)可參照。2.4雙音多頻檢測（DTMF）模塊該模塊對用戶接口模塊發(fā)送支路信號進(jìn)行雙音多頻檢測，并將檢測的結(jié)果送到交換接續(xù)控制模塊中進(jìn)行接續(xù)處理。在通信原理綜合實(shí)驗(yàn)系統(tǒng)中，有兩套完全一致的雙音多頻檢測模塊，這兩個(gè)模塊分別與相應(yīng)的電話用戶接口模塊相連。雙音多頻檢測模塊電路原理圖見圖2.5和圖2.6所示。本教程僅以雙音多頻檢測模塊1的原理進(jìn)行說明，另一個(gè)模塊原理與第一個(gè)模塊相同，不再重述。雙音多頻檢測模塊由U301（CM8870）、X301（3.58MHz晶體）及相應(yīng)的跳線器、電位器組成。從用戶接口單元來的輸入信號進(jìn)入U(xiǎn)301進(jìn)行雙音多頻檢測。在U301雙音多頻檢測電路中，X301為晶體，它為U301工作提供基本的參考頻率。當(dāng)U301檢測到存在雙音多頻時(shí)，U301的檢測信號DET_DTMF1＝1，此時(shí)交換接續(xù)控制模塊將雙音多頻代碼（DTMFA3、DTMFA2、DTMFA1、DTMFA0）讀入，用以完成相應(yīng)的呼叫接續(xù)。跳線器K301用于設(shè)置雙音多頻檢測器的輸入信號電平，當(dāng)K301置于1_2位置時(shí)（左端），選擇通信終端平臺缺省的電平設(shè)置；當(dāng)K301置于2_3時(shí)（右端），可通過調(diào)整電位器W301設(shè)置雙音多頻檢測器的輸入信號電平。在雙音多頻檢測（DTMF）模塊模塊中，各測試點(diǎn)的定義如下：TP301：雙音多頻檢測器輸入模擬信號TP302：雙音多頻檢測有效信號（高電平有效）TP303、TP304、TP305、TP306：雙音多頻碼（D0、D1、D2、D3）

圖2.3用戶1接口單元電原理圖圖2.3用戶1接口單元電原理圖

2.5ADPCM編譯碼模塊ADPCM編譯碼模塊對模擬信號進(jìn)行PCM/ADPCM編譯碼，并送入后續(xù)模塊進(jìn)行處理。同時(shí)將信道上接收的PCM/ADPCM碼進(jìn)行譯碼處理，還原成模擬信號。PCM/ADPCM編譯碼器由MC145540集成電路完成，該器件通過配置可設(shè)置成以下兩種不同模式：PCM模式：進(jìn)行PCM編譯碼；ADPCM模式：進(jìn)行ADPCM編譯碼。在通信原理實(shí)驗(yàn)箱中，ADPCM模塊1和模塊2分別與用戶接口1和接口2相連。ADPCM模塊1電路功能組成框圖見圖2.7所示。ADPCM模塊1和ADPCM模塊2電路原理圖分別見圖2.8和圖2.9所示。本教材以ADPCM模塊1為例描述電路工作原理。該模塊由收、發(fā)兩條支路組成。在發(fā)送支路上發(fā)送信號經(jīng)運(yùn)放U501A（TL082）放大后進(jìn)入U(xiǎn)502(MC145540)進(jìn)行PCM或ADPCM編碼，編碼主時(shí)鐘為BCLK（256KHz），編碼輸出為DT_ADPCM1，F(xiàn)SX為編碼幀脈沖信號（8KHz），編碼之后的信號送入后續(xù)模塊處理。在接收支路，來自對方的PCM或ADPCM編碼信號，在接收幀脈沖FSX和編碼主時(shí)鐘為BCLK主時(shí)鐘的作用下送入U(xiǎn)502(MC145540)譯碼、譯碼之后的模擬信號經(jīng)運(yùn)放U501B放大輸出，送到用戶1接口模塊。U503是20.48MHz晶體振蕩器，供MC145540內(nèi)部信號處理使用。ADPCM模塊1各跳線開關(guān)功能如下：跳線開關(guān)K501是用于選擇正常的發(fā)送話音信號還是測試信號，當(dāng)K501置于1_2時(shí)（N：左端），選擇來自用戶接口單元的話音信號；當(dāng)K501置于2_3時(shí)（T：右端）選擇測試信號，外部測試信號主要用于測試PCM/ADPCM的編譯碼特性。測試信號受接續(xù)模塊中跳線器K001控制：K001設(shè)置在2_3位置（右端），測試信號來自J005輸入信號；K001設(shè)置在1_2位置（左端），測試信號來自實(shí)驗(yàn)箱自身產(chǎn)生的1KHz信號。跳線器K502用于設(shè)置發(fā)通道的信號電平，當(dāng)K502置于1_2時(shí)（N：左端），選擇缺省的電平設(shè)置；當(dāng)K502置于2_3時(shí)（T：右端），將通過調(diào)整電位器W501設(shè)置發(fā)通道的信號電平。跳線器K504用于設(shè)置PCM/ADPCM自是處于正常工作狀態(tài)還是處于自環(huán)狀態(tài)，當(dāng)K504置于1_2時(shí)（MUX：左端）時(shí)，譯碼器輸入數(shù)據(jù)來自解復(fù)接模塊；當(dāng)K504置于3_4時(shí)（ADPCM2：中間），譯碼器輸入數(shù)據(jù)直接來自對方ADPCM2模塊（不經(jīng)過信道）；當(dāng)K504置于5_6時(shí)(LOOP：右端)，則PCM/ADPCM模塊將處于自環(huán)狀態(tài)（自發(fā)自收狀態(tài)）。跳線器K503用于設(shè)置收通道的信號電平，當(dāng)K503置于1_2時(shí)（N：左端），選擇缺省的電平設(shè)置；當(dāng)K503置于2_3時(shí)（T：右端），將通過調(diào)整電位器W502設(shè)置收通道的信號電平。因用戶1→用戶2與用戶2→用戶1的傳輸信道是非對稱的，ADPCM模塊2中的K604跳線開關(guān)與ADPCM模塊1不同（K601-603同K501-503）。跳線器K604用于設(shè)置PCM/ADPCM編碼器是處于正常工作狀態(tài)還是處于自環(huán)狀態(tài)，當(dāng)K604置于1_2時(shí)（CH：左端）時(shí)，輸入數(shù)據(jù)來自信道，即漢明譯碼模塊；當(dāng)K604置于3_4時(shí)（ADPCM1：中間），輸入數(shù)據(jù)直接來自對方ADPCM1模塊；當(dāng)K604置于5_6時(shí)(LOOP：右端)，則PCM/ADPCM模塊將處于自環(huán)狀態(tài)（自發(fā)自收狀態(tài)）。在用戶接口模塊1中，各測試點(diǎn)的定義如下：TP501：輸入模擬信號TP502：PCM/ADPCM編碼輸出數(shù)字信號（DT_ADPCM1）TP503：PCM/ADPCM編譯碼位同步時(shí)鐘信號（256KHz）（BLCK）TP504：PCM/ADPCM編譯碼指示信號（幀同步信號，模擬信號的抽樣時(shí)鐘信號）（FSX）TP505：輸入的PCM/ADPCM碼字（數(shù)字信號）TP506：PCM/ADPCM譯碼輸出的模擬信號在ADPCM2模塊中，各測試點(diǎn)的定義與ADPCM1模塊基本對應(yīng)。

2.6CVSD編譯碼模塊CVSD編譯碼功能分別由CVSD發(fā)送模塊和CVSD譯碼模塊模塊完成。CVSD編碼器模塊將模擬信號進(jìn)行CVSD編碼，轉(zhuǎn)換為數(shù)字信號在信道上進(jìn)行傳輸。CVSD譯碼模塊將信道上接收到的碼字信號進(jìn)行CVSD譯碼處理，還原出模擬信號。CVSD編譯碼器使用了莫托洛拉公司生產(chǎn)的大規(guī)模集成電路MC34115芯片，該芯片可用于編碼器，又可用作解碼器。CVSD編譯碼器電路組成框圖參見圖2.10所示：CVSD發(fā)送模塊電原理圖見圖2.11所示。CVSD發(fā)送模塊主要由U801(MC34115)、U802(TL082)、本地譯碼器、音節(jié)濾波器和非線性網(wǎng)絡(luò)組成。外部輸入的話音信號經(jīng)U802A緩沖放大之后，送U801的1腳進(jìn)行CVSD話音編碼（CLKT_Data為32KHz的編碼時(shí)鐘），CVSD編碼之后的數(shù)據(jù)經(jīng)9腳輸出（CVSD_ENOUT）。R806、R807、R808、C805和C804組成的積分網(wǎng)絡(luò)完成本地譯碼；TP803是恢復(fù)的原始模擬信號（近似值），該信號通過2腳送入比較器與輸入信號進(jìn)行比較。在TP804可以觀測到連碼一致性脈沖信號，R813、R814和C807構(gòu)成音節(jié)濾波器，用于對連碼一致性脈沖進(jìn)行平滑，實(shí)現(xiàn)斜率連續(xù)可變的自適應(yīng)增量調(diào)制。U802B、D801、D802和周圍電阻組成非線性網(wǎng)絡(luò)，使在大信號輸入時(shí)，量化階自適應(yīng)地增加，提高CVSD編譯碼器的動態(tài)范圍。跳線開關(guān)K801是用于選擇正常的發(fā)送話音信號還是外部測試信號，當(dāng)K801置于1_2時(shí)（PAM：左端），選擇來自用戶接口模塊1、經(jīng)PAM模塊的話音信號；當(dāng)K801置于2_3時(shí)（T：右端）選擇外部的測試信號（J005輸入），外部測試信號主要用于測試CVSD的編譯碼特性。在該模塊中，各測試點(diǎn)定義如下：TP801：CVSD編碼模擬信號輸入TP802：譯碼器輸出（單積分網(wǎng)絡(luò)）TP803：本地譯碼器輸出（雙積分網(wǎng)絡(luò)）TP804：編碼一致性檢測輸出TP805：編碼輸入時(shí)鐘（32KHz）TP806：編碼數(shù)據(jù)輸出（32Kbps）TP807：量化階距調(diào)整CVSD譯碼模塊電原理圖見圖2.12所示。CVSD譯碼模塊主要由U901(MC34115)、U902(TL082)、音節(jié)濾波器和非線性網(wǎng)絡(luò)組成。信道上來的CVSD碼字信號送入U(xiǎn)901的13腳，進(jìn)行CVSD譯碼處理（14腳為譯碼時(shí)鐘），譯碼之后還原的模擬信號經(jīng)U902A緩沖放大輸出。本地譯碼器、音節(jié)濾波器和非線性網(wǎng)絡(luò)的組成與編碼器相同，其功能可參見編碼器。CVSD接收模塊各跳線開關(guān)功能如下：（1）跳線開關(guān)K901是用于選擇譯碼數(shù)據(jù)：當(dāng)K901設(shè)置1_2時(shí)（CH：左端），送入CVSD譯碼模塊的數(shù)據(jù)來自信道漢明譯碼模塊；當(dāng)K901設(shè)置2_3時(shí)（LOOP：右端），送入CVSD譯碼模塊的數(shù)據(jù)直接來自CVSD發(fā)送模塊。（2）跳線開關(guān)K902是用于選擇譯碼時(shí)鐘：當(dāng)K902設(shè)置1_2時(shí)（CH：左端），譯碼時(shí)鐘來自接收信道恢復(fù)的時(shí)鐘信號；當(dāng)K902設(shè)置2_3時(shí)（LOOP：右端），譯碼時(shí)鐘直接來自發(fā)送編碼時(shí)鐘。在該模塊中，各測試點(diǎn)定義如下：TP901：譯碼數(shù)據(jù)輸入（32Kbps）TP902：譯碼輸入時(shí)鐘（32KHz）TP903：譯碼一致性檢測輸出TP904：譯碼脈沖幅度調(diào)制輸出TP905：CVSD譯碼模擬信號輸出

2.7PAM編譯碼模塊抽樣定理在通信系統(tǒng)、信息傳輸理論方面占有十分重要的地位。抽樣定理指出，一個(gè)頻帶受限信號m(t)，如果它的最高頻率為fh，則可以唯一地由頻率等于或大于2fh的樣值序列所決定。在滿足抽樣定理的條件下，抽樣信號保留了原信號的全部信息。用截止頻率為fh的理想低通濾波器可以無失真地從抽樣信號中恢復(fù)原始信號m(t)。抽樣定理另一方面也告訴我們當(dāng)抽樣頻率fs低于2倍語音信號的最高頻率fh，就會出現(xiàn)頻譜混迭現(xiàn)象，產(chǎn)生混迭噪聲，影響恢復(fù)出的話音質(zhì)量。通常將語音信號通過一個(gè)3400Hz低通濾波器（或通過一個(gè)300～3400Hz的帶通濾波器），限制語音信號的最高頻率為3400Hz，這樣可以用頻率大于或等于6800Hz的樣值序列來表示。在抽樣定理實(shí)驗(yàn)中，采用標(biāo)準(zhǔn)的8KHz抽樣頻率，并用函數(shù)信號發(fā)生器產(chǎn)生一個(gè)頻率為f的信號來代替實(shí)際語音信號。通過改變函數(shù)信號發(fā)生器的頻率f，觀察抽樣序列和低通濾波器的輸出信號，檢驗(yàn)抽樣定理的正確性。PAM編譯碼電路原理組成框圖見圖2.13所示。抽樣定理實(shí)驗(yàn)電原理圖見圖2.14所示。電路原理描述：輸入信號首先經(jīng)過信號選擇跳線開關(guān)K701，當(dāng)K701設(shè)置在1_2位置（N：正常）時(shí)，輸入信號來自電話接口1模塊的發(fā)送話音信號；當(dāng)K701設(shè)置在2_3位置（T：測試）時(shí)，輸入信號來自測試信號。測試信號可以選擇外部測試信號或內(nèi)部測試信號，當(dāng)跳線開關(guān)K001設(shè)置在1_2位置（左端）時(shí)，選擇內(nèi)部1KHz方波測試信號；當(dāng)設(shè)置在2_3位置（右端）時(shí)選擇外部測試信號，測試信號從J005模擬測試端口輸入。運(yùn)放U701A、U701B（TL084）和周邊阻容器件組成一個(gè)3dB帶寬為3400Hz的低通濾波器，用于限制最高的語音信號頻率。信號經(jīng)運(yùn)放U701C緩沖輸出，送到U703（CD4066）模擬開關(guān)。模擬開關(guān)U703（CD4066）通過抽樣時(shí)鐘完成對信號的抽樣，形成抽樣序列信號。信號經(jīng)運(yùn)放U702B（TL084）緩沖輸出。運(yùn)放U702A、U702C（TL084）和周邊阻容器件組成一個(gè)3dB帶寬為3400Hz的低通濾波器，用來恢復(fù)原始信號。跳線開關(guān)K702用于選擇輸入濾波器，當(dāng)K702設(shè)置在1_2位置時(shí)（F：左端），送入到抽樣電路的信號經(jīng)過3400Hz的低通濾波器；當(dāng)K702設(shè)置在2_3位置時(shí)（NF：右端），信號不經(jīng)過抗混迭濾波器直接送到抽樣電路，其目的是觀測混迭現(xiàn)象。該電路模塊各測試點(diǎn)安排如下：TP701：輸入模擬信號TP702：經(jīng)濾波器輸出的模擬信號TP703：抽樣序列TP704：恢復(fù)模擬信號

2.8交換接續(xù)控制模塊交換接續(xù)控制模塊設(shè)置在兩個(gè)DTMF模塊之間。該模塊專門由一個(gè)PLD（EPM7064）實(shí)現(xiàn)，用于完成交換的各項(xiàng)處理功能。交換接續(xù)控制模塊功能框圖見圖2.15所示。交換接續(xù)控制模塊根據(jù)用戶環(huán)路狀態(tài)進(jìn)行接續(xù)控制。當(dāng)用戶摘機(jī)時(shí)，通過信號音信號線送一連繼的撥號音（450Hz）給用戶。用戶撥號的號碼通過DTMF檢測模塊檢測并送入交換接續(xù)控制器；當(dāng)所撥用戶號碼正確，且被叫用戶空閑，呼叫處理模塊將向被叫用戶振鈴，同時(shí)向主叫送回鈴音（4秒斷1秒的450Hz信號）。否則，當(dāng)用戶撥的號碼是空號或?qū)Ψ接脩裘r(shí)，向主叫用戶送忙音（0.35秒斷與0.35秒的450Hz信號）。通話結(jié)束，任一方掛機(jī)，另一方都將聽到忙音，表示呼叫結(jié)束。為了實(shí)現(xiàn)簡便，對于交換過程中的其它信號音通常以忙音代替（如空號音）。交換接續(xù)控制基本完成了一個(gè)PBX的主要功能。除了完成交換接續(xù)功能外，交換接續(xù)控制模塊還產(chǎn)生系統(tǒng)所使用的時(shí)鐘信號和一個(gè)內(nèi)部測試信號（1KHz）。交換接續(xù)控制模塊各跳線開關(guān)功能如下：跳線開關(guān)K001是用于選擇內(nèi)部或外部測試信號：當(dāng)K001置于1_2時(shí)（左端），測試信號選擇內(nèi)部產(chǎn)生的1KHz信號；當(dāng)K001置于2_3時(shí)（右端）選擇外部的測試信號（J005輸入）。跳線開關(guān)KQ02是用于選擇PAM抽樣方式：當(dāng)KQ02置于1_2時(shí)（H：左端），PAM抽樣信號帶保持功能，輸出是階梯波形；當(dāng)KQ02置于2_3時(shí)（NH：右端）PAM抽樣信號不帶保持功能，抽樣脈沖信號寬度與抽樣時(shí)鐘寬度相同。本模塊未提供任何測試點(diǎn)。2.9模擬鎖相環(huán)模塊同步在電信網(wǎng)中是一個(gè)十分重要的概念。同步的種類很多，有時(shí)鐘同步、比特同步等等，其最終目的使本地時(shí)鐘源鎖定在另一個(gè)參考時(shí)鐘源上，如果所有的終端均采用這種方式，則將以統(tǒng)一步調(diào)進(jìn)行工作。同步的技術(shù)基礎(chǔ)是鎖相，因而鎖相技術(shù)是通信中最重要的技術(shù)之一。鎖相環(huán)分為模擬鎖相環(huán)與數(shù)字鎖相環(huán)。HDB3模塊譯碼所需的256KHz時(shí)鐘是通過模擬鎖相環(huán)從接收的HDB3碼流中提取時(shí)鐘，并將恢復(fù)的時(shí)鐘送入HDB3譯碼單元。該模塊主要由UP01（MC4046）、UP02（74LS161）、UP04（74LS74）、環(huán)路濾波器和UP03輸入帶通濾波器（256KHz）組成。在UP01內(nèi)部有一個(gè)振蕩器與一個(gè)高速鑒相器組成。該模擬鎖相環(huán)模塊的框圖見圖2.16。HDB3碼流經(jīng)單極性變換后送入由UP03構(gòu)成的中心頻率為256KHz有源帶通濾波器，經(jīng)UP04A和UP04B四分頻后進(jìn)入U(xiǎn)P01的鑒相輸入端A；UP01腳4的VCO輸出信號512KHz經(jīng)UP02進(jìn)行八分頻送入U(xiǎn)P01的鑒相輸入端B。UP01鑒相之后的信號經(jīng)環(huán)路濾波送入U(xiǎn)P01的壓控振蕩器輸入端。模擬鎖相環(huán)模塊各跳線開關(guān)功能如下：跳線開關(guān)KP02是用于選擇輸入信號：當(dāng)KP02置于1_2時(shí)（HDB3：左端），輸入信號來自HDB3編碼模塊的HDB3碼信號；當(dāng)KP021置于2_3時(shí)（TEST：右端）選擇外部的測試信號（J007輸入），此信號用于測量該模擬鎖相環(huán)模塊的性能。模擬鎖相環(huán)模塊的電原理圖見圖2.17所示。在該模塊中，各測試點(diǎn)定義如下：TPP01：輸入信號經(jīng)256KHz帶通濾波器的輸出TPP02：輸入信號隔離放大器輸出TPP03：鑒相器A輸入信號TPP04：VCO輸出信號TPP05：鑒相器B輸入信號TPP06：環(huán)路濾波器輸出TPP07：鎖定指示檢測CD4046是通用的CMOS鎖相環(huán)集成電路，其特點(diǎn)是電源電壓范圍寬（為3V~18V），輸入阻抗高（約為100M），動態(tài)功耗小。CD4046的內(nèi)部結(jié)構(gòu)圖如下圖所示。主要由相位比較器、相位比較器、壓控振蕩器、源跟隨器等部分構(gòu)成。 其管腳分布如下：1腳相位輸出端，環(huán)路人鎖時(shí)為高電平，環(huán)路失鎖時(shí)為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端，高電平時(shí)禁止，低電平時(shí)允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負(fù)端和正端。9腳壓控振蕩器的控制端。10腳解調(diào)輸出端，用于FM解調(diào)。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。15腳內(nèi)部獨(dú)立的齊納穩(wěn)壓管負(fù)極。2.10數(shù)字鎖相環(huán)模塊數(shù)字鎖相環(huán)主要由四大部分組成：本地參考時(shí)鐘、多模分頻器（一般為三種模式：超前分頻、正常分頻、滯后分頻）、相位比較（雙路相位比較）、高倍時(shí)鐘振蕩器（一般為參考時(shí)鐘的整數(shù)倍，通常大于20）等。數(shù)字鎖相環(huán)均在FPGA內(nèi)部通過門電路實(shí)現(xiàn)，其工作過程如圖2.18所示。采樣器1、采樣器2構(gòu)成一個(gè)數(shù)字鑒相器，此處數(shù)字鑒相器的基本原理是：16K時(shí)鐘信號E、F對16K信號D進(jìn)行采樣，如果采樣值為01，則數(shù)字鎖相環(huán)不進(jìn)行調(diào)整（÷64）；如果采樣值為00，則下一個(gè)分頻系數(shù)為（1/63）；如果采樣值為11，則下一分頻系數(shù)為（÷65）。數(shù)字鎖相環(huán)調(diào)整的最終結(jié)果使本地分頻時(shí)鐘鎖在輸入的信道時(shí)鐘上。在圖2.19中給出了數(shù)字鎖相環(huán)的基本鎖相過程與數(shù)字鎖相環(huán)的基本特征。在鎖相環(huán)開始工作之前的T1時(shí)該，圖中D點(diǎn)的時(shí)鐘與輸入?yún)⒖紩r(shí)鐘C沒有確定的相關(guān)系，鑒相輸出為00，則下一時(shí)刻分頻器為÷63模式，這樣使D點(diǎn)信號前沿提前。在T2時(shí)刻，鑒相輸出為01，則下一時(shí)刻分頻器為÷64模式。由于振蕩器為自由方式，因而在T3時(shí)刻，鑒相輸出為11，則下一時(shí)刻分頻器為÷65模式，這樣使D點(diǎn)信號前沿滯后。這樣，可變分頻器不斷在三種模式之間進(jìn)行切換，其最終目的使D點(diǎn)時(shí)鐘信號的時(shí)鐘沿在E、F時(shí)鐘上升沿之間，從而使D點(diǎn)信號與外部參考信號達(dá)到同步。在該模塊中，各測試點(diǎn)定義如下：TPMZ01：本地經(jīng)數(shù)字鎖相環(huán)之后輸出時(shí)鐘（56KHz）TPMZ02：本地經(jīng)數(shù)字鎖相環(huán)之后輸出時(shí)鐘（16KHz）TPMZ03：外部輸入時(shí)鐘÷4分頻后信號（16KHz）TPMZ04：外部輸入時(shí)鐘4分頻后延時(shí)的信號（16KHz）TPMZ05：數(shù)字鎖相環(huán)調(diào)整信號2.11白噪聲發(fā)生器模塊周期性m序列的頻譜特性具有白噪聲特性，在白噪聲模塊中利用這一性質(zhì)產(chǎn)生噪聲源。但一般m序列由于狀態(tài)數(shù)，產(chǎn)生的信號隨機(jī)性不強(qiáng)，且分布一般不為高斯分布。為了能產(chǎn)生所需要的白噪聲，采用了以下技術(shù)措施：1)m序列噪聲特性與其周期長度有關(guān)，周期越長，越接近白噪聲譜。在FPGA中選用了的長m序列。2)在m序列中加入了一定的擾動技術(shù)，使其性能更好。3)采用高速率驅(qū)動時(shí)鐘（24MHz），使產(chǎn)生的噪聲譜很寬，而系統(tǒng)中所使用的只截取其頻帶的一小部分。經(jīng)計(jì)算機(jī)仿真，采用這些措施后，噪聲分布更接近理想高斯噪聲，能滿足實(shí)驗(yàn)系統(tǒng)的要求。噪聲模塊電路框圖如圖2.20所示。噪聲模塊電路原理圖見圖2.21。在通信原理綜合實(shí)驗(yàn)系統(tǒng)平臺內(nèi)，經(jīng)加擾的m序列由UM01產(chǎn)生送到噪聲模擬輸入端口，UO01A、UO01B用于緩沖；CO02、LO01和CO03等構(gòu)成2MHz低通濾波器，RO02和RO03用于阻抗匹配；運(yùn)放UO02B、電阻RO07、RO08～RO15組成的反向放大器對噪聲信號進(jìn)行放大，通過跳線開關(guān)SWO01的設(shè)置可改變噪聲輸出電平，從而獲得不同的信噪比；運(yùn)放UO02和電阻RO05、RO17、RO06組成一個(gè)相加放大器，完成噪聲與調(diào)制信號合路，合路信號通過KO02端口輸出。測試點(diǎn)TPO02用于觀測噪聲產(chǎn)生器是否工作，若加電運(yùn)行后無信號時(shí)需復(fù)位通信原理綜合實(shí)驗(yàn)系統(tǒng)；TPO03用于觀測噪聲信號電平。

圖2.212白噪聲發(fā)生模塊電原理圖圖2.212白噪聲發(fā)生模塊電原理圖2.12DSP處理模塊數(shù)字信號處理DSP技術(shù)是高速數(shù)字信號處理器＋信號處理算法。隨著數(shù)字化技術(shù)的不斷發(fā)展，DSP技術(shù)將滲透到通信的每一個(gè)角落。特別在無線通信系統(tǒng)中，DSP技術(shù)是軟件無線電的重要組成部分。隨著高速、大規(guī)模FPGA芯片的出現(xiàn)，硬件平臺可編程使通信系統(tǒng)設(shè)計(jì)更為通用、功能更加強(qiáng)大。因而，DSP+FPGA技術(shù)是通信產(chǎn)品發(fā)展的一個(gè)主要方向。在該通信原理綜合實(shí)驗(yàn)系統(tǒng)中，采用了Ti在1999年上半年推出的DSP處理芯片TMS320VC5402，該器件內(nèi)帶16K字的程序與數(shù)據(jù)RAM，功耗低，工作溫度范圍寬（可達(dá)工業(yè)級），內(nèi)置Boot程序簡化了用戶硬件設(shè)計(jì)與成本，同時(shí)該器件也是Ti公司力推的產(chǎn)品之一，其價(jià)格較低，國內(nèi)外采用其開發(fā)的產(chǎn)品也越來越多。在通信原理綜合實(shí)驗(yàn)系統(tǒng)中，還采用了Altera在1999年下半推出的EP1K30可編程器件，該器件通用性強(qiáng)，成本較低，特別適用于一般民用通信產(chǎn)品的開發(fā)。通過這兩款器件實(shí)現(xiàn)了一個(gè)較為通用的通信信道收發(fā)平臺，在設(shè)計(jì)思想與電路組成方面都具有很好的可移植性，不僅對通信原理綜合實(shí)驗(yàn)系統(tǒng)，對其它通信類產(chǎn)品的設(shè)計(jì)也具有很好的參考價(jià)值。DSP處理模塊是由DSP處理器TMS320VC5402、FPGA1K30等來實(shí)現(xiàn)，其主要功能實(shí)現(xiàn)數(shù)字調(diào)制、接收信號解調(diào)、相應(yīng)的同步技術(shù)及全數(shù)字鎖相環(huán)功能。UM03是TMS320VC5402的DSP處理芯片，所有的DSP軟件與數(shù)據(jù)均在其內(nèi)部RAM中，該芯片主要完成預(yù)定的設(shè)計(jì)算法，按這些要求完成對輸入信號的處理。UM02是DSPBoot的數(shù)據(jù)區(qū)，DSP需運(yùn)行的程序與運(yùn)行過程中所需的數(shù)據(jù)存貯在UM02中，DSP復(fù)位后其Boot程序從UM02中讀取相應(yīng)程序與數(shù)據(jù)放入其內(nèi)部RAM中，完成這些工作之后，其程序運(yùn)行指針跳到其內(nèi)部RAM執(zhí)行DSP算法。DSP模塊電原理圖DSP模塊電原理圖2.13D/A模塊在發(fā)送通道中，其接受外部的數(shù)據(jù)碼流，處理后的數(shù)據(jù)碼流經(jīng)Nyquist濾波得到數(shù)字眼圖信號，這些都是在FPGA中完成的。在D/A模塊中，將Nyquist濾波后的數(shù)字信號轉(zhuǎn)換成模擬信號以便在信道上傳輸，同時(shí)完成濾波（以便將高次諧波信號濾除）、放大（使信號電平達(dá)到調(diào)制器的要求）等功能。D/A模塊原理框圖組成見圖2.22所示。D/A模塊主要由Ui01（AD7528）、Ui02（TL084）、Ui03（TL084）集成電路組成。Ui01是一個(gè)內(nèi)含雙路的D/A模塊，即A通道與B通道。D/A的數(shù)字樣點(diǎn)信號由DA7、DA6、DA5、DA4、DA3、DA2、DA1、DA0管腳輸入，ModDACLK是Ui01的數(shù)據(jù)輸入時(shí)鐘，在該時(shí)鐘的上升沿，管腳上的數(shù)字信號DA7、DA6、DA5、DA4、DA3、DA2、DA1、DA0進(jìn)入D/A器件，至于進(jìn)入哪個(gè)通道由管腳ModDASPAB選擇。當(dāng)其為低電平時(shí)選擇A通道，當(dāng)為高電平時(shí)選擇B通道。運(yùn)放Ui02A、Ui03A是D/A的輸出轉(zhuǎn)換電路，在Ui02A的1腳（TPi01）、Ui03A的1腳（TPi02）上可測出I、Q支路上具有鋸齒波的模擬信號，該信號除了含有所需的基帶信號外，還包括高次諧波信號。運(yùn)放Ui02B、Ui02C和周邊阻容器件組成56KHz的低通濾波器，其主要是濾除I支路的高階諧波分量，運(yùn)放Ui02D對信號電平進(jìn)行放大、直流消除后輸出（電阻Ri09、Ri10組成的偏置電路）送到后面的調(diào)制器中。運(yùn)放Ui03B、Ui03C和周邊阻容器件組成56KHz的低通濾波器，其主要是濾除Q支路的高階諧波分量，運(yùn)放Ui03D對信號電平進(jìn)行放大、直流抵消后輸出（電阻Ri19、Ri20組成的偏置電路）送到后面的調(diào)制器中。器件Ci10、Li01、Ci20組成了一電源濾波電路，因?yàn)锳VCC2是D/A器件的參考輸入電平信號。一般可從電源進(jìn)行濾波獲取，也可經(jīng)二次穩(wěn)壓后獲取。D/A模塊電原理圖見圖2.23所示。在D/A模塊中，測試點(diǎn)的安排如下：TPi01：通道I的D/A輸出；TPi02：通道Q的D/A輸出；TPi03：通道I的低通濾波器輸出，發(fā)送I支路基帶信號；TPi04：通道Q的低通濾波器輸出，發(fā)送Q支路基帶信號；圖2.23D/A模塊電原理圖圖2.23D/A模塊電原理圖2.14中頻調(diào)制模塊中頻調(diào)制模塊將成形之后的基帶信號調(diào)制到1.024MHz的中頻上。調(diào)制載波為固定的1.024MHz載頻。中頻調(diào)制器模塊由平衡調(diào)制器、本地振蕩器、90度移相器、合路器與放大器組成，其電路組成框圖見圖2.24所示。中頻調(diào)制器模塊電原理圖見圖2.25所示。在中頻調(diào)制器中，正交90度載波的產(chǎn)生工作原理如下：UK04是4.096MHz的固定振蕩器，經(jīng)UK07A、UK05A四分頻后，形成同相支路的載波信號。Q支路信號比I支路滯后90度，其產(chǎn)生是對U905A分頻出來的信號通過UK05B延時(shí)半碼元觸發(fā)實(shí)現(xiàn)。這樣得到正交的1.024MHz的方波信號，這兩個(gè)方波信號分別經(jīng)UK06B、UK06C與UK06E、UK06D進(jìn)行緩沖處理后送入由（RK35、CK16、LK01、CK17、RK36）或（RK39、CK18、LK02、CK19、RK40）組成的無源低通波器，得到二個(gè)1.024MHz的正弦信號。這兩個(gè)正交本地載波信號分別送入I、Q支路的平衡調(diào)制器中。中頻調(diào)制模塊的基本工作原理如下：有源平衡乘法器對信號輸入的電平要求較低，中頻調(diào)制模塊與D/A模塊之間的信號接口電平為4Vp-p，在I支路RK02、RK03組成分壓電路，保證進(jìn)入到調(diào)制器的信號電平為250mv。這種接口的設(shè)計(jì)目的是減少接口之間長線傳輸?shù)母蓴_信號。RK04、RK05、WK01組成偏置調(diào)整電路，其主要目的是減少調(diào)制器的載漏輸出，仔細(xì)調(diào)WK01可以使載漏輸出很小，從而減少對調(diào)制信號性能的影響。調(diào)制器是通過MC1496平衡乘法器實(shí)現(xiàn)，其本地載波為1.024MHz的低中頻信號。Q支路原理與I支路完全一樣，這兒不再敘述。UK03A組成有源合路器，將I、Q支路信號進(jìn)行合路輸出。UK03B為放大器，使輸出調(diào)制信號電平為2Vp-p。對于調(diào)制器而言主要有以下三方面的主要指標(biāo)：平衡性：如果I、Q支路不平衡，將影響信道的解調(diào)性能。例如在QPSK調(diào)制方式中，其星座圖上的四個(gè)點(diǎn)將不在45度、135度、225度、315度上；正交性：其對系統(tǒng)性能的影響同上；線性度：線性度不好，將產(chǎn)生碼間串?dāng)_（ISI）；載漏：一方面消耗系統(tǒng)有限的功率，同時(shí)在解調(diào)器中易產(chǎn)生直流漂移。載漏的調(diào)整方法：首先將模擬鎖相環(huán)模塊內(nèi)輸入信號選擇開關(guān)KP02設(shè)置在TEST位置（右端）；然后將D/A模塊內(nèi)Ki01、Ki02的短路器去掉，使調(diào)制模塊沒有信號輸入。輪流調(diào)整電位器WK01、WK02使TPK03信號輸出最小。在該模塊中，測試點(diǎn)的安排如下：TPK01：I通道的基帶信號輸入；TPK02：Q通道的基帶信號輸入；TPK03：輸出已調(diào)制信號；TPK04：I支路調(diào)制載波（方波）；TPK05：Q支路調(diào)制載波（方波）；TPK06：I支路調(diào)制載波（正弦波）；TPK07：Q支路調(diào)制載波（正弦波）；圖2.25中頻調(diào)制器模塊電路組成電原理圖圖2.25中頻調(diào)制器模塊電路組成電原理圖2.15中頻解調(diào)模塊中頻解調(diào)模塊將輸入的1.024MHz調(diào)制信號（可能是形式多樣的調(diào)制信號），與本地壓控晶體振蕩器的輸出信號（1.024MHz）進(jìn)行混頻，從而解調(diào)出基帶信號。中頻解調(diào)模塊電路框圖見圖2.26所示。在中頻解調(diào)模塊具有以下功能單元組成：放大器：UL02；平衡混頻器：UL03、UL04；VCXO：由UL05A、UL05B、DL01、DL02等元件組成；正交本振信號產(chǎn)生器：由UL07A、UL06A、UL06B等元件組成；同相支路無源低通濾波：由RL41、CL22、LL01、CL23、RL42、RL43組成；正交支路無源低通濾波：由RL45、CL24、LL02、CL25、RL46、RL47組成。中頻解調(diào)模塊電原理圖見圖2.27所示，電路工作原理描述如下：UL02B、UL02A組成放大電路，其主要起緩沖、隔離的作用。跳線器KL02設(shè)置在1_2位置，2_3位置留以后擴(kuò)展功能使用。UL03、UL04平衡乘法器組成解調(diào)模塊，WL02、WL03為直流偏置調(diào)整電路。無信號輸入時(shí)，調(diào)整WL02、WL03使TPL03、TPL04輸出信號最小。非門UL05A、UL05B，變?nèi)荻O管DL01、DL02和晶體XL01組成VCXO，在輸入電壓的控制下改變振蕩器的輸出頻率，其中心振蕩頻率為4096KHz，該電路為解調(diào)電路載波同步鎖相環(huán)PLL的組成部分。選擇開關(guān)KL01是選擇由環(huán)路輸出控制電壓進(jìn)行控制，還是由WL01電位器進(jìn)行手動調(diào)整控制，實(shí)驗(yàn)中選擇在1_2位置（短路器置于左端）時(shí)鎖相環(huán)可以鎖定，在2_3端時(shí)環(huán)路處于失鎖狀態(tài)。當(dāng)KL01置于1_2端時(shí)選擇由解調(diào)器的PLL輸出控制（其來源于測試模塊的第一路D/A輸出PLLOUT）；當(dāng)KL01置于2_3端時(shí)，選擇測試控制信號，VCXO的測試控制信號由電位器WL01提供，調(diào)整WL01可改變VCXO的控制電壓，從而可以測試VCXO的電壓/頻率特性。VCXO輸出本地4.096MHz的方波信號，首先經(jīng)UL07A進(jìn)行二分頻器，然后再經(jīng)UL06A進(jìn)行二分頻器后，得到1.024MHz的同相方波信號。該方波信號經(jīng)UL06B進(jìn)行90度移相后得到Q支路的正交支路方波信號，Q支路信號比I支路滯后90度。這樣得到正交的1.024MHz的方波信號，這兩個(gè)方波信號分別經(jīng)直接送入由RL41、CL22、LL01、CL23、RL42、RL43和由RL45、CL24、LL02、CL25、RL46、RL47組成的兩個(gè)無源低通波器，得到二個(gè)正交的1.024MHz正弦信號。這兩個(gè)正交本地載波信號分別送入I、Q支路的平衡調(diào)制器中。中頻解調(diào)模塊電原理圖如圖2.27所示。在中頻解模塊中，測試點(diǎn)的安排如下：TPL01：輸入中頻信號TPL02：放大輸出信號TPL03：解調(diào)端I支路乘法器輸出信號TPL04：解調(diào)端Q支路乘法器輸出信號注：以上測試點(diǎn)通過JL01測試頭引出，測量時(shí)請?jiān)跍y試座上進(jìn)行。TPLZ01：VCXO控制輸入電壓TPLZ02：VCXO輸出信號（4.096MHz）TPLZ03：VCXO輸出信號（2.048MHz）TPLZ04：I支路接收載波（方波）TPLZ05：Q支路接收載波（方波）10、TPLZ06：I支路接收載波（正弦波）11、TPLZ07：Q支路接收載波（正弦波）圖2.27中頻解調(diào)模塊電原理圖圖2.27中頻解調(diào)模塊電原理圖中頻調(diào)制解調(diào)連接電原理圖中頻調(diào)制解調(diào)連接電原理圖2.16A/D模塊輸入信號在中頻解調(diào)模塊中變換成正交的I、Ｑ支路基帶模擬信號，送入A/D模塊。Ｉ、Ｑ支路信號在A/D模塊中完成以下三方面的功能：低通濾波器：將帶外噪聲或干擾濾除，消除A/D采樣時(shí)的折疊噪聲，否則影響解調(diào)器的性能；直流電平調(diào)整：滿足A/D對信號直流偏置的要求；A/D轉(zhuǎn)換：經(jīng)TLC5510將模擬的I、Q路基帶信號進(jìn)行量化（A/D），以便送入DSP模塊進(jìn)行處理；A/D模塊組成框圖如圖2.28所示。A/D模塊組成電原理圖見圖2.29所示。下面以Ｉ支路為例說明在Ａ/D模塊中信號的基本流程：由中頻解調(diào)模塊送來的Ｉ支路基帶信號首先經(jīng)過運(yùn)放UJ01C、UJ01D組成了56KHz的低通濾波器，這是一個(gè)增益為0dB標(biāo)準(zhǔn)的四階Butterworth低通濾波器。該濾波器的目的是濾除信號的帶外噪聲，同時(shí)也是用于A/D之前的抗混疊濾波。UJ01B完成對信號的電平調(diào)整，使輸入信號的電平在最佳的量化范圍內(nèi)，對于一般MODEM信號輸入電平一般是A/D滿幅的1/2左右，在該模塊中，A/D的滿幅為2Vp-p，因而在TPJ05的信號電平一般為1Vp-p，這是通過調(diào)整電位器WJ01進(jìn)行的。最后，Ｉ支路信號經(jīng)過直流電平偏置調(diào)整，保證在無輸入信號時(shí)（JL02無信號輸入）A/D輸出為128（十進(jìn)制數(shù)），這主要通過調(diào)整電位器WJ02，使TPJ05的直流電平為1.60V。直流電平對系統(tǒng)性能影響較大，尤其是對差分解調(diào)方式。通過下列方法進(jìn)行調(diào)整、判斷：將調(diào)制方式設(shè)置為BPSK方式；去掉中頻輸入信號；調(diào)整電位器WJ02，使TPJ05的直流信號為1.60V左右；調(diào)整電位器WJ04，使TPJ06的直流信號為1.60V左右；在A/D模塊中，測試點(diǎn)的安排如下：TPJ01：I支路輸入模擬信號TPJ02：Q支路輸入模擬信號TPJ03：經(jīng)56KHz低通濾波器之后的I支路模擬信號TPJ04：經(jīng)56KHz低通濾波器之后的Q支路模擬信號TPJ05：經(jīng)放大與直流偏移之后的解調(diào)I支路基帶信號TPJ06：經(jīng)放大與直流偏移之后的解調(diào)Q支路基帶信號TPJ07：Q支路的讀取信號TPJ08：A/D轉(zhuǎn)換時(shí)鐘9、TPJ09：I支路的讀取信號圖2.29A/D模塊電原理圖圖2.29A/D模塊電原理圖2.17測試模塊在測試模塊中，將DSP內(nèi)部處理變量輸出轉(zhuǎn)換成模擬量，以便于測試與觀察。這樣可以將數(shù)字信號處理過程通過外部測試點(diǎn)真實(shí)再現(xiàn)出來。在該模塊中有兩個(gè)D/A芯片，每一個(gè)D/A芯片含有兩個(gè)獨(dú)立的D/A通道（這樣測試模塊共四個(gè)D/A信道）。每一個(gè)通道由D/A變換器、巴特沃斯低通濾波器和電平調(diào)整電路組成。在該模塊中的四個(gè)基本電路分別為：PLL鎖相環(huán)輸出點(diǎn)加三個(gè)測量點(diǎn)。測試功能模塊的電路框圖見圖2.30所示。下面以第一個(gè)D/A通道（PLL通道）為例說明電路的基本過程：UN01（AD7528）是一個(gè)D/A芯片，內(nèi)含有兩個(gè)獨(dú)立的D/A通道（A和B通道），至于選擇哪個(gè)通道由管腳6（DACA/B）選擇。當(dāng)其為低電平時(shí)選擇A通道，當(dāng)為高電平時(shí)選擇B通道。UN04A是D/A的輸出運(yùn)放，該支路是PLL輸出的監(jiān)測信號，此處為具有鋸齒波的模擬信號，該信號除了含有所需的基帶信號外，還包括高次諧波信號。UN04B、UN04C組成2.5KHz的低通濾波器，其主要是濾除該支路的高階諧波分量，UN04D對信號電平進(jìn)行放大輸出送到前端的VCXO輸入端。其它通道的電原理與上述原理相同，不同之處只是低通濾波器的帶寬有所變化：第2、第3個(gè)基本電路的低通濾波器的帶寬均為56KHz；第4個(gè)基本電路無濾波器。在測試功能模塊中，測試點(diǎn)的安排如下：TPN01：VCXO的輸入控制信號TPN02：匹配濾波后的I支路解調(diào)基帶信號TPN03：PLL環(huán)路鑒相輸出信號（并不是每一種模式均存在該信號）TPN04：抽樣判決點(diǎn)輸出信號測試模塊電原理圖測試模塊電原理圖2.18漢明編譯碼模塊差錯控制編碼的基本作法是：在發(fā)送端被傳輸?shù)男畔⑿蛄猩细郊右恍┍O(jiān)督碼元，這些多余的碼元與信息之間以某種確定的規(guī)則建立校驗(yàn)關(guān)系。接收端按照既定的規(guī)則檢驗(yàn)信息碼元與監(jiān)督碼元之間的關(guān)系，一旦傳輸過程中發(fā)生差錯，則信息碼元與監(jiān)督碼元之間的校驗(yàn)關(guān)系將受到破壞，從而可以發(fā)現(xiàn)錯誤，乃至糾正錯誤。通信原理綜合實(shí)驗(yàn)系統(tǒng)中的糾錯碼系統(tǒng)采用漢明碼（7，4）。所謂漢明碼是能糾正單個(gè)錯誤的線性分組碼。它有以下特點(diǎn)：碼長 n=2m信息碼位 k=2m監(jiān)督碼位 r=n-k這里m位≥2的正整數(shù)，給定m后，既可構(gòu)造出具體的漢明碼（n，k）。漢明碼的監(jiān)督矩陣有n列m行，它的n列分別由除了全0之外的m位碼組構(gòu)成，每個(gè)碼組只在某列中出現(xiàn)一次。系統(tǒng)中的監(jiān)督矩陣如下圖所示：其相應(yīng)的生成矩陣為：漢明譯碼的方法，可以采用計(jì)算校正子(伴隨式)，然后確定錯誤圖樣加以糾正的方法。圖2.31和圖2.32給出漢明編碼器和譯碼器電原理圖。表2.2（7，4）漢明編碼輸入數(shù)據(jù)與監(jiān)督碼元生成表4位信息位a6,a5,a4,a33位監(jiān)督碼元a2,a1,a04位信息位a6,a5,a4,a33位監(jiān)督碼元a2,a1,a00000000100010100010111001110001011010100110011101101100001001111100010010110011010010110001111010001110101111111表2.2為（7，4）漢明編碼輸入數(shù)據(jù)與監(jiān)督碼元生成表。編碼輸出數(shù)據(jù)最先輸出是a6bit，其次是a5、a4……，最后輸出a0位。漢明編譯碼模塊實(shí)驗(yàn)電路功能組成框圖見圖2.33和圖2.34所示。漢明編碼模塊實(shí)驗(yàn)電路工作原理描述如下：輸入數(shù)據(jù)：漢明編碼輸入數(shù)據(jù)可以來自ADPCM1模塊的ADPCM碼字，或來自同步數(shù)據(jù)端口數(shù)據(jù)、異步端口數(shù)據(jù)、CVSD編碼數(shù)據(jù)、m序列。選擇ADPCM碼字由工作方式選擇開關(guān)SWC01中的ADPCM狀態(tài)決定，當(dāng)處于ADPCM狀態(tài)時(shí)（插入跳線器），漢明編碼器對ADPCM信號編碼；否則處于非ADPCM狀態(tài)時(shí)（拔除跳線器），輸入編碼數(shù)據(jù)來自開關(guān)KC01所設(shè)置的位置，分別為同步數(shù)據(jù)端口數(shù)據(jù)、異步端口數(shù)據(jù)、CVSD編碼數(shù)據(jù)、m序列。m序列發(fā)生器：m序列用于測試漢明編碼規(guī)則，輸出信號與開關(guān)SWC01位置如下：編碼使能開關(guān)：此開關(guān)應(yīng)與接收端漢明譯碼器使能開關(guān)同步使用，該開關(guān)處于使能狀態(tài)（H_EN短路器插入），漢明碼編碼器工作；否則漢明碼編碼器不工作。需注意：漢明碼編碼器不工作時(shí)，ADPCM和CVSD話音數(shù)據(jù)無法通話，這是因?yàn)榫幋a速率與信道速率不匹配。錯碼產(chǎn)生：錯碼產(chǎn)生專門設(shè)計(jì)用于測量漢明譯碼器的糾錯和檢錯性能。輸出錯碼與開關(guān)SWC01位置如下：錯碼可以用示波器從錯碼指示端口檢測。 漢明編碼模塊各測試點(diǎn)定義：TPC01：輸入數(shù)據(jù)TPC02：輸入時(shí)鐘TPC03：錯碼指錯示（正常鎖定無錯碼時(shí)，該點(diǎn)為低電平。）TPC04：輸出時(shí)鐘（56KHz）TPC05：輸出漢明編碼數(shù)據(jù)（56Kbitps）漢明譯碼模塊實(shí)驗(yàn)電路工作原理描述如下：輸入信號選擇開關(guān)：開關(guān)KW01、KW02用于選擇輸入信號和時(shí)鐘是來自解調(diào)器信道或直接來自漢明編碼模塊。當(dāng)KW01、KW02設(shè)置在1_2位置（CH：左端），則輸入信號來自信道；開關(guān)KW01、KW02設(shè)置在2_3位置（LOOP：右端），則輸入信號來自漢明編碼模塊。漢明譯碼器：主要由串/并變換器、校正子生成器、3/8譯碼器糾錯電路構(gòu)成。該電路專門由一個(gè)PLD（EPM7128）實(shí)現(xiàn)。漢明譯碼使能開關(guān)：開關(guān)KW03中H_EN與發(fā)端編碼使能開關(guān)同步使用。 漢明譯碼模塊各測試點(diǎn)定義：TPW01：輸入時(shí)鐘（56KHz）TPW02：輸入數(shù)據(jù)（56Kbitps）TPW03：錯碼指示TPW04：輸出時(shí)鐘TPW05：CVSD數(shù)據(jù)輸出TPW06：同步數(shù)據(jù)輸出TPW07：m序列輸出TPW08：異步數(shù)據(jù)輸出漢明編譯碼模塊電原理圖見圖2.35和圖2.36所示。

圖圖1.20.6圖圖1.20.7圖2.35漢明編碼模塊電原理圖圖2.35漢明編碼模塊電原理圖圖2.36漢明譯碼模塊電原理圖圖2.36漢明譯碼模塊電原理圖2.19數(shù)字復(fù)接/解復(fù)接模塊數(shù)字復(fù)接/解復(fù)接由復(fù)接和解復(fù)接兩個(gè)獨(dú)立的模塊構(gòu)成。通信原理綜合實(shí)驗(yàn)系統(tǒng)實(shí)現(xiàn)在信道傳輸上采用了類似TDM的傳輸方式：定長組幀、幀定位碼與信息格式。一幀共有4個(gè)時(shí)間間隔，按8個(gè)bit一組分成了一個(gè)一個(gè)的固定時(shí)隙，幀結(jié)構(gòu)組成如圖2.37所示。各時(shí)隙從0到3順序編號，分別記為TS0、TS1、TS2和TS3。TS0時(shí)隙為幀定位碼，幀定位碼選用7位Barker碼（1110010），使接收端具有良好的相位分辨能力。TS1時(shí)隙為話音業(yè)務(wù)PCM編碼信號，TS2時(shí)隙為設(shè)置的開關(guān)信號，TS3時(shí)隙為為特殊碼序列。TS0～TS3復(fù)合成一個(gè)256Kbps數(shù)據(jù)流在同一信道上傳輸。復(fù)接/解復(fù)接原理組成框圖見圖2.38所示。幀傳輸復(fù)接模塊主要由Barker碼產(chǎn)生、同步調(diào)整、復(fù)接、系統(tǒng)定時(shí)單元所組成；幀傳輸解復(fù)接模塊（亦稱分接器）是由同步、定時(shí)、分接和恢復(fù)單元組成，其各電路完成的功能和和作用參見原理教材。復(fù)接/解復(fù)接模塊電原理圖見圖2.39所示。復(fù)接模塊主要由一片現(xiàn)場可編程門陣列（EPM7064）UB01（EPM7064）芯片、跳線開關(guān)SWB01和工作方式選擇開關(guān)組成。其電路工作原理如下所述：話音編碼數(shù)據(jù)：輸入的話音編碼信號來自ADPCM2模塊，編碼方式取決于菜單設(shè)置；開關(guān)信號：開關(guān)信號碼字為8bit，可以直接通過跳線開關(guān)設(shè)置來改變碼型。

在解復(fù)接模塊正常工作并同步時(shí)，該開關(guān)碼字信號從解復(fù)接模塊的發(fā)光二極管DB01～DB08一一對應(yīng)直觀的顯示出來。m序列由UB01內(nèi)部產(chǎn)生：M序列的碼型共有4種，由跳線開關(guān)SWB02（M_SEL0、M_SEL1）決定。從TPB01測試點(diǎn)可以監(jiān)測發(fā)端m序列信號，具體設(shè)置見下表：Barker碼：碼型1110010，不足部分補(bǔ)零。該幀定位碼由UB01內(nèi)部產(chǎn)生。系統(tǒng)定時(shí)、同步調(diào)整及復(fù)接：復(fù)接器定時(shí)用于提供統(tǒng)一的基準(zhǔn)時(shí)間信號；調(diào)整單元的作用是把各輸入支路數(shù)字信號進(jìn)行必要的頻率或相位調(diào)整，形成與內(nèi)部定時(shí)信號完全同步的數(shù)字信號，然后由復(fù)接單元完成時(shí)間復(fù)用形成合路數(shù)字信號流。該部分電路功能由UB01完成。復(fù)接后的信號可以在解復(fù)接模塊TPB03（左上角）觀測到；TPB07是發(fā)端幀同步指示信號，用于觀測復(fù)接信號，做示波器同步用。錯碼產(chǎn)生器：錯碼產(chǎn)生器用于學(xué)生了解幀傳輸復(fù)接/解復(fù)接器在有誤碼的環(huán)境下接收端幀同步過程和抗誤碼性能，錯碼產(chǎn)生及錯碼插入由UB01實(shí)現(xiàn)。通過跳線開關(guān)SWB02（E_SEL0，E_SEL1）可以選擇4種信道誤碼率，錯碼指示可以用示波器在TPB02監(jiān)測點(diǎn)觀測。具體設(shè)置見下表：解復(fù)接模塊主要由一片可編程門陣列UB02（EMP7128）芯片、發(fā)光二極管DB01～DB08組成。其電路工作原理如下所述：同步、接收系統(tǒng)定時(shí)、分接、恢復(fù)電路：分接器的定時(shí)來自同步單元恢復(fù)的接收時(shí)鐘。同步采用逐碼移位同步搜索法，調(diào)整收端本地幀定位碼的相位，使之與收到的總碼流中的幀定位碼對準(zhǔn)。在同步單元的控制下，使分接器的基準(zhǔn)時(shí)間與復(fù)接器的基準(zhǔn)時(shí)間信號保持正確的相位關(guān)系（同步）；同步后通過分接單元將收端各分路定時(shí)脈沖就對接收到的碼流進(jìn)行正確的分路，把合路的數(shù)字信號實(shí)施分離形成同步的支路數(shù)字信號，然后再經(jīng)過恢復(fù)單元恢復(fù)出原來的支路數(shù)字信號，該部分電路功能由UB02完成。解復(fù)接話音編碼數(shù)據(jù)：送到ADPCM1模塊進(jìn)行解碼。解復(fù)接開關(guān)信號：直接送到發(fā)光二極管DB01～DB08顯示出來。解復(fù)接m序列：送到TPB05監(jiān)測點(diǎn)，可用示波器觀測。幀同步指示：解復(fù)接的幀同步電路同步在復(fù)接信號幀同步碼上，接收幀同步指示信號送到TPB06監(jiān)測點(diǎn)。正常時(shí)，用示波器觀測該信號與發(fā)端幀同步指示完全同步。當(dāng)無復(fù)接信號或誤碼過大造成時(shí)，解復(fù)接幀同步電路將失步，可以觀測失步的調(diào)整過程。跳線開關(guān)KB01、KB02：用于解復(fù)接模塊選擇不