智能搶答器設(shè)計(jì)

武漢理工大學(xué)《能力拓展訓(xùn)練》說明書 學(xué)號(hào)：能力拓展訓(xùn)練題目智能搶答器設(shè)計(jì)學(xué)院專業(yè)班級(jí)姓名指導(dǎo)教師2013年6月24日 能力拓展訓(xùn)練任務(wù)書學(xué)生姓名：專業(yè)班級(jí)：指導(dǎo)教師：工作單位：自動(dòng)化學(xué)院題目:智能搶答器設(shè)計(jì)初始條件：計(jì)算機(jī)、Max+plusⅡ、EDA實(shí)驗(yàn)箱。要求完成的主要任務(wù):（包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說明書撰寫等具體要求）設(shè)計(jì)智能搶答器，使用8位按鍵，分別模擬搶答者位數(shù)。當(dāng)在提問時(shí)所有的按鍵均是被封鎖的，即按下無響應(yīng)。在要求回答時(shí)，所有按鍵同時(shí)開放，當(dāng)某按鍵最先按下時(shí)，立即保持該按鍵信號(hào)封鎖其它所有按鍵，用BCD碼形式顯示該按鍵。提高部分：記錄搶答過程的時(shí)間（毫秒）并顯示任務(wù)安排：設(shè)計(jì)任務(wù)及要求分析方案比較及認(rèn)證說明系統(tǒng)原理闡述，寫出設(shè)計(jì)方案結(jié)構(gòu)圖。軟件設(shè)計(jì)課題需要說明：軟件思想，流程圖，源程序及程序注釋調(diào)試記錄及結(jié)果分析、總結(jié)參考資料5篇以上摘要本課程設(shè)計(jì)分為智力競(jìng)賽搶答器的分模塊設(shè)計(jì)和智力競(jìng)賽搶答器的原理圖設(shè)計(jì)兩個(gè)層次的設(shè)計(jì)。在本次設(shè)計(jì)中，模塊設(shè)計(jì)分為鎖存器設(shè)計(jì)，編碼器設(shè)計(jì)，譯碼器設(shè)計(jì)；系統(tǒng)開發(fā)平臺(tái)為MAX

plusⅡ

；硬件描述語是VHDL。競(jìng)賽者可以分為八組，搶答時(shí)各組對(duì)主持人提出的問題要在最短的時(shí)間內(nèi)做出判斷，并按下?lián)尨鸢存I回答問題。當(dāng)?shù)谝粋€(gè)人按下按鍵后，則在顯示器上顯示該組的號(hào)碼，同時(shí)電路將其他各組按鍵封鎖，使其不起作用。回答完問題后，由主持人將所有按鍵恢復(fù)，重新開始下一輪搶答。

關(guān)鍵詞:鎖存；顯示；搶答器；

目錄TOC\o"1-3"\h\u260991設(shè)計(jì)任務(wù)及要求 3115301.1課題設(shè)計(jì)環(huán)境 3114301.2課題簡(jiǎn)單說明 3214692設(shè)計(jì)流程 4158772.1設(shè)計(jì)步驟 4108392.2搶答器框圖分析 4180342.3搶答器原理分析 4272893設(shè)計(jì)具體操作 54313.1鎖存器設(shè)計(jì) 5110003.1.1鎖存器器電路框圖設(shè)計(jì) 5143203.1.2鎖存器電路程序設(shè)計(jì) 5146613.1.3鎖存器電路仿真測(cè)試 7134383.2譯碼電路設(shè)計(jì) 775133.2.1譯碼電路框圖設(shè)計(jì) 727233.2.2譯碼電路程序設(shè)計(jì) 8258303.2.3譯碼電路仿真測(cè)試 9252613.3模塊整合 9109673.3.1編譯 962173.3.2仿真 1078894調(diào)試與具體說明 11318855總結(jié)與體會(huì) 1313709參考文獻(xiàn) 1424929本科生能力拓展訓(xùn)練成績(jī)?cè)u(píng)定表 15

智能搶答器設(shè)計(jì)1設(shè)計(jì)任務(wù)及要求1.1課題設(shè)計(jì)環(huán)境初始條件：計(jì)算機(jī)、Max+plusⅡ、EDA實(shí)驗(yàn)箱1.2課題簡(jiǎn)單說明設(shè)計(jì)智能搶答器，使用8位按鍵，分別模擬搶答者位數(shù)。當(dāng)在提問時(shí)所有的按鍵均是被封鎖的，即按下無響應(yīng)。在要求回答時(shí)，所有按鍵同時(shí)開放，當(dāng)某按鍵最先按下時(shí)，立即保持該按鍵信號(hào)封鎖其它所有按鍵，用BCD碼形式顯示該按鍵。本課程設(shè)計(jì)，采用以學(xué)生自主設(shè)計(jì)為主，老師指導(dǎo)為輔的原則，讓學(xué)生有一個(gè)充分發(fā)揮自我想像的空間，盡可能使學(xué)生在這個(gè)具有創(chuàng)新思維、難度最高的設(shè)計(jì)環(huán)節(jié)獲得更多的收益，通過該課程設(shè)計(jì)更深入更全面地提高使用Max+plusⅡ軟件工具完成設(shè)計(jì)全過程的熟練程度，尤其是要提高仿真和試驗(yàn)開發(fā)系統(tǒng)的使用能力，設(shè)計(jì)最終要做出真實(shí)電路并上電檢測(cè)其功能和性能指標(biāo)是否達(dá)到了預(yù)定的目標(biāo)，最后寫出課程設(shè)計(jì)報(bào)告。

2設(shè)計(jì)流程2.1設(shè)計(jì)步驟根據(jù)實(shí)驗(yàn)要求并結(jié)合實(shí)際經(jīng)驗(yàn)，獲取此次課程設(shè)計(jì)的設(shè)計(jì)步驟，并以此為基礎(chǔ)，進(jìn)行接下來的設(shè)計(jì)操作。2.2搶答器框圖分析 經(jīng)過對(duì)實(shí)驗(yàn)電路描述的理解，畫出本次課程設(shè)計(jì)所要達(dá)成電路的原理框圖，如圖2.1。2.3搶答器原理分析通過分析上面的原理框圖可以得到，本次課程設(shè)計(jì)我們可以采用劃分模塊，運(yùn)用文本設(shè)計(jì)與圖形設(shè)計(jì)相結(jié)合的方式來簡(jiǎn)化我們的設(shè)計(jì)。我們可以將整個(gè)電路分為鎖存器電路和譯碼電路兩個(gè)部分來進(jìn)行設(shè)計(jì)，其中搶答部分組要完成對(duì)8個(gè)小組搶答先后進(jìn)行判斷，而譯碼電路則是將搶答電路的輸出進(jìn)行譯碼，輸出的信號(hào)接7段數(shù)碼管，達(dá)到顯示組號(hào)的目的。其中要實(shí)現(xiàn)搶答電路的功能，我們可以在內(nèi)部定義一個(gè)使能信號(hào)，以此來達(dá)到控制的目的，當(dāng)使能信號(hào)有效時(shí)，搶答電路正常工作，反之鎖存器停止工作并保持當(dāng)前的輸出信號(hào)。最后通過將這兩個(gè)模塊進(jìn)行組合，得出最后的電路。R1R2R3R4R1R2R3R4R5R6R7R8提示信號(hào)提示信號(hào)鎖存器鎖存器接譯碼器接譯碼器RSTRST圖2.1搶答器原理框圖

3設(shè)計(jì)具體操作3.1鎖存器設(shè)計(jì)通過分析鎖存器電路的功能特點(diǎn)，開始著手設(shè)計(jì)此模塊。3.1.1鎖存器器電路框圖設(shè)計(jì)經(jīng)過思考，得出鎖存器電路計(jì)算機(jī)程序框圖，如圖3.1。RST=0RST=0開始輸出為11111111，ENABLE=1判斷ENABLE=1YN搶答器停止工作，保持當(dāng)前輸出不變判斷輸入是否變化YN將變化后的輸入作為輸出，ENABLE=0圖3.1計(jì)算機(jī)程序框圖3.1.2鎖存器電路程序設(shè)計(jì)打開電腦上的Max+plusⅡ快捷圖標(biāo)，啟動(dòng)Max+plusⅡ軟件平臺(tái)，點(diǎn)擊新建按鈕，新建一個(gè)文版編輯器，在其中輸入設(shè)計(jì)好的此模塊程序，程序如下：ENTITYSUOCUNQIISPORT(RST:INSTD_LOGIC;——定義端口N1,N2,N3,N4,N5,N6,N7,N8:INSTD_LOGIC;Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDSUOCUNQI;ARCHITECTUREbehavOFSUOCUNISSIGNALN:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALENABLE:STD_LOGIC;BEGINN<=N1&N2&N3&N4&N5&N6&N7&N8;PROCESSBEGINIFRST='0'THENY<="11111111";ENABLE<='1';ELSIFENABLE='1'THENCASENISWHEN"01111111"=>Y<="01111111";ENABLE<='0';——輸入信號(hào)為11111111時(shí)，WHEN"10111111"=>Y<="10111111";ENABLE<='0';使能信號(hào)ENABLE為1，WHEN"11011111"=>Y<="11011111";ENABLE<='0';當(dāng)輸入信號(hào)發(fā)生改變，使WHEN"11101111"=>Y<="11101111";ENABLE<='0';能信號(hào)變?yōu)?，輸出此時(shí)WHEN"11110111"=>Y<="11110111";ENABLE<='0';輸入端口的值，同時(shí)電路WHEN"11111011"=>Y<="11111011";ENABLE<='0';停止工作。WHEN"11111101"=>Y<="11111101";ENABLE<='0';WHEN"11111110"=>Y<="11111110";ENABLE<='0';WHENOTHERS=>Y<="11111111";ENABLE<='1';ENDCASE;ENDIF;ENDPROCESS;END;程序輸入完畢后，點(diǎn)擊“設(shè)為當(dāng)前按鈕”，將此程序設(shè)為當(dāng)前文件，再為程序選擇與實(shí)驗(yàn)室實(shí)驗(yàn)箱相匹配的芯片及FLASH存儲(chǔ)器，其中芯片設(shè)置為EPF10K10LC84-4，PLASH存儲(chǔ)器設(shè)為EPC2LC20，設(shè)置完成后確定，再將程序保存為名字為SUOCUNQI，后綴為VHD的文件，完成后點(diǎn)擊“編譯”按鈕，平臺(tái)編譯程序開始對(duì)SUOCUNQI.VHD進(jìn)行編譯，若最后結(jié)果顯示“0錯(cuò)誤0警告”，則可以進(jìn)行下一步仿真工作，否則則要對(duì)程序做進(jìn)一步修改及調(diào)試，直到正確為止。3.1.3鎖存器電路仿真測(cè)試接以上步驟，打開“新建”按鈕，新建一個(gè)波形編輯器，通過右鍵將端口添加至波形編輯器中，將仿真結(jié)束時(shí)間設(shè)置為1.5us，然后開始繪制初始波形，完成后點(diǎn)擊仿真，最后得到的仿真波形圖如圖3.2。圖3.2仿真波形圖分析以上的仿真波形可以發(fā)現(xiàn)當(dāng)RST=0，輸出Y被復(fù)位為FF（11111111），當(dāng)RST=1時(shí)，若輸入信號(hào)發(fā)生變化，則輸出變?yōu)樽兓蟮妮斎胄盘?hào)，若以后輸入信號(hào)繼續(xù)發(fā)生變化，輸出也不做改變保持當(dāng)前的值，可以看出符合電路的預(yù)期功能。3.2譯碼電路設(shè)計(jì)通過分析搶答器電路的功能特點(diǎn)，開始著手設(shè)計(jì)此模塊。3.2.1譯碼電路框圖設(shè)計(jì)經(jīng)過思考，得出譯碼器電路計(jì)算機(jī)程序框圖，如圖3.3。開始輸出譯碼結(jié)果按照預(yù)設(shè)譯碼規(guī)則進(jìn)行譯碼圖3.3譯碼電路框圖3.2.2譯碼電路程序設(shè)計(jì)打開電腦上的Max+plusⅡ快捷圖標(biāo)，啟動(dòng)Max+plusⅡ軟件平臺(tái)，點(diǎn)擊新建按鈕，新建一個(gè)文版編輯器，在其中輸入設(shè)計(jì)好的此模塊程序，程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYYIMAQIISPORT(Y0:INSTD_LOGIC_VECTOR(7DOWNTO0);——定義端口SHENGYIN:OUTSTD_LOGIC;M:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDYIMAQI;ARCHITECTUREoneOFYIMAQIISBEGINPROCESS(Y0)BEGINCASEY0ISWHEN"11111111"=>M<="0111111";SHENGYIN<='0';——譯碼部分，根據(jù)輸入信號(hào)WHEN"01111111"=>M<="0000110";SHENGYIN<='1';輸出與組號(hào)對(duì)應(yīng)的電平值WHEN"10111111"=>M<="1011011";SHENGYIN<='1';和蜂鳴器信號(hào)WHEN"11011111"=>M<="1001111";SHENGYIN<='1';WHEN"11101111"=>M<="1100110";SHENGYIN<='1';WHEN"11110111"=>M<="1101101";SHENGYIN<='1';WHEN"11111011"=>M<="1111101";SHENGYIN<='1';WHEN"11111101"=>M<="0000111";SHENGYIN<='1';WHEN"11111110"=>M<="1111111";SHENGYIN<='1';WHENOTHERS=>M<="0111111";SHENGYIN<='0';ENDCASE;ENDPROCESS;ENDone;程序輸入完畢后，點(diǎn)擊“設(shè)為當(dāng)前按鈕”，將此程序設(shè)為當(dāng)前文件，再為程序選擇與實(shí)驗(yàn)室實(shí)驗(yàn)箱相匹配的芯片及FLASH存儲(chǔ)器，其中芯片設(shè)置為EPF10K10LC84-4，PLASH存儲(chǔ)器設(shè)為EPC2LC20，設(shè)置完成后確定，再將程序保存為名字為YIMAQI，后綴為VHD的文件，完成后點(diǎn)擊“編譯”按鈕，平臺(tái)編譯程序開始對(duì)YIMAQI.VHD進(jìn)行編譯，若最后結(jié)果顯示“0錯(cuò)誤0警告”，則可以進(jìn)行下一步仿真工作，否則則要對(duì)程序做進(jìn)一步修改及調(diào)試，直到正確為止。3.2.3譯碼電路仿真測(cè)試接以上步驟，打開“新建”按鈕，新建一個(gè)波形編輯器，通過右鍵將端口添加至波形編輯器中，將仿真結(jié)束時(shí)間設(shè)置為2.0us，然后開始繪制初始波形，完成后點(diǎn)擊仿真，最后得到的仿真波形圖如圖3.4。圖3.4仿真波形圖通過觀察以上仿真波形圖，可以輕易看出譯碼器能夠按照預(yù)想的譯碼規(guī)則進(jìn)行工作，當(dāng)搶答信號(hào)輸入譯碼器后，譯碼器輸出可以準(zhǔn)確得出此小組的編號(hào)，并輸出高電平信號(hào)（可接蜂鳴器），由此看出符合電路預(yù)期功能。3.3模塊整合3.3.1編譯設(shè)計(jì)好以上兩個(gè)模塊后，打開Max+plusⅡ軟件，點(diǎn)擊“新建”按鈕，新建一個(gè)圖形編輯器，通過鼠標(biāo)右鍵導(dǎo)入經(jīng)過編譯形成的兩個(gè)名為SUOCUNQI.SYM和YIMAQI.SYM的文件（鎖存器和譯碼器的模塊文件），同時(shí)添加進(jìn)需要的輸入輸出端口，然后進(jìn)行連線級(jí)端口名字的更改，完成后點(diǎn)擊“設(shè)為當(dāng)前”按鈕，將此文件設(shè)為當(dāng)前文件，再為程序選擇與實(shí)驗(yàn)室實(shí)驗(yàn)箱相匹配的芯片及FLASH存儲(chǔ)器，其中芯片設(shè)置為EPF10K10LC84-4，PLASH存儲(chǔ)器設(shè)為EPC2LC20，設(shè)置完成后確定，再將程序保存為名字為QIANGDAQI，后綴為GDF的文件，完成后點(diǎn)擊“編譯”按鈕，平臺(tái)編譯程序開始對(duì)QIANGDAQI.GDF進(jìn)行編譯，若最后結(jié)果顯示“0錯(cuò)誤0警告”，則可以進(jìn)行下一步仿真工作，否則則要對(duì)程序做進(jìn)一步修改及調(diào)試，直到正確為止。得出的整合電路圖如圖3.5。圖3.5整合電路圖3.3.2仿真接以上步驟，打開“新建”按鈕，新建一個(gè)波形編輯器，通過右鍵將端口添加至波形編輯器中，將仿真結(jié)束時(shí)間設(shè)置為2.0us，然后開始繪制初始波形，完成后點(diǎn)擊仿真，最后得到的仿真波形圖如圖3.6。圖3.6仿真波形圖通過觀察并分析以上波形圖。可以發(fā)現(xiàn)鎖存器電路與譯碼器電路均工作正常，當(dāng)有一小組按下?lián)尨鹌骱?，輸出一個(gè)接蜂鳴器的高電平，接7段數(shù)碼顯示譯碼器的信號(hào)顯示組號(hào)，對(duì)后來按下?lián)尨鹌鞯男〗M不做反應(yīng)，最后通過復(fù)位信號(hào)復(fù)位后又可以進(jìn)行下一輪的搶答，由此可以判定搶答器的電路功能基本正常，可以開始下一步的實(shí)物檢測(cè)。

4調(diào)試與具體說明通過以上步驟，自己所設(shè)計(jì)的電路可以進(jìn)行最后的實(shí)物檢測(cè)了。打開實(shí)驗(yàn)室電腦，將自己設(shè)計(jì)的電路文件夾拷入電腦中，運(yùn)行Max+plusⅡ軟件后，再連接好實(shí)驗(yàn)箱電源線及實(shí)驗(yàn)箱與電腦之間的信號(hào)傳輸線，打開實(shí)驗(yàn)箱電源，在Max+plusⅡ軟件上找到下載程序選項(xiàng)，將拷入文件夾中的QIANGDAQI.POF文件添加進(jìn)下載列表，點(diǎn)擊下載按鈕，開始下載文件（此時(shí)實(shí)驗(yàn)箱上面?zhèn)€的指示燈處于閃爍狀態(tài)），下載完成后，關(guān)閉實(shí)驗(yàn)箱電源，通過單擊菜單欄“Max+plusⅡ”→“FloorplanEditor”打開端口分配圖，然后按照端口分配圖進(jìn)行連線。其中RST、N1、N2、N3、N4、N5、N6、N7、N8所分配的端口分別接上實(shí)驗(yàn)箱上面的按鈕開關(guān)，M0、M1、M2、M3、M4、M5、M6分別對(duì)應(yīng)接7段數(shù)碼顯示譯碼器的a、b、c、d、e、f、g端口，SHENGYIN所分配的端口接蜂鳴器，編譯保存如圖4.1。圖4.1端口分布圖完成接線后，打開實(shí)驗(yàn)箱電源，按下復(fù)位按鈕，數(shù)碼管顯示0，蜂鳴器無聲音；按下1，數(shù)碼管顯示1，蜂鳴器發(fā)聲；復(fù)位后按下2，數(shù)碼管顯示2，蜂鳴器發(fā)聲；復(fù)位后按下3，數(shù)碼管顯示3，蜂鳴器發(fā)聲；復(fù)位后按下4，數(shù)碼管顯示4，蜂鳴器發(fā)聲；復(fù)位后按下5，數(shù)碼管顯示5，蜂鳴器發(fā)聲；復(fù)位后按下6，數(shù)碼管顯示6，蜂鳴器發(fā)聲；復(fù)位后按下7，數(shù)碼管顯示7，蜂鳴器發(fā)聲；復(fù)位后按下8，數(shù)碼管顯示8，蜂鳴器發(fā)聲；若按下某一組對(duì)應(yīng)的按鈕后，再按下另幾組對(duì)應(yīng)的按鈕，此時(shí)數(shù)碼管顯示的數(shù)為第一次按下按鈕對(duì)應(yīng)的組數(shù)。通過以上觀察實(shí)驗(yàn)現(xiàn)象，可以證實(shí)實(shí)驗(yàn)電路功能的完整性，可以經(jīng)指導(dǎo)老師檢查驗(yàn)收，進(jìn)行課程設(shè)計(jì)報(bào)告的整理及書寫。

5總結(jié)與體會(huì)在此次課程設(shè)計(jì)中，我們小組自行設(shè)計(jì)出真實(shí)電路，并上電檢驗(yàn)其功能是否達(dá)到預(yù)定的目標(biāo)，完成課程設(shè)計(jì)報(bào)告，達(dá)到了此次課程設(shè)計(jì)的目的。在設(shè)計(jì)的過程中，我從系統(tǒng)頂層模塊的劃分、各功能模塊的硬件語言描述（編程）、各模塊及整體電路仿真、到最后下載到可編程器件實(shí)現(xiàn)真實(shí)的電路，親自體驗(yàn)了一次采用現(xiàn)代電子設(shè)計(jì)自動(dòng)化技術(shù)完成一個(gè)電子系統(tǒng)設(shè)計(jì)的全過程。得到了一次自主使用VHDL語言描述電路功能的訓(xùn)練機(jī)會(huì)，從而提高對(duì)VHDL語言的使用能力，加深對(duì)仿真在設(shè)計(jì)中