組合邏輯電路課件

第5章組合邏輯電路基本組合邏輯電路組合邏輯電路的設(shè)計(jì)方法用與非和或非門(mén)設(shè)計(jì)邏輯電路孫衛(wèi)強(qiáng)第5章組合邏輯電路基本組合邏輯電路1

組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinationallogiccircuit)輸出只依賴(lài)于當(dāng)前的輸入（輸入變，則輸出變）例如0－15之間的素?cái)?shù)檢測(cè)器無(wú)記憶的電路時(shí)序邏輯電路(Sequentiallogiccircuit)輸出依賴(lài)于當(dāng)前的輸入和當(dāng)前電路的狀態(tài)（以往的輸入）例如右圖中的電路有記憶的電路組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinati2組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路3基本組合邏輯電路與或門(mén)(AND-OR,74HC58)與或非門(mén)(AND-OR-Invert,74LS51/54)異或門(mén)同或門(mén)基本組合邏輯電路與或門(mén)(AND-OR,74HC58)474HC58雙與或門(mén)74HC58雙與或門(mén)5例5-1用與或門(mén)設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路，檢測(cè)三個(gè)儲(chǔ)油罐中化學(xué)液體的剩余量。當(dāng)三個(gè)儲(chǔ)油罐中的兩個(gè)液體儲(chǔ)量少于預(yù)設(shè)值時(shí)，發(fā)出報(bào)警信號(hào)。例5-1用與或門(mén)設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路，檢測(cè)三個(gè)6組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路7根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例：AB+CDE例：AB(CD’+EF)設(shè)計(jì)邏輯電路，其邏輯功能符合如下邏輯表達(dá)式根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例：AB+CDE設(shè)計(jì)邏輯電路，其邏8根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputXABC00000010010001111001101011001110按照真值表寫(xiě)出標(biāo)準(zhǔn)SOP形式按照SOP表達(dá)式畫(huà)出電路圖設(shè)計(jì)一個(gè)邏輯電路，其邏輯功能符合如下真值表X=A’BC+AB’C’根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputABC000009根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB’CD+A’BCD設(shè)計(jì)一個(gè)四輸入的邏輯電路，只在四個(gè)輸入中有三個(gè)為1時(shí)輸出1按照邏輯功能描述寫(xiě)出標(biāo)準(zhǔn)SOP形式，或者畫(huà)出真值表畫(huà)出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB10根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸入數(shù)為素?cái)?shù)時(shí)輸出1，否則輸出0按照邏輯功能描述寫(xiě)出標(biāo)準(zhǔn)SOP形式，或者畫(huà)出真值表畫(huà)出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸11最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式對(duì)該SOP形式進(jìn)行化簡(jiǎn)（卡諾圖、基本公式）實(shí)現(xiàn)化簡(jiǎn)以后的表達(dá)式最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式12組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路13與非門(mén)和或非門(mén)的通用特性與非門(mén)和或非門(mén)的通用特性14用與非門(mén)得到其它門(mén)用與非門(mén)得到其它門(mén)15用或非門(mén)得到其它門(mén)詳見(jiàn)課本P239Figure5-19用或非門(mén)得到其它門(mén)詳見(jiàn)課本P239Figure5-1916用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)(a)用與非門(mén)實(shí)現(xiàn)ABC+DE(b)用與非門(mén)實(shí)現(xiàn)ABC+D’+E’用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)(a)用與非門(mén)實(shí)現(xiàn)ABC+DE(b)用與17用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)用與非門(mén)實(shí)現(xiàn)(AB+C’)D+EF用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)用與非門(mén)實(shí)現(xiàn)(AB+C’)D+EF18與非門(mén)及對(duì)偶符號(hào)ABCDEF與非門(mén)及對(duì)偶符號(hào)ABCDEF19組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路20作業(yè)2,6d,9d,10c,12,22e,24g,27作業(yè)2,6d,9d,10c,12,22e,24g21第5章組合邏輯電路基本組合邏輯電路組合邏輯電路的設(shè)計(jì)方法用與非和或非門(mén)設(shè)計(jì)邏輯電路孫衛(wèi)強(qiáng)第5章組合邏輯電路基本組合邏輯電路22

組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinationallogiccircuit)輸出只依賴(lài)于當(dāng)前的輸入（輸入變，則輸出變）例如0－15之間的素?cái)?shù)檢測(cè)器無(wú)記憶的電路時(shí)序邏輯電路(Sequentiallogiccircuit)輸出依賴(lài)于當(dāng)前的輸入和當(dāng)前電路的狀態(tài)（以往的輸入）例如右圖中的電路有記憶的電路組合邏輯電路和時(shí)序邏輯電路組合邏輯電路(Combinati23組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路24基本組合邏輯電路與或門(mén)(AND-OR,74HC58)與或非門(mén)(AND-OR-Invert,74LS51/54)異或門(mén)同或門(mén)基本組合邏輯電路與或門(mén)(AND-OR,74HC58)2574HC58雙與或門(mén)74HC58雙與或門(mén)26例5-1用與或門(mén)設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路，檢測(cè)三個(gè)儲(chǔ)油罐中化學(xué)液體的剩余量。當(dāng)三個(gè)儲(chǔ)油罐中的兩個(gè)液體儲(chǔ)量少于預(yù)設(shè)值時(shí)，發(fā)出報(bào)警信號(hào)。例5-1用與或門(mén)設(shè)計(jì)一個(gè)邏輯電路設(shè)計(jì)一個(gè)邏輯電路，檢測(cè)三個(gè)27組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路28根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例：AB+CDE例：AB(CD’+EF)設(shè)計(jì)邏輯電路，其邏輯功能符合如下邏輯表達(dá)式根據(jù)邏輯表達(dá)式設(shè)計(jì)邏輯電路例：AB+CDE設(shè)計(jì)邏輯電路，其邏29根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputXABC00000010010001111001101011001110按照真值表寫(xiě)出標(biāo)準(zhǔn)SOP形式按照SOP表達(dá)式畫(huà)出電路圖設(shè)計(jì)一個(gè)邏輯電路，其邏輯功能符合如下真值表X=A’BC+AB’C’根據(jù)真值表設(shè)計(jì)邏輯電路InputOutputABC0000030根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB’CD+A’BCD設(shè)計(jì)一個(gè)四輸入的邏輯電路，只在四個(gè)輸入中有三個(gè)為1時(shí)輸出1按照邏輯功能描述寫(xiě)出標(biāo)準(zhǔn)SOP形式，或者畫(huà)出真值表畫(huà)出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路X=ABCD’+ABC’D+AB31根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸入數(shù)為素?cái)?shù)時(shí)輸出1，否則輸出0按照邏輯功能描述寫(xiě)出標(biāo)準(zhǔn)SOP形式，或者畫(huà)出真值表畫(huà)出電路圖根據(jù)邏輯功能描述設(shè)計(jì)邏輯電路設(shè)計(jì)一個(gè)1-8的素?cái)?shù)檢測(cè)器。當(dāng)輸32最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式對(duì)該SOP形式進(jìn)行化簡(jiǎn)（卡諾圖、基本公式）實(shí)現(xiàn)化簡(jiǎn)以后的表達(dá)式最簡(jiǎn)化邏輯電路的設(shè)計(jì)首先得到電路的標(biāo)準(zhǔn)SOP形式33組合邏輯電路基本組合邏輯電路與或門(mén)、異或門(mén)、與或非門(mén)、同或門(mén)組合邏輯電路的設(shè)計(jì)方法邏輯表達(dá)式邏輯電路真值表邏輯電路從邏輯功能描述邏輯電路用與非和或非門(mén)設(shè)計(jì)邏輯電路將與非和或非門(mén)用作通用器件用與非和或非門(mén)設(shè)計(jì)邏輯電路組合邏輯電路基本組合邏輯電路34與非門(mén)和或非門(mén)的通用特性與非門(mén)和或非門(mén)的通用特性35用與非門(mén)得到其它門(mén)用與非門(mén)得到其它門(mén)36用或非門(mén)得到其它門(mén)詳見(jiàn)課本P239Figure5-19用或非門(mén)得到其它門(mén)詳見(jiàn)課本P239Figure5-1937用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)(a)用與非門(mén)實(shí)現(xiàn)ABC+DE(b)用與非門(mén)實(shí)現(xiàn)ABC+D’+E’用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)(a)用與非門(mén)實(shí)現(xiàn)ABC+DE(b)用與38用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)用與非門(mén)實(shí)現(xiàn)(AB+C’)D+EF用與非門(mén)實(shí)現(xiàn)邏輯函數(shù)用與非門(mén)實(shí)現(xiàn)(AB+C’)D+EF39與非門(mén)及對(duì)偶符號(hào)ABCDEF與非門(mén)及對(duì)偶