第三章 內(nèi)部存儲(chǔ)器【自測(cè)題】

自測(cè)題第三章內(nèi)部存儲(chǔ)器1精選ppt選擇1.字存儲(chǔ)單元是指()。A.存放一個(gè)字節(jié)的存儲(chǔ)單元B.存放一個(gè)機(jī)器字的存儲(chǔ)單元C.存放一個(gè)二進(jìn)制信息位的存儲(chǔ)位元2.存儲(chǔ)字長(zhǎng)是指()。A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合B.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼個(gè)數(shù)C.存儲(chǔ)單元的個(gè)數(shù)D.存儲(chǔ)單元的集合2精選ppt3.與外存儲(chǔ)器相比，內(nèi)存的特點(diǎn)是()。A.容量小、速度快、成本高B.容量小、速度快、成本低C.容量大、速度快、成本高D.容量大、速度快、成本低4.計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系（多級(jí)結(jié)構(gòu)）的主要目的是()。A.便于讀/寫數(shù)據(jù)B.減小機(jī)箱的體積C.便于系統(tǒng)升級(jí)D.解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾3精選ppt5.某SRAM芯片，其存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目分別為()。A.64，16B.16，64C.64，8D.16，166、一個(gè)16K×32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是()。A.48

B.46

C.36

D.527.某SRAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目是()。A.17

B.18

C.19

D.204精選ppt8.某計(jì)算機(jī)的字長(zhǎng)是16位，它的存儲(chǔ)容量是64KB，按字編址，它的尋址范圍是()。A.64K[0～(64K-1)]B.32KB[0～32KB]C.32K[0～(32K-1)]D.64KB[0～64KB]9.某機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為1MB。若按字編址，它的尋址范圍是()。A.0～(1M-1)B.0～(512K-1)BC.0～(256K-1)D.0～256KB5精選ppt10.某計(jì)算機(jī)的字長(zhǎng)是32位，其存儲(chǔ)容量為4MB。若按半字編址，它的尋址范圍是()。A.0～4MBB.0～2MBC.0～(2M-1)D.0～(1MB-1)

11、相聯(lián)存儲(chǔ)器是按()進(jìn)行尋址的存儲(chǔ)器。A.地址指定方式B.堆棧存取方式C.內(nèi)容指定方式D.地址指定與堆棧存取方式結(jié)合6精選ppt12.交叉存儲(chǔ)器實(shí)質(zhì)是一種()存儲(chǔ)器，它能()執(zhí)行()獨(dú)立的讀/寫操作。A.模塊式,并行,多個(gè)B.模塊式,串行,多個(gè)C.整體式,并行,一個(gè)D.整體式,串行,多個(gè)7精選ppt13.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳送同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是()。A.DRAMB.SRAMC.FLASHD.EPROM14.下列元件中存取速度最快的是()。A.CacheB.寄存器C.內(nèi)存D.外存8精選ppt15.雙端口存儲(chǔ)器()情況下會(huì)發(fā)生讀/寫沖突。A.左端口與右端口的地址碼不同B.左端口與右端口的地址碼相同C.左端口與右端口的數(shù)據(jù)碼相同D.左端口與右端口的數(shù)據(jù)碼不同16.通常計(jì)算機(jī)的內(nèi)存儲(chǔ)器可采用()。A.RAM和ROMB.ROMC.RAM9精選ppt17.在程序的執(zhí)行過(guò)程中，Cache與主存的地址映射是由()。A.操作系統(tǒng)來(lái)管理的B.程序員來(lái)調(diào)度的C.硬件自動(dòng)完成的D.操作系統(tǒng)輔助相應(yīng)的硬件來(lái)完成的18.64KB的內(nèi)存容量為()。A.64000字節(jié)B.32768字節(jié)C.65536字節(jié)D.32000字節(jié)10精選ppt19.在Cache的地址映射中，若主存中的任意一塊均可映射到Cache的任意一行的位置上，則這種方法稱為()。A.全相聯(lián)映射B.直接映射C.組相聯(lián)映射D.混合映射20.DRAM地址分兩次輸入（行選通RAS和列選通CAS）的目的是()。A.縮短讀/寫時(shí)間B.減少芯片引出端線數(shù)C.刷新11精選ppt21.下列說(shuō)法中正確的是()。A.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶B.半導(dǎo)體DRAM是易失性的，而SRAM則不是C.SRAM只有在電源不掉的時(shí)候，所存信息是不易失的12精選ppt22.下列有關(guān)高速緩沖存儲(chǔ)器Cache的說(shuō)法正確的是()。A.只能在CPU之外B.CPU內(nèi)外都可以設(shè)置CacheC.只能在CPU之內(nèi)D.若存在Cache，CPU就不需要訪問(wèn)主存13精選ppt1.某DRAM芯片內(nèi)部的存儲(chǔ)元為128×128結(jié)構(gòu)。該芯片每隔2ms至少要刷新一次。且刷新是順序?qū)?28行的存儲(chǔ)元進(jìn)行的。設(shè)存儲(chǔ)周期為500ns。求其刷新信號(hào)周期和刷新的開(kāi)銷（也即進(jìn)行刷新操作的時(shí)間所占的百分比）。

計(jì)算14精選ppt【解】刷新信號(hào)周期為2ms/128=0.015625ms刷新操作的時(shí)間為500ns×128=64000ns刷新的開(kāi)銷64000ns/2000000ns=3.2%15精選ppt2.某計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器由Cache和主存構(gòu)成，Cache的存儲(chǔ)周期為50ns，主存的存儲(chǔ)周期為250ns。已知在一段給定的時(shí)間內(nèi)，CPU訪問(wèn)整個(gè)存儲(chǔ)體系4500次，其中訪問(wèn)主存500次。問(wèn)：(1)Cache的命中率是多少？(2)CPU訪問(wèn)內(nèi)存的平均時(shí)間是多少？(3)Cache-主存系統(tǒng)的效率是多少？16精選ppt【解】：(1)Cache的命中率H==(4500-500)/4500≈0.89(2)CPU訪存的平均時(shí)間Ta=H·Tc+(1-H)Tm=0.89×50+(1-0.89)×250=44.5ns+27.5ns=72ns(3)Cache-主存系統(tǒng)的效率e=Tc/Ta=50/72=0.694=69.4%17精選ppt用16K×16位的SRAM芯片構(gòu)成64K×32位存儲(chǔ)器。問(wèn):(1)計(jì)算共需多少SRAM芯片。(2)畫出該存儲(chǔ)器的組成邏輯框圖。(3)在圖中標(biāo)明地址線、數(shù)據(jù)線條數(shù)。

綜合

18精選ppt【答】：因?yàn)榇鎯?chǔ)器總?cè)萘繛?4K×32位=216×32，所以全部地址線16位(A0-A15)，數(shù)據(jù)線32位。所需芯片總數(shù)為(64K×32)÷(16K×16)=4×2(片)而每個(gè)SRAM芯片容量為16K×16位=214