第13章 數(shù)字電路基礎(chǔ)

第十三章數(shù)字電路基礎(chǔ)

第一節(jié)

數(shù)字電路概述第二節(jié)基本邏輯關(guān)系及其門(mén)電路第三節(jié)集成門(mén)電路第四節(jié)邏輯代數(shù)最小項(xiàng)之和的形式和化簡(jiǎn)方法

習(xí)題

目錄

第一節(jié)數(shù)字電路概述

數(shù)字電路與模擬電路數(shù)字集成電路的簡(jiǎn)介數(shù)字電路的脈沖信號(hào)晶體管的開(kāi)關(guān)作用

返回一、數(shù)字電路與模擬電路

模擬信號(hào)—隨時(shí)間連續(xù)變化的信號(hào)。模擬電路—處理模擬信號(hào)的電路。

數(shù)字信號(hào)—不隨時(shí)間連續(xù)變化的脈沖信號(hào)。數(shù)字電路—處理數(shù)字信號(hào)的電路。

模擬電路與數(shù)字電路的區(qū)別所處理的信號(hào)不同；研究電路的著重點(diǎn)不同；

晶體管的工作狀態(tài)不同。返回二、集成數(shù)字電路的簡(jiǎn)介

小規(guī)模集成電路(SSI)1～10門(mén)／片或10～100元件／片

中規(guī)模集成電路(MSI)10～100門(mén)／片或<1000元件／片

大規(guī)模集成電路(LSI)100～1000門(mén)／片或<10萬(wàn)元件／片

超大規(guī)模集成電路(VLSI)>1000門(mén)／片或>10萬(wàn)元件／片返回三、數(shù)字電路的脈沖信號(hào)脈沖寬度tP—前后沿之間的時(shí)間間隔。正脈沖負(fù)脈沖脈沖幅度A—脈沖變化最大值。A脈沖周期T脈沖頻率f—f=1/TT脈沖前沿:正脈沖的上升沿或負(fù)脈沖的下降沿。脈沖后沿:正脈沖的下降沿或負(fù)脈沖的上升沿。前沿后沿tP返回四、晶體管的開(kāi)關(guān)作用1.二極管ABABUA>UBUA<UB返回ABR導(dǎo)通截止相當(dāng)于開(kāi)關(guān)斷開(kāi)相當(dāng)于開(kāi)關(guān)閉合S3V0VSRRD3V0V例1、理想二極管組成電路如圖，已知UA＝0，UB＝3V，試求輸出電壓UF。UAUF－3VRUBVDAVDBUA＝0，UB＝3V，UB>UA>－3VVDB率先導(dǎo)通，

UF＝UB＝3VVDA截止解：返回2.晶體管RCUo＋UCCRBUiVT當(dāng)Ui<0.5V時(shí)，VT截止iB≈iC=0Uo=UCC=UoH當(dāng)Ui>0.5V，iB≥IBS=UCC/βRCUo=UoL≈0.3V

BE、BC正偏，VT飽和BCE當(dāng)0<iB<IBS，VT放大返回BCE只要用Ui的高、低電平控制三極管，使之工作在截止、飽和狀態(tài)，就可以控制它的開(kāi)關(guān)狀態(tài)，并可在輸出端得到高低電平。開(kāi)關(guān)合向aIB＝5／RB1＝5／500mA

＝0.01mAUB＞0IBS＝15／βRC=15／100×5mA

＝0.03mA0<IB<IBS，T處于放大狀態(tài)例2、三極管組成電路如圖，已知β＝100，RB1=500kΩ，RB2=50kΩ，RC=5kΩ，試求開(kāi)關(guān)S合向a、b、c時(shí)三極管所處的狀態(tài)。（UBE＝0）開(kāi)關(guān)合向bIB＝5V／RB2

＝5V／50mA

＝0.1mAUB＞0IBS＝15V／βRC

＝0.03mA

IB>IBS，VT處于飽和狀態(tài)RC15Vabc5V－1.5VRB1RB2解：開(kāi)關(guān)合向cIB≈0IC≈0VT處于截止?fàn)顟B(tài)返回第二節(jié)基本邏輯關(guān)系及其

門(mén)電路

與門(mén)或門(mén)非門(mén)與非門(mén)和或非門(mén)返回

條件與結(jié)果的關(guān)系稱(chēng)為邏輯關(guān)系，用以實(shí)現(xiàn)基本邏輯關(guān)系的電子電路稱(chēng)為門(mén)電路。

基本邏輯關(guān)系：與、或、非。相對(duì)應(yīng)的基本門(mén)電路：與門(mén)、或門(mén)、非門(mén)。

門(mén)電路用二值邏輯中的“0”、“1”分別表示高低電平。1→高電平0→低電平正邏輯1→低電平0→高電平負(fù)邏輯返回一、與門(mén)

與邏輯

只有決定事物結(jié)果的各種條件(A、B)同時(shí)具備時(shí)，結(jié)果（F）才會(huì)發(fā)生，這種邏輯叫做與邏輯。ABF＋U

與門(mén)電路

輸入量作為條件，輸出量作為結(jié)果，輸入、輸出之間滿(mǎn)足與邏輯的電路。返回AF＋UCCRBVDAVDB

VAVBVF0.30.30.3330.3330.30.30.33

與門(mén)真值表真值表－－能夠完整的表達(dá)輸入與輸出間所有可能邏輯關(guān)系的表格，有n個(gè)輸入端，就有2n種組合。A

BF000110110001有0出0全1出1返回

與門(mén)邏輯符號(hào)及表達(dá)式&ABFF=A·B例1、有一條傳輸線(xiàn)，用來(lái)傳送連續(xù)的方波信號(hào)?，F(xiàn)在要求增設(shè)一個(gè)控制信號(hào)，使得方波在某種條件下才能送出，試問(wèn)如何解決？解：&方波信號(hào)控制信號(hào)輸出控制信號(hào)為0時(shí)，輸出為0，門(mén)關(guān)閉。控制信號(hào)為1時(shí)，輸出為方波，門(mén)打開(kāi)。返回二、或門(mén)ABF＋U

或邏輯

決定事物結(jié)果的各種條件(A、B)只要有任意一個(gè)具備時(shí)，結(jié)果（F）就會(huì)發(fā)生，這種邏輯叫做或邏輯。

或門(mén)電路AF－UCCRBVDAVDB

VAVBVF0.30.30.3330.3330.3333返回A

BF000110110111

或門(mén)真值表有1出1全0出0

或門(mén)邏輯符號(hào)及表達(dá)式≥1ABFF=A＋B返回例2、圖示電路為保險(xiǎn)柜的報(bào)警電路，保險(xiǎn)柜的兩層門(mén)上各裝有一個(gè)開(kāi)關(guān)S1和S2。門(mén)關(guān)上時(shí)，開(kāi)關(guān)閉合。當(dāng)任一層門(mén)被打開(kāi)時(shí)，報(bào)警燈亮，試分析工作原理。解：≥1S1S2+5V1kΩ1kΩ30ΩA＝0，B＝0，F(xiàn)＝0報(bào)警燈不亮。

任一層門(mén)被打開(kāi)時(shí)，相對(duì)應(yīng)的開(kāi)關(guān)斷開(kāi)。A＝1，B＝0ABF故F＝1，報(bào)警燈亮。兩層門(mén)都關(guān)上時(shí)，返回三、非門(mén)AF＋U

非邏輯

決定事物結(jié)果的條件A具備時(shí)，結(jié)果F就不會(huì)發(fā)生，這種邏輯叫做非邏輯。

非門(mén)電路

VA

VF0.333RCF＋UCCRBA0.3返回A

F0101

非門(mén)邏輯符號(hào)及表達(dá)式

非門(mén)真值表1AF返回四、與非門(mén)和或非門(mén)

與非門(mén)&ABF

A

BF000110111110

或非門(mén)≥1ABF

A

BF000110111000返回例3、二極管門(mén)電路如圖，試分析Z與A、B、C、D之間的邏輯關(guān)系。解：Z′=A·BZ″=C·DZ=A·B+C·DZ－UCCRA＋UCCRBCDZ′Z″＋UCCR返回ABF1例4、已知與門(mén)、或門(mén)輸入端A、B、C的波形，試畫(huà)出輸出波形?！?ACF2

&ABF1

CF2返回第三節(jié)集成門(mén)電路TTL與非門(mén)

返回一、TTL與非門(mén)

電路結(jié)構(gòu)＋UCCFABVT1VT2VT1

－多發(fā)射極晶體管ABVT1AB返回TTL與非門(mén)的輸入電壓與輸出電壓之間的關(guān)系曲線(xiàn)稱(chēng)為電壓傳輸曲線(xiàn)。UOHUOLuouiUONUOFF

輸出高電平UOH和輸出低電平UOLUOH≈3.6VUOL≈0.3V規(guī)定UOH≥2.4V

UOL≤0.4V

開(kāi)門(mén)電平UON和關(guān)門(mén)電平UOFF

輸出為低電平時(shí)，稱(chēng)為開(kāi)門(mén)；輸出為高電平時(shí)，稱(chēng)為關(guān)門(mén)。

電壓傳輸特性及主要參數(shù)返回UON

－在額定負(fù)載下，使輸出電平達(dá)到標(biāo)準(zhǔn)低電平的輸入電平的最小值。UOFF

－空負(fù)載時(shí)，使輸出電平達(dá)到標(biāo)準(zhǔn)高電平的輸入電平的最大值。

UON、UOFF反映TTL與非門(mén)的抗干擾能力，UON與UOFF越接近，抗干擾能力越強(qiáng)，與非門(mén)的開(kāi)關(guān)性能越好。

扇出系數(shù)N

即帶負(fù)載能力，表示TTL與非門(mén)輸出端最多能帶同類(lèi)與非門(mén)的個(gè)數(shù)。一般N≥8返回

平均傳輸延遲時(shí)間tpdtpd表示門(mén)電路的開(kāi)關(guān)速度。50％50％UiUotpd1tpd2tpd1－導(dǎo)通延遲時(shí)間tpd2－截止延遲時(shí)間返回74LS00

四2輸入與非門(mén)74LS04六反相器74LS20

雙4輸入與非門(mén)常用TTL與非門(mén)集成電路GND1B1A1Y2B2A2Y123414131211+－+UCC10985673B3A3Y4B4A4Y74LS00引腳圖返回邏輯代數(shù)

邏輯代數(shù)（又稱(chēng)布爾代數(shù)），它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱(chēng)為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對(duì)立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。一、邏輯代數(shù)的基本定律見(jiàn)書(shū)P292二、邏輯函數(shù)的代數(shù)化簡(jiǎn)法

并項(xiàng)法例1、

吸收法返回

配項(xiàng)法如：例2、證明返回例3、化簡(jiǎn)例4、化簡(jiǎn)返回第四節(jié)邏輯函數(shù)最小項(xiàng)和的形式和化簡(jiǎn)方法

邏輯函數(shù)的標(biāo)準(zhǔn)形式邏輯函數(shù)的卡諾圖化簡(jiǎn)法返回一、邏輯函數(shù)的標(biāo)準(zhǔn)形式

設(shè)A、B、C是三個(gè)邏輯變量，由這三個(gè)邏輯變量可以構(gòu)成若干個(gè)乘積項(xiàng)，其中有一類(lèi)乘積項(xiàng)是：

這八個(gè)乘積項(xiàng)的特點(diǎn)是：①每項(xiàng)都只有三個(gè)因子；②每個(gè)變量都是它的一個(gè)因子；③每一變量都以原變量或反變量的形式各出現(xiàn)一次。返回最小項(xiàng)之和

在n變量邏輯函數(shù)中，若mi為包含n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在mi中出現(xiàn)一次，則稱(chēng)mi為該組變量的最小項(xiàng)。

顯然最小項(xiàng)具有如下性質(zhì)：輸入變量某一取值的情況下，必有且只有一個(gè)最小項(xiàng)的值為1；任意兩個(gè)最小項(xiàng)之積為0；全體最小項(xiàng)之和為1；具有相鄰性的兩個(gè)最小項(xiàng)之和可以和并成一項(xiàng)并消去一個(gè)因子。返回

若兩個(gè)最小項(xiàng)僅有一個(gè)因子不同，則稱(chēng)這兩個(gè)最小項(xiàng)具有相鄰性。

一般n個(gè)變量有2n個(gè)最小項(xiàng)。如三變量，最小項(xiàng)有8個(gè)，如下表：m0m1m2m3m4m5m6m701234567

000001010011100101110111編號(hào)十進(jìn)制ABC最小項(xiàng)返回=m1+m3+m6+m7=∑m(1,3,6,7)如F==m3+m5+m6+m7=∑m(3,5,6,7)如F=AB+AC=AB(C+C)+AC(B+B)=ABC+ABC+ACB+ACB返回三、邏輯函數(shù)的卡諾圖化簡(jiǎn)法1.卡諾圖卡諾圖是邏輯函數(shù)的一種圖形表示。卡諾圖具有邏輯相鄰性和循環(huán)相鄰性。m3m2m1m0AB0101m6m7m5m4m2m3m1m0ABC0100011110CDAB0001111000011110m10m11m9m8m14m15m13m12m6m7m5m4m2m3m1m0返回2.卡諾圖的畫(huà)法

根據(jù)真值表畫(huà)卡諾圖0111

根據(jù)最小項(xiàng)畫(huà)卡諾圖AB0101AB