集成電路設計3-版圖設計課件

集成電路課程設計Tel:847061841/17/20231第二章

CMOS集成電路設計中的基本概念1、原理圖2、版圖1/17/20232版圖設計（物理層設計）硅芯片上的電阻？電容？電感？晶體管？連線？版圖設計的重要性：電路功能和性能的物理實現(xiàn)；布局、布線方案決定著芯片正常工作、面積、速度；經(jīng)驗很重要。版圖設計的目標：實現(xiàn)電路正確物理連接，芯片面積最小，性能優(yōu)化（連線總延遲最?。┌鎴D設計包括：基本元器件版圖設計；布局和布線；版圖檢驗與分析。1/17/20233CMOS基本工藝中的層次P型襯底N阱導體：多晶硅、N+摻雜區(qū)、P+摻雜區(qū)、阱區(qū)；各金屬層；半導體：絕緣介質：各介質層（氧化硅，氮化硅）；版圖設計：充分利用各層特性來設計真實的元器件。1/17/20235硅芯片上的電子世界--電阻電阻：具有穩(wěn)定的導電能力（半導體、導體）；薄膜電阻硅片厚度：百納米寬度：微米芯片上的電阻：薄膜電阻；1/17/20236能與CMOS工藝兼容的電阻主要有四種：擴散電阻、多晶硅電阻、阱電阻、MOS電阻（1）多晶硅電阻最常用，結構簡單。在場氧（非薄氧區(qū)域）。P型襯底電阻的版圖設計多晶硅電阻（poly）輔助標志層：res_dum為什么電阻要做在場氧區(qū)？1/17/20237P型襯底（3）阱電阻阱電阻就是一N阱條，兩頭進行N+擴散以進行接觸。N阱阱電阻（N-Well）1/17/20239（4）MOS電阻(有源電阻)利用MOS管的溝道電阻。所占的芯片面積要比其他電阻小的多，但它是一個非線性的電阻（電阻大小與端電壓有關）。柵極連接漏極，MOS管始終處于飽和區(qū)。IDSVTPVVGSIO(b)IDSVTNVVGSIO(a)DSG+-IVDVSGI+-1/17/202310電阻版圖設計比例電阻的版圖結構需5K,10K,15K電阻，采用5K單位電阻：各層阻值不同，且電阻有一定的溫度和電壓特性對稱設計對稱更好層次方阻（歐/方）金屬60mW/多晶硅幾~上千W/N+/P+diffusion5W/N-well1kW/蛇形，meanderDummyresistor，匹配鄰近效應1/17/202311硅片幾十微米硅芯片上的電子世界--電容電容：一對電極中間夾一層電介質的三明治結構；硅芯片上的薄膜電容：下電極：金屬或多晶硅氧化硅電介質上電極：金屬或多晶硅1/17/202313兩層導體夾一層絕緣體形成平板電容金屬-金屬（多層金屬工藝，MIM）金屬-多晶硅多晶硅-多晶硅（雙層多晶硅工藝,PIP）金屬-擴散區(qū)多晶硅-擴散區(qū)PN結電容MOS電容:多晶硅柵極與溝道（源/漏極）1/17/202314比例電容的版圖結構P型襯底C2=8C1平板電容輔助標志層：cap_dum1/17/202315多層平板電容（MIM）增加單位面積電容；精度高，匹配性好；側壁電容：單位面積電容值可比左邊的大；精度較高，匹配性較好；多層金屬制作的平板電容和側壁電容1/17/202317MOS電容n+n+p-typebodyWLtoxpolysilicongateVGVS利用柵氧電容；面積?。环蔷€性；有極性。旁路電容。0VTHVGSCGS強反型累積區(qū)1/17/202318硅芯片上的電子世界--電感電感：纏繞的線圈；硅芯片上的薄膜電感：硅片幾十微米1/17/202319關鍵尺寸與剖面圖D:邊長/直徑diameterW:線條寬度widthS:線條間隔spacing

betweenN:匝數(shù)numberofturnsP-siliconSubstrateOxideViaM1M2M2M3WSDN常采用頂層金屬作為線圈，因為它的方阻最??；中心由下一層金屬（或多晶硅）引出。1/17/202321硅芯片上的電子世界—晶體管二級管：pn結硅芯片上的二極管：P型襯底N阱1/17/202322CMOSN阱工藝中二極管結構有兩種，一是psub-nwell，另一個是sp-nwellP型襯底N阱P+P+N+PNpsub-nwellDiode直接做在襯底上P型端為襯底電位(vss/gnd)P型襯底N阱N+N+P+NPsp-nwellDiode做在阱里1/17/202323P型襯底三極管的設計PNPN阱薄氧P+P+N+CMOS工藝下可以做雙極晶體管。以N阱工藝為例說明PNP,NPN如何形成。VPNP垂直PNP注：由于P襯底接最低電位vss/gnd因此，VPNP集電極也必須接vss/gnd

。CBE1/17/202325三極管的設計LPNP橫向PNP1/17/202326P型襯底三極管的設計NPNN阱薄氧N+N+P+在基本N阱CMOS工藝的基礎上再加一道工序，即在源漏擴散前加一摻雜的P型擴散層BP，就可以制作縱向NPN管，即VNPN。BPCBEVNPN垂直NPN1/17/202327CMOS的設計注：為形成反型層溝道，P襯底通常接電路的最低電位(vss/gnd)。N阱通常接最高電位（vdd）。P襯底柵極漏極源極基極柵極nmos漏極源極基極pmos1/17/202329硅芯片上的電子世界—引線引線：良好導電的線；硅芯片上的導線：鋁或銅薄膜；多晶硅薄膜。1/17/202330硅芯片上的電子世界—引線引線：良好導電的線；硅芯片上的導線：鋁或銅薄膜；N阱P襯底淀積介質層開接觸孔淀積第一層金屬1/17/202331硅芯片上的電子世界—引線硅芯片上的導線：鋁或銅薄膜；N阱P襯底淀積介質層開過孔淀積第二層金屬1/17/202332版圖：描述電子元件以及引線的形狀、位置層次化；方塊圖形；與芯片加工工藝密切相關；芯片加工廠只需要版圖文件，不需要任何電路原理圖文件。1/17/202333如下的電路版圖設計，每層的版圖圖形？CMOS標準工藝的主要層次與掩膜版N阱P襯底1/17/202334P襯底N阱Mask1Nwell1/17/202335P襯底N阱Mask1Nwell1/17/202336N阱P襯底二氧化硅隔離Mask2Oxide1/17/202337N阱P襯底二氧化硅隔離Mask2Oxide1/17/202338N阱P襯底MOS器件的柵極柵極電介質層Mask3PolyG1/17/202339N阱P襯底MOS器件的柵極柵極電介質層Mask3PolyG1/17/202340N阱P襯底N+Mask4nplusN+N+1/17/202341N阱P襯底N+Mask4nplusN+N+1/17/202342N阱P襯底P+N+漏極源極基極柵極Mask5pplusN+1/17/202343N阱P襯底P+N+漏極源極基極柵極Mask5pplusN+1/17/202344N阱P襯底Mask6contact1/17/202345N阱P襯底Mask6contact1/17/202346N阱P襯底Mask7met11/17/202347N阱P襯底Mask7met11/17/202348N阱P襯底Mask8via11/17/202349N阱P襯底Mask8via11/17/202350N阱P襯底Mask9met21/17/202351N阱P襯底Mask9met21/17/202352Mask10pad鈍化層開焊盤孔1/17/202353Mask10pad鈍化層1/17/202354版圖設計電子設計+繪圖藝術仔細設計，確保質量1/17/202355MOS管的版圖設計溝道長溝道寬當多晶硅穿過有源區(qū)時，就形成了一個管子。在圖中當多晶硅穿過N型有源區(qū)時，形成NMOS，當多晶硅穿過P型有源區(qū)時，形成PMOS。1/17/202356MOS管的版圖設計N型有源區(qū)：P型有源區(qū)：薄氧區(qū)(oxide,TO,active)+N擴散區(qū)(Nimp，Ndiff)薄氧區(qū)+P擴散區(qū)(Pimp，Pdiff)+N阱(Nwell)當多晶硅穿過有源區(qū)時，就形成了一個管子。在圖中當多晶硅穿過N型有源區(qū)時，形成NMOS，當多晶硅穿過P型有源區(qū)時，形成PMOS。1/17/202357大尺寸MOS管的版圖設計

大尺寸MOS管用于提供大電流或大功率的輸出，在集成電路的設計中使用非常廣泛。它們的版圖一般采用并聯(lián)晶體管結構。3um0.6um管子溝道長：溝道寬：0.6um9um管子溝道長：溝道寬：0.6um12um1/17/202358一個寬溝道的MOS兩個短溝道的MOS折疊簡單的充分接觸的MOS寄生電容減小1/2寄生電阻RG減小到1/41/17/202359漏區(qū)電容最小的“O”型晶體管1/17/202360靈活的版面設計1/17/202361看版圖畫原理圖：NWellInOutVDDGNDInOutvddgnd倒相器1/17/202362大寬長比的非門1/17/202363OutAOutVDDGNDBAvddgndOutBvddPMOS并聯(lián)NMOS串聯(lián)Out=A?

B共用有源區(qū)1/17/202364VDDGNDAgndBvddgndOutOut=A?

B1/17/202365X=C?(A+B)CABvddgndXvddABXCgnd1/17/202366看下圖，它是什么器件，關鍵尺寸是多少？多晶硅薄氧4um25umN+金屬1/17/202367多晶硅跨過N擴散區(qū)，所以它是NMOS;多晶硅薄氧4um25umN+溝道