集成電路原理第二章課件

第二章雙極型邏輯集成電路本章重點：1、雙極集成電路的寄生效應(yīng)2、TTL、S/LSTTL、AS/ALSTTL、ECL電路的電路結(jié)構(gòu)，工作原理和特點的分析與比較。雙極型邏輯IC的分類根據(jù)電路工作在輸出特性曲線的不同區(qū)域，可分為飽和型和非飽和型兩大類。飽和型邏輯IC——以關(guān)態(tài)對應(yīng)截止態(tài)，以開態(tài)對應(yīng)飽和態(tài)而工作的雙極型邏輯IC。主要包括：電阻-晶體管邏輯RTL1961

二極管-晶體管邏輯DTL、HTL1962

晶體管-晶體管邏輯TTL1962

集成注入邏輯I2L1972

抗飽和邏輯：

肖特基二極管箝位TTL（STTL）1969

低功耗STTL（LSTTL）1971

先進(jìn)LSTTL/STTL（ALSTTL/ASTTL）1979

發(fā)射極功能邏輯EFL

非飽和型邏輯IC——關(guān)態(tài)對應(yīng)于截止態(tài)，而開態(tài)對應(yīng)于線性放大區(qū)。特點：無少子存貯效應(yīng)，工作速度快電路結(jié)構(gòu)復(fù)雜邏輯擺幅小功耗較大主要包括發(fā)射極耦合邏輯ECL

互補晶體管邏輯CTL

非閾值邏輯NTL

多元邏輯DYL§2.1.1集成npn的結(jié)構(gòu)與寄生效應(yīng)一、集成npn管的有源寄生效應(yīng)寄生pnp管處于放大區(qū)的三個條件：(1)EB結(jié)正偏（即npn管的BC結(jié)正偏）(2)BC結(jié)反偏（即npn管的CS結(jié)反偏）(3)具有一定的電流放大能力（一般pnp=1~3）其中，條件(2)永遠(yuǎn)成立，因為pn結(jié)隔離就是要求襯底P+隔離環(huán)接到最低電位。條件(3)一般也很容易達(dá)到。條件(1)能否滿足則取決于npn管的工作狀態(tài)。npn管工作于截止區(qū)VBC(npn)<0VEB(pnp)<0VBE(npn)<0，VCS(npn)>0VBC(pnp)>0pnp截止

npn管工作于放大區(qū)VBE(npn)>0VBC(npn)<0VEB(pnp)<0VCS(npn)>0VBC(pnp)>0pnp截止抑制寄生效應(yīng)的措施：（1）在npn集電區(qū)下加設(shè)n+埋層，以增加寄生pnp管的基區(qū)寬度，使少子在基區(qū)的復(fù)合電流增加，降低基區(qū)電流放大系數(shù)；同時埋層的n+擴散區(qū)形成的自建減速場也有一定的降低的作用。（2）可采用外延層摻金工藝，引入深能級雜質(zhì)，降低少子壽命，從而降低。（3）還應(yīng)注意，npn管基區(qū)側(cè)壁到P+隔離環(huán)之間也會形成橫向pnp管，必須使npn管基區(qū)外側(cè)和隔離框保持足夠距離。二、集成npn管的無源寄生效應(yīng)寄生電阻

res，rcs，rb寄生電容

CD

擴散電容

CJ

勢壘電容（CBE，CBC，CCS）1、抑制無源寄生效應(yīng)的措施深磷擴散3、U型槽隔離§2.2TTL電路的結(jié)構(gòu)特點及工作原理2.2.1標(biāo)準(zhǔn)TTL電路1、電路特點輸入級采用多發(fā)射極管，在電路截止瞬態(tài)（輸出高電平），T1對T2基極有很強的反抽作用上升時間r。

輸入端接反偏二極管，可將輸入負(fù)向電壓箝位在-1.5V（二極管有寄生串聯(lián)電阻），使電路抗負(fù)向脈沖干擾能力提高。輸出級采用圖騰柱結(jié)構(gòu)（推挽），T3-D1和T5交替工作功耗，速度。由于輸出低電平時T5處于飽和態(tài)，在向高電平轉(zhuǎn)換時，基區(qū)少子存貯電荷只有通過R3泄放，速度較慢，影響上升時間。要解決這一矛盾，須在保證較大的驅(qū)動電流條件下設(shè)法控制晶體管的BC結(jié)上的正向偏壓，加以箝位，迫使晶體管不進(jìn)入飽和/深飽和區(qū)非飽和或抗飽和TTL電路。2.2.2抗飽和TTL電路——S/LSTTL1、SBD（Schottky-Barrier-Diode)和肖特基箝位晶體管?pn結(jié)導(dǎo)通時，都是少子注入積累擴散形成電流，是一種電荷存貯效應(yīng)，嚴(yán)重影響了pn結(jié)的高頻特性。?SBD導(dǎo)通時，主要靠半導(dǎo)體多子金屬，是多子器件，高頻特性好。?對于相同的勢壘高度，SBD的JSD或JST要比pn結(jié)的反向飽和電流JS大得多，即：對于相同的正向電流，SBD的正向?qū)▔航递^低，一般Si為0.3V，Ge為0.2V。SBD與pn結(jié)二極管的比較但實際情況，由于Si，Ge，GaAs等常用半導(dǎo)體材料都有很高的表面態(tài)密度，形成表面電荷的“釘扎”現(xiàn)象，不管n型還是p型都形成阻擋層。所以，實際的歐姆接觸是利用隧道效應(yīng)制成的?！獙Π雽?dǎo)體進(jìn)行重?fù)诫s，勢壘寬度很薄，載流子可以通過隧穿效應(yīng)貫穿勢壘形成隧道電流，當(dāng)其超過熱電子發(fā)射電流成為主導(dǎo)時，電流很大，接觸電阻很小歐姆接觸。一般采用PtSi-Ti/W-Al多層金屬薄膜系統(tǒng)。其中：

?Pt-Si構(gòu)成SBD

?Ti/W——阻止Al與Si相互擴散

?Ti(10%)——改善了金屬對SiO2的粘附性和抗腐蝕性。SBD的金屬化系統(tǒng)2、STTL電路達(dá)林頓射隨器有源泄放網(wǎng)絡(luò)SBD箝位?電壓傳輸特性的矩形性好，即轉(zhuǎn)換區(qū)陡峭。穩(wěn)態(tài)時，T5導(dǎo)通前，T6不通，IE2沒有通路，保證T2和T5都不通。保證了輸出高電平的穩(wěn)定。只有當(dāng)T1的基極電壓升高，達(dá)到

VB1=VI+VBE1VBCth1+VBEth2+VBEth5

即

VI(VBCth1+VBEth2+VBEth5)-VBE11.1V

此時，T2、T5導(dǎo)通，V0隨VI上升迅速下降。轉(zhuǎn)換區(qū)很陡。從而提高了噪聲容限。缺點：——電路抗干擾能力下降一方面，SBD使VCES1提高0.1~0.2V，門坎電平VIL(max)降低了0.1~0.2V。另一方面，T5加SBD后，VBC5由0.6V0.3~0.4V，則，輸出低電平：

VOL=VCE5+rcs5IC5=(VBE5-VBC5)+rcs5IC5將提高0.2~0.3V.由低電平噪容

VNL=VIL(max)-VOL(max)將有所降低。3、LSTTL電路阻值約為標(biāo)準(zhǔn)門的5倍DTL輸入電路功耗降為其1/5LSTTL有源泄放網(wǎng)絡(luò)（1）輸入級特點?速度快。T2加SBD箝位后，其超量存貯電荷減少；SBD為多子導(dǎo)電，且導(dǎo)通電壓低。?輸入電流小，前一級的電路負(fù)載能力增強。?SBD反向擊穿電壓在10V以上，可將不用的輸入端直接與VCC相接。（2）驅(qū)動級特點?電路瞬態(tài)特性好，速度快。主要是由于T2雙向輸出，T6的導(dǎo)通和截止都比T5延遲一段時間。?有源泄放網(wǎng)絡(luò)的電流泄放能力強，電壓電壓傳輸特性的矩形性好（轉(zhuǎn)換區(qū)陡峭）。（3）輸出級特點?R4由接地改為接輸出端，既可減小R4的電流和功耗，由可使IR4成為高電平輸出電流的一部分，增加了電流驅(qū)動能力；另一方面，在小電流輸出時，可將輸出高電平拉至VOH=VCC-VBE3；但不利的是對T4的基極泄放能力下降。?D5、D6可提高電路的上升速度。在輸出從高電平向低電平轉(zhuǎn)換的瞬態(tài)T4基區(qū)貯存的電荷可通過D5抽出當(dāng)VC2比V0下降快時，負(fù)載電容可通過D6放電

T2電流T5驅(qū)動電流導(dǎo)通延遲。既加速了T4管的截止，又加速了T5的導(dǎo)通。此類電路功耗速度特性得以改善的關(guān)鍵在于采用了先進(jìn)的工藝技術(shù)。

?采用介質(zhì)隔離等平面工藝，最大限度地減少了管芯面積。

?低能量離子注入形成基區(qū)，采用淺結(jié)As擴散盡可能減小基區(qū)寬度。4、AS/ALSTTL電路§2.3ECL電路2.3.1ECL的原理門電路負(fù)電源電壓系統(tǒng)當(dāng)電源干擾由發(fā)射極進(jìn)入電路，因是共模信號，受到差分對抑制；若采用正電源供電，則干擾將通過集電極直接傳出，降低了噪聲容限。輸入低電平

VI=VoL=-1.7V<VBB=-1.3V

T1截止，T2優(yōu)先導(dǎo)通。則流經(jīng)T2的電流：而IC2=IE24mA?1、ECL原理門電路的工作原理VC2=VCC-IC2RC2=-0.98V而VC1=VCC-IC1RC1=0V輸出低電平VC2=-0.98V輸出高電平VC1=0V此時

VBC2=-1.3-(-0.98)=-0.32V<0

T2處于線性放大區(qū)(2)輸入高電平VI=VOH=-0.9V>-1.3VT2截止，T1優(yōu)先導(dǎo)通，則VC1=VCC-IC1RC1=-0.97V而VC2=VCC-IC2RC2=0V輸出低電平VC1=-0.97V輸出高電平VC2=0V欲使VC1、VC2輸出低電平相同，須保證：IC1RC1=IC2RC2對于T1管而言，此時，VBC1=-0.9-(-0.97)=0.07V，BC結(jié)略顯正偏，可以認(rèn)為T1管處于線性放大區(qū)邊緣，未進(jìn)入飽和區(qū)。注意：ECL原理門之間不能直接耦合連接，因為VOH=0V下一級VB=0而VC<0VBC>0，進(jìn)入飽和區(qū)，失去高速特性加射隨器作輸出級，實現(xiàn)電平位移。2.3.2典型的ECL門電路此ECL或/或非門電路工作原理與原理門基本相同。但有幾處需要注意：?輸入部分的RP稱為下拉電阻，